DE112015000660T5 - Leistungsmodul und Herstellungsverfahren dafür - Google Patents

Leistungsmodul und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112015000660T5
DE112015000660T5 DE112015000660.5T DE112015000660T DE112015000660T5 DE 112015000660 T5 DE112015000660 T5 DE 112015000660T5 DE 112015000660 T DE112015000660 T DE 112015000660T DE 112015000660 T5 DE112015000660 T5 DE 112015000660T5
Authority
DE
Germany
Prior art keywords
power module
buffer layer
semiconductor device
stress buffer
leadframe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015000660.5T
Other languages
English (en)
Inventor
Katsuhiko Yoshihara
Masao Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112015000660T5 publication Critical patent/DE112015000660T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Die Bonding (AREA)

Abstract

Das Leistungsmodul (20) weist Folgendes auf: ein erstes metallisches Schaltkreismuster (3), eine Halbleitervorrichtung (1), die auf dem ersten metallischen Schaltkreismuster (3) angeordnet ist, einen Leadframe (15), der elektrisch mit dem Halbleiterbauelement (1) verbunden ist, und eine Belastungspufferschicht (14), die auf einer oberen Oberfläche des Halbleiterbauelements (1) angeordnet ist und die fähig ist, einen CTE-Unterschied zwischen dem Halbleiterbauelement (1) und dem Leadframe (15) zu puffern. Das Leadframe (15) ist mit dem Halbleiterbauelement (1) über die Belastungspufferschicht (14) verbunden, ein CTE der Belastungspufferschicht (14) ist gleich oder kleiner als der CTE des Leadframes (15), und eine Querschnittform der Belastungspufferschicht (14) ist L-förmig. Folgendes wird bereitgestellt: das Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne ein Halbleiterbauelement zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende hier beschriebene Erfindung betrifft ein Leistungsmodul und ein Herstellungsverfahren für ein solches Leistungsmodul. Die Ausführungsformen betreffen insbesondere ein Leistungsmodul, das eine Leadframe-Verdrahtungsstruktur hat, und ein Herstellungsverfahren für ein solches Leistungsmodul.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele Forschungsstellen führen derzeit Forschung aus, um Siliziumkarbid(SiC)-Vorrichtungen zu entwickeln. Vorteile von Siliziumkarbid-Leistungsvorrichtungen im Vergleich zu Si-Leistungsvorrichtungen weisen niedrigen Widerstand, hohe Schaltgeschwindigkeit, Hochtemperaturbetriebsmerkmale usw. auf.
  • Siliziumkarbid-Leistungsmodule können einen starken elektrischen Strom leiten und können leicht unter Betriebsbedingungen mit hoher Temperatur betrieben werden, da Verluste, die von Si-Leistungsvorrichtungen erzeugt werden, relativ kleiner sind. Das Leistungsmoduldesign war jedoch für das Verwirklichen solcher Siliziumkarbid-Leistungsmodule erforderlich.
  • Package-Typ-Hülsen werden als Gehäuse der Siliziumkarbid-Leistungsvorrichtungen verwendet.
  • Andererseits ist auch eine Halbleitervorrichtung offenbart, die durch Spritzpress-Techniken in Harz versiegelt ist (siehe zum Beispiel Patentliteratur 1).
  • Bei herkömmlichen Leistungsmodulen wird auch ein Beispiel zum Anwenden einer Laserschweißtechnologie ohne Verwenden von Bondingmaterialien zum Bonden zwischen einer Belastungspufferschicht und einem Leadframe in einer Verbindungsstruktur zwischen einem Wärmespreizer und einer Metallplatte oder einer Verbindungsstruktur von Elektrodenverdrahtungen offenbart (siehe zum Beispiel Patentliteratur 2 und 3).
    • Patentschrift 1: Offengelegte japanische Patentanmeldung Nr. 2005-183463
    • Patentschrift 2: Offengelegte japanische Patentanmeldung Nr. 2007-165690
    • Patentschrift 3: Offengelegte japanische Patentanmeldung Nr. 2008-098586
  • KURZDARSTELLUNG DER ERFINDUNG
  • Technische Problemstellung
  • Ein Limit für elektrische Verdrahtungen, die herkömmliche Aluminiumdrähte verwenden, in Zusammenhang mit Erfordernissen zur Miniaturisierung von Leistungsmodulen und Verwenden starken Stroms in diesen, ist aufgetreten. In Zusammenhang mit einem solchen Problem wurden zum Beispiel Mittel zum Verstärken des Drahts durch Verwenden von Aluminiumdrähten, die im Durchmesser 500 μm messen, an Stelle von Aluminiumdrähten, die im Durchmesser 400 μm messen, Mittel zum Verringern des Widerstands und Verbessern der elektrischen Leitung durch Verwenden von Kupferdrähten, Mittel zum Verringern des Widerstands und Verbessern der elektrischen Leitung durch Verwenden von Kupferdrähten, Mittel zum Verringern des Widerstands und Verbessern der elektrischen Leitung durch Verwenden von Aluminiumstreifen, die in etwa eine Breite von 12 mm und in etwa eine Stärke von 0,5 Millimeter haben, usw., vorgeschlagen. Es wurde jedoch weiter Verbesserung der Stromdichte in Elektrofahrzeugen und Hybridfahrzeugen gefordert. Außerdem hat sich Bedarf an Verringerung eines Montagevolumens durch Miniaturisierung und Vereinfachung von Kühlvorrichtungen oder Weglassen von Kühlvorrichtungen gezeigt.
  • In Zusammenhang mit solchen Problemen sind das Verstärken des Drahts, das Verwenden von Kupferdraht und das Verwenden von Aluminiumstreifen unzureichend. Falls die Aluminiumdrähte als veranschaulichendes Beispiel aufgelistet sind, beträgt ein elektrischer Strom, der in einen Aluminiumdraht, der in etwa 15 mm Länge und etwa 400 μm Durchmesser hat, fast 20 A. Falls eine Strommenge gleich oder größer als ein solcher elektrischer Strom regelmäßig darin geleitet wird, schmilzt die elektrische Verdrahtung. Sogar in dem Fall, in dem das Verstärken des Drahts, das Verwenden von Kupferdraht und das Verwenden von Aluminiumstreifen umgesetzt werden, beträgt der elektrische Strom, der darin geleitet werden kann, nur etwa 1,5 Mal so viel wie 20 A, das heißt in etwa zum Beispiel 30 A.
  • Der Gegenstand der vorliegenden Erfindung besteht in der Bereitstellung von Folgendem: einem Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne ein Halbleiterbauelement zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul.
  • Lösung des Problems
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Leistungsmodul bereitgestellt, das Folgendes umfasst: ein erstes metallisches Schaltkreismuster, ein Halbleiterbauelement, das auf dem ersten metallischen Schaltkreismuster angeordnet ist, ein Leadframe, das elektrisch mit dem Halbleiterbauelement verbunden ist, und eine Belastungspufferschicht, die auf einer oberen Oberfläche des Halbleiterbauelements angeordnet ist, wobei die Belastungspufferschicht fähig ist, einen Wärmeausdehnungskoeffizienten-(CTE)-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe zu puffern, wobei das Leadframe mit dem Halbleiterbauelement über die Belastungspufferschicht verbunden ist, wobei ein CTE der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und eine Querschnittform der Belastungspufferschicht L-förmig ist.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Leistungsmodul bereitgestellt, das Folgendes umfasst: ein erstes metallisches Schaltkreismuster, ein Halbleiterbauelement, das auf dem ersten metallischen Schaltkreismuster angeordnet ist, ein Leadframe, das elektrisch mit dem Halbleiterbauelement verbunden ist, und eine Belastungspufferschicht, die fähig ist, einen Wärmeausdehnungskoeffizienten-(CTE)-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe zu Puffern, wobei das Leadframe mit dem Halbleiterbauelement über die Belastungspufferschicht verbunden ist, wobei ein CTE der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und eine Querschnittform der Belastungspufferschicht U-förmig ist.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren für ein Leistungsmodul bereitgestellt, das Folgendes umfasst: das Bilden eines ersten metallischen Schaltkreismusters, das Bilden eines Halbleiterbauelements auf dem ersten metallischen Schaltkreismuster, das Bilden einer Belastungspufferschicht, deren Querschnittform L-förmig ist, auf einer oberen Oberfläche des Halbleiterbauelements, und das Verbinden eines Leadframes mit der Belastungspufferschicht an einer L-förmigen Seitenoberfläche der Belastungspufferschicht in eine Richtung vertikal zu der oberen Oberfläche des Halbleiterbauelements, wobei ein Wärmeausdehnungskoeffizient (CTE) der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und die Belastungspufferschicht einen CTE-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe Puffern kann.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren für ein Leistungsmodul bereitgestellt, das Folgendes umfasst: das Bilden eines ersten metallischen Schaltkreismusters, das Bilden eines Halbleiterbauelements auf dem ersten metallischen Schaltkreismuster, das Bilden einer Belastungspufferschicht, deren Querschnittform U-förmig ist, auf einer oberen Oberfläche des Halbleiterbauelements, und das Verbinden eines Leadframes mit der Belastungspufferschicht an einer U-förmigen Seitenoberfläche der Belastungspufferschicht, von der oberen Oberfläche des Halbleiterbauelements in eine Richtung parallel zu der oberen Oberfläche des Halbleiterbauelements isoliert, wobei ein Wärmeausdehnungskoeffizient (CTE) der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und die Belastungspufferschicht einen CTE-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe Puffern kann.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann ein Leistungsmodul bereitgestellt werden, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne ein Halbleiterbauelement zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • [1] Eine schematische erklärende Skizze von Laserlichtbestrahlung in einem Leistungsmodul gemäß einem Vergleichsbeispiel.
  • [2] Eine schematische erklärende Skizze in dem Fall des CuMo-Bestrahlens mit dem Laserlicht in dem Leistungsmodul gemäß dem Vergleichsbeispiel.
  • [3] Eine schematische erklärende Skizze in dem Fall des Bestrahlens der Cu/CuMo-Plattierung mit dem Laserlicht in dem Leistungsmodul gemäß dem Vergleichsbeispiel.
  • [4] Eine schematische Querschnittstrukturskizze, die ein Leistungsmodul gemäß einem Vergleichsbeispiel 1 zeigt.
  • [5] Eine schematische Querschnittstrukturskizze, die ein Leistungsmodul gemäß einem Vergleichsbeispiel 2 zeigt.
  • [6] Eine schematische Querschnittstrukturskizze, die ein Leistungsmodul gemäß einem Vergleichsbeispiel 3 zeigt.
  • [7] Ein Beziehungsorganigramm zwischen einer Reflexion R von Laserlicht und einer Wellenlänge λ von Laserlicht, mit der metallische Materialien bestrahlt werden.
  • [8] Eine erklärende Konzeptskizze von Laserlichtbestrahlung in einem Leistungsmodul gemäß der ersten Ausführungsform.
  • [8] Eine erklärende Konzeptskizze von Laserlichtbestrahlung in einem Leistungsmodul gemäß der ersten Ausführungsform.
  • [9] Eine schematische planare Musterkonfigurationsskizze, die das Leistungsmodul gemäß der ersten Ausführungsform zeigt.
  • [10] Eine Seitenansichtsskizze aus der Richtung IA-IA in 9 betrachtet.
  • [11] Eine andere Seitenansichtsskizze aus der Richtung IA-IA in 9 betrachtet.
  • [12] (a) Eine schematische Querschnittstrukturskizze in der Linie I-I der 9 genommen, und (b) eine schematische Querschnittstrukturskizze in der Linie II-II der 9 genommen.
  • [13] (a) Eine schematische Querschnittstrukturskizze einer geschichteten Struktur aus Keramiksubstrat/erstem metallischem Schaltkreismuster/Bondingschicht unter dem Chip/Halbleitervorrichtung/Bondingschicht auf dem Chip/L-förmiger Belastungspufferschicht, in einem Leistungsmodul gemäß einem modifizierten Beispiel 1 der ersten Ausführungsform und (b) eine schematische Querschnittstrukturskizze eines Abschnitts, dessen Stärken voneinander in der oben erwähnten geschichteten Struktur unterschiedlich sind, in dem Leistungsmodul gemäß dem modifizierten Beispiel 1 der ersten Ausführungsform.
  • [14] (a) Eine schematische Querschnittstrukturskizze einer geschichteten Struktur aus Keramiksubstrat/erstem metallischem Schaltkreismuster/Bondingschicht unter dem Chip/Halbleitervorrichtung/Bondingschicht auf dem Chip/L-förmiger Belastungspufferschicht, in einem Leistungsmodul gemäß einem modifizierten Beispiel 2 der ersten Ausführungsform, und (b) eine schematische Querschnittstrukturskizze eines Abschnitts, dessen Stärken voneinander in der oben erwähnten geschichteten Struktur unterschiedlich sind, in dem Leistungsmodul gemäß dem modifizierten Beispiel 2 der ersten Ausführungsform.
  • [15] (a) Eine schematische Querschnittstrukturskizze einer geschichteten Struktur aus Keramiksubstrat/erstem metallischem Schaltkreismuster/Bondingschicht unter dem Chip/Halbleitervorrichtung/Bondingschicht auf dem Chip/U-förmiger Belastungspufferschicht, in einem Leistungsmodul gemäß einer zweiten Ausführungsform, und (b) eine schematische Querschnittstrukturskizze eines Abschnitts, dessen Stärken voneinander in der oben erwähnten geschichteten Struktur unterschiedlich sind, in dem Leistungsmodul gemäß der zweiten Ausführungsform.
  • [16] Eine schematische planare Musterkonfigurationsskizze vor dem Formen einer Formharzschicht in einem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul gemäß einer dritten Ausführungsform.
  • [17] Eine Schaltungskonfigurationsskizze des 2-in-1-Moduls (Modul mit der eingebauten Halbbrücke), in dem ein Siliziumkarbid-Metalloxid Halbleiter-Feldeffekttransistor (MISFET) als eine Halbleitervorrichtung in dem Leistungsmodul gemäß der dritten Ausführungsform angewandt ist.
  • [18] Eine Seitenansichtsskizze aus der Richtung IIA-IIA in 16 betrachtet.
  • [19] Eine Seitenansichtsskizze, aus der Richtung IIA-IIA in 16 betrachtet, in einem Leistungsmodul gemäß einem modifizierten Beispiel der dritten Ausführungsform.
  • [20] Eine vergrößerte Zeichnung des Abschnitts A, der in 19 gezeigt ist.
  • [21] Eine Konfigurationsskizze in Vogelperspektive nach dem Formen der Formharzschicht in dem Modul mit einer eingebauten Halbbrücke in dem Leistungsmodul gemäß der dritten Ausführungsform.
  • [22] Eine schematische Vogelperspektiven-Konfigurationsskizze vor dem Formen der Formharzschicht in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul gemäß einer vierten Ausführungsform.
  • [23] Eine schematische Vogelperspektiven-Konfigurationsskizze vor dem Formen der Formharzschicht in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul gemäß einem modifizierten Beispiel der vierten Ausführungsform.
  • [24] Eine schematische planare Musterkonfigurationsskizze vor dem Formen der Formharzschicht in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul gemäß der fünften Ausführungsform.
  • [25] (a) Eine Seitenansichtsskizze aus der Richtung IIIA-IIIA in 24 betrachtet, und (b) eine vergrößerte Ansicht des Abschnitts B der 25(a).
  • [26] (a) Eine repräsentative schematische Schaltungsskizze des SiC-MISFET eines 1-in-1-Moduls darstellt, das das Leistungsmodul gemäß der Ausführungsformen ist, und (b) eine repräsentative schematische Schaltungsskizze eines bipolaren Transistors mit isoliertem Gate (IGBT) des 1-in-1-Moduls, das das Leistungsmodul gemäß den Ausführungsformen ist.
  • [27] Eine repräsentative Detailschaltungsskizze des SiC-MISFET des 1-in-1-Moduls, das das Leistungsmodul gemäß den Ausführungsformen ist.
  • [28] (a) Eine repräsentative schematische Schaltungsskizze des SiC-MISFET des 2-in-1-Moduls, das das Leistungsmodul gemäß den Ausführungsformen ist, und (b) eine repräsentative schematische Skizze des IGBT des 2-in-1-Moduls, das das Leistungsmodul gemäß den Ausführungsformen ist.
  • [29] (a) Eine schematische Querschnittstrukturskizze des SiC-MISFET, die ein Beispiel einer Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungsformen anzuwenden ist, und (b) eine schematische Querschnittstrukturskizze des IGBT, die ein Beispiel der Halbleitervorrichtung, die auf das Leistungsmodul gemäß den Ausführungsformen anzuwenden ist, ist.
  • [30] Eine schematische Querschnittstrukturskizze, die einen SiC-MISFET zeigt, der eine Source-Pad-Elektrode SP und eine Gate-Pad-Elektrode GP aufweist, der ein Beispiel der Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungen anzuwenden ist.
  • [31] Eine schematische Querschnittstrukturskizze des IGBT, der eine Emitter-Pad-Elektrode EP und eine Gate-Pad-Elektrode GP aufweist, die ein Beispiel einer Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungsformen anzuwenden ist.
  • [32] Eine schematische Querschnittstrukturskizze eines SiC Double Implanted MISFET (SiC-DIMISFET), der ein Beispiel einer Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann.
  • [33] Eine schematische Querschnittstrukturskizze eines SiC Trench MISFET (SiC-TMISFET), der ein Beispiel einer Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann.
  • [34] (a) Ein Beispiel einer Schaltungskonfiguration, in der der SiC-MISFET als eine Halbleitervorrichtung angewandt ist, und ein Snubber-Kondensator ist zwischen einer Leistungsklemme PL und einer Erdungsklemme (Erdungsanschluss) NL verbunden, und (b) ein Beispiel einer Schaltungskonfiguration, in der der IGBT als eine Halbleitervorrichtung angewandt ist, und der Snubber-Kondensator zwischen der Leistungsklemme PL und der Erdungsklemme (Erdungsanschluss) NL verbunden ist, in der schematischen Schaltungskonfiguration eines Dreiphasen-AC-Wechselrichters, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen zusammengestellt ist.
  • [35] Eine schematische Schaltungskonfigurationsskizze eines Dreiphasen-AC-Wechselrichters, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen, an die der SiC-MISFET als die Halbleitervorrichtung angewandt ist, zusammengestellt ist.
  • [36] Eine schematische Schaltungskonfigurationsskizze eines Dreiphasen-AC-Wechselrichters, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen, an die der IGBT als die Halbleitervorrichtung angewandt ist, zusammengestellt ist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Unten werden bestimmte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen beschrieben. In der Beschreibung der folgenden Zeichnungen ist ein identisches oder ähnliches Bezugszeichen an das identische oder ähnliche Teil angehängt. Es jedoch zu bemerken, dass sich die Zeichnungen Skizzen sind und die Beziehung zwischen der Stärke und der flachen Größe jedes Bauteils von dem tatsächlichen Objekt unterscheidet. Ausführliche Stärke und Größe sollten daher in Anbetracht der folgenden Erklärung bestimmt werden. Natürlich ist das Teil, von dem sich die Beziehung und das Verhältnis einer gegenseitigen Größe unterscheiden, auch in gegenseitigen Zeichnungen enthalten.
  • Außerdem veranschaulichen die unten beschriebenen Ausführungsformen nur die Vorrichtung und das Verfahren zum Verkörpern der technischen Idee der vorliegenden Erfindung, und die Ausführungsformen der vorliegenden Erfindung spezifizieren nicht das Material, die Form, die Struktur, die Platzierung usw. jedes Einzelteils wie folgt. Die Ausführungsformen der vorliegenden Erfindung können geändert werden, ohne vom Sinn oder Geltungsbereich der Ansprüche abzuweichen.
  • [Vergleichsbeispiele]
  • Bei einem Leistungsmodul gemäß einem Vergleichsbeispiel zeigt 1 eine schematische Querschnittstruktur zum Erklären eines Aspekts des Bildens eines Laserschweißabschnitts 160 durch Bestrahlen mit Laserlicht hv in Elektrodenverbindungsstruktur zum Verbinden einer Belastungspufferschicht (CuMo-Elektrode) 254, die auf eine Halbleitervorrichtung 1 und einem Leadframe (Cu) 250 angeordnet ist.
  • Als eine Belastungspufferschicht sind eine Cu/CuMO-Plattierung oder Cu/CUW-Plattierung anwendbar. CuMo und CuW sind gesinterte Körper von Cu und Mo oder Cu und W und daher teuer. Es ist erforderlich, eine Plattierungsschichtstruktur zu bilden, bei der Cu auf mindestens einer Seite solcher Materialien plattiert wird, und daher wird das Material noch kostspieliger.
  • 2 zeigt einen Aspekt der Belastungspufferschicht (CuMo-Elektrode) 254, die mit dem Laserlicht hv bestrahlt wird, in dem Leistungsmodul gemäß dem Vergleichsbeispiel.
  • Obwohl CuMo und CuW als die Belastungspufferschicht 254 effektiv sind, tritt ein Nachteil, der „Sputtern” des Cu genannt wird, auf, falls die Belastungspufferschicht 254 auf den Leadframe (Cu) 250 unter Verwenden eines YAG-Lasers geschweißt wird. Insbesondere beträgt der Schmelzpunkt von Cu 1083°C, wenn die Belastungspufferschicht(CuMo-Elektrode) 254 mit Laserlicht h, wie schematisch in 2 gezeigt, bestrahlt wird. Da der Schmelzpunkt von Mo jedoch 2620°C beträgt, muss CuMo auf mindestens 2620°C erhitzt werden, falls CuMo mit dem YAG-Laserlicht geschmolzen wird. Da der Siedepunkt von Cu jedoch 2570°C beträgt, wird der Siedepunkt von Cu in dem Zeitpunkt, in dem Mo in CuMo schmilzt, überschritten. Ein durch Laserlicht geschmolzener Abschnitt wird folglich gesputtert. In dem Fall von CuW, da der Schmelzpunkt von W 3400°C beträgt, ergibt sich dasselbe Resultat.
  • Um ein solches Problem zu vermeiden ist es möglich, eine Cu/CuMo-Plattierung zu verwenden, bei der Cu auf eine obere Oberfläche der CuMo-Materialien laminiert wird. In dem Fall von CuW ist es möglich, eine Cu/CuW-Plattierung zu verwenden.
  • In dem Leistungsmodul gemäß dem Vergleichsbeispiel zeigt 3 einen Aspekt, dass der Leadframe 250 und die Cu-Plattierungsschicht 252 lasergeschweißt werden, indem sie mit dem Laserlicht hv über den Leadframe 250 in Struktur des Anordnens des Leadframes 250 auf der Cu-Plattierungsschicht/der CuMo-Belastungspufferschicht 254 bestrahlt wird. Wie in 3 gezeigt, während das Laserlicht hv in einem geschweißten Abschnitt 160 gestreut wird, schreitet das Schmelzen des geschweißten Abschnitts 160 fort. Wenn das Schmelzen des geschweißten Abschnitts 160 bis zu dem Boden der Cu-Plattierungsschicht 252 fortschreitet und dann die Oberfläche 254S der CuMo-Belastungspufferschicht 254 erreicht, bildet sich leicht ein Hohlraumabschnitt 254A in der CuMo-Belastungspufferschicht 254. Falls außerdem eine solche Plattierungsstruktur als die Belastungspufferschicht 254 verwendet wird, wird der Leadframe 250 direkt oberhalb der Halbleitervorrichtung 1, die durch Bestrahlen mit dem YAG-Laserlicht hv darauf geschweißt werden soll, laminiert, so dass das Laserlicht die Ebene der Halbleitervorrichtung aufgrund von Schweißvariation erreichen kann.
  • 4 zeigt eine schematische Querschnittstruktur eines Leistungsmoduls 20A gemäß einem Vergleichsbeispiel 1, 5 zeigt eine schematische Querschnittstruktur eines Leistungsmoduls 20A gemäß einem Vergleichsbeispiel 2, und 6 zeigt eine schematische Querschnittstruktur eines Leistungsmoduls 20A gemäß einem Vergleichsbeispiel 3.
  • Das Leistungsmodul 20A gemäß dem Vergleichsbeispiel 1 hat eine Verdrahtungsstruktur mit Verdrahtung, wie in 4 gezeigt. Außerdem haben die Leistungsmodule gemäß den Vergleichsbeispielen 2 und 3 Verdrahtungsstruktur mit Leadframe-Verdrahtung, wie in den 5 und 6 gezeigt.
  • Wie in 4 gezeigt, weist das Leistungsmodul 20A gemäß dem Vergleichsbeispiel 1 Folgendes auf: Halbleitervorrichtungen 1, die auf dem isolierenden Schaltungssubstrat 8 über die Bondingschicht unter dem Chip 2 angeordnet sind, einen Bondingdraht 5 1 zum Verbinden zwischen den Halbleitervorrichtungen 1, und einen Bondingdraht 5 2 zum Verbinden der Halbleitervorrichtung 1 und einer Oberflächenkupferfolie 6. Das isolierende Schaltungssubstrat 8 weist Folgendes auf: ein Keramiksubstrat 4, Oberflächenkupferfolien 3, 6, die auf einer Oberfläche des Keramiksubstrats 4 angeordnet sind, und Rückseiten-Oberflächenkupferfolie 7, die auf einer Rückseitenoberfläche des Keramiksubstrats 4 angeordnet ist.
  • Wie in den 5, 6 gezeigt, weisen die Leistungsmodule 20A gemäß dem Vergleichsbeispiel 2, 3 jeweils Folgendes auf: Halbleitervorrichtungen 1, die auf einem isolierenden Schaltungssubstrat 8 über eine Bondingschicht unter dem Chip 2 angeordnet sind, Bondingschichten 9, die jeweils auf den Halbleitervorrichtungen 1 angeordnet sind, Belastungspufferschichten 10, die jeweils auf den Bondingschichten 9 auf dem Chip angeordnet sind, Bondingschichten 11, die jeweils auf der Belastungspufferschicht 10 angeordnet sind, und einen Leadframe 12, der auf den Bondingschichten 11 auf der Belastungspufferschicht angeordnet ist. Außerdem ist der Leadframe 12 über die Oberflächenkupferfolie 6 und die Bondingschicht 13 unter dem Leadframe, der jeweils auf einer Oberfläche des Keramiksubstrats 4 angeordnet ist, verbunden.
  • Wenn der Kupfer- oder Aluminium-Leadframe 12 an die obere Oberfläche der Halbleitervorrichtung 1 gebondet wird, falls die gebondete Oberfläche einer Umgebung mit wiederholtem Kühlen und Erhitzen aufgrund eines Unterschieds des Wärmedehnungskoeffizienten (CTE) ausgesetzt ist, tritt eine Belastung in der gebondeten Oberfläche auf, und ein Riss tritt in den Bondingmaterialien oder in dem Halbleiterchip auf. Um ein solches Problem zu vermeiden, ist es möglich, Materialien nahe des CTE der Halbleitervorrichtung (Si oder SiC) 1 zwischen der oberen Oberfläche der Halbleitervorrichtung 1 und dem Leadframe 12, wie in den 5 und 6 gezeigt, einzufügen, statt den Kupfer- oder Aluminium-Leadframe 12 direkt an der Kupferoberfläche der Halbleitervorrichtung 1 zu bonden. Genauer genommen beträgt ein Wert des CTE von Si oder SiC in etwa 3 × 10–6/K, und Werte der CTEs des Kupfer-Leadframe und des Aluminium-Leadframes betragen etwa 17 × 10–6/K und etwa 24 × 10–6/K. Folglich, wie in den 5 und 6 gezeigt, werden Materialien mit relativ niedrigem CTE (Belastungspufferschicht 10), zum Beispiel eine Molybdänplatte, eine Wolframplatte, ein gesinterter CuMo-Körper und ein gesinterter CuW-Körper zwischen die obere Oberfläche der Halbleitervorrichtung (Si, SiC) 1 und die Leadframes 12 eingefügt. In diesem Fall beträgt der CTE von CuMo zum Beispiel in etwa 8 ppm/K bis etwa 10 ppm/K.
  • In der Schichtstruktur, die die Halbleitervorrichtung 1/die Bondingschicht 9 auf dem Chip/die Belastungspufferschicht 10/die Bondingschicht 11 auf der Belastungspufferschicht/den Leadframe 12 aufweist, obwohl eine Höhenvariation kein Problem ist, falls die Halbleitervorrichtung 1 ein einzelner Chip ist, da eine Mehrzahl von Chips (Halbleitervorrichtungen 1) tatsächlich parallel eingerichtet sind, um die Stromkapazität zu sichern, wie in 6 gezeigt, tritt eine Variation der Stärke auf, und es ist daher schwierig, Verdrahtung unter Verwenden des Leadframes 12 herzustellen.
  • [Erste Ausführungsform]
  • Ein Laser, der als eine Herstellungstechnologie eines Leistungsmoduls gemäß der ersten Ausführungsform verwendet werden kann, ist zum Beispiel irgendeiner der zweiten Harmonischen eines YAG-Lasers oder YAG-Lasers, ein YLF (ein Yttrium-Lithium-Fluorid (YLiF4))-Laser, ein YVO4(ein Yttrium-Vanadium-Oxid(YVO4))-Laser, ein KrF-Laser, ein CO2-Laser oder ein CO-Laser.
  • 7 zeigt eine Beziehung zwischen Reflexion des Laserlichts R (%) und der Wellenlänge von Laserlicht λ (μm) in Bezug auf metallische Materialien (Ag, Cu, Al, Ni, Fe).
  • 8 zeigt eine Konzepterklärung der Laserlichtbestrahlung in dem Leistungsmodul 20 gemäß der ersten Ausführungsform.
  • Das Leistungsmodul 20 gemäß der ersten Ausführungsform weist eine Struktur des Einfügens von Materialien, die einen relativ niedrigen CTE haben, zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 als eine Belastungspufferschicht 14 zum Puffern des Wärmedehnungskoeffizienten(CTE)-Unterschieds zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 in dem Leistungsmodul auf, bei dem die Halbleitervorrichtung 1 auf einer Substratoberfläche installiert ist, und der Leadframe 15 an eine obere Oberfläche der Halbleitervorrichtung 1, wie in 8 gezeigt, gebondet ist. Bei der vorliegenden Ausführungsform ist der CTE der Belastungspufferschicht 14 gleich oder kleiner als der CTE des Leadframes 15, und eine Form der Belastungspufferschicht 14 ist L-förmig.
  • Die Belastungspufferschicht 14 und der Leadframe 15 sind miteinander durch Laserschweißtechnologie an der L-förmigen Seitenoberfläche der Belastungspufferschicht 14 in eine Richtung senkrecht zu der oberen Oberfläche der Halbleitervorrichtung 1, wie in 8 gezeigt, verbunden. Es ist dem Bestrahlen der Oberfläche der Belastungspufferschicht 14 mit Laserlicht hv in einem Defokussierungszustand vorzuziehen, da sich ein Bereich des Laserschweißabschnitts 160, wie in der durchgehenden Linie in 8 gezeigt, ausdehnen kann, statt dass die Oberfläche der Belastungspufferschicht 14 nicht mit dem Laserlicht hv in einem Fokussierungszustand bestrahlt wird, wie mit der gestrichelten Linie in 8 gezeigt.
  • 9 zeigt eine schematische planare Musterkonfiguration des Leistungsmoduls 20 gemäß der ersten Ausführungsform, und 10 zeigt eine Seitenansichtsskizze aus der Richtung IA-IA betrachtet. Außerdem zeigt 11 eine andere Seitenansichtsskizze aus der Richtung IA-IA betrachtet. Ferner zeigt 12(a) eine schematische Querschnittstruktur in der Linie I-I genommen, und 12(b) zeigt eine schematische Querschnittstruktur in der Linie II-II genommen.
  • Wie in den 9 bis 12 gezeigt, weist das Leistungsmodul 20 gemäß der ersten Ausführungsform Folgendes auf: ein erstes metallisches Schaltkreismuster 3, eine Halbleitervorrichtung 1, die auf dem ersten metallischen Schaltkreismuster 3 angeordnet ist, einen Leadframe 15, der elektrisch mit der Halbleitervorrichtung 1 verbunden ist, und eine Belastungspufferschicht 14, die auf einer oberen Oberfläche der Halbleitervorrichtung 1 angeordnet ist und die fähig ist, einen Wärmeausdehnungskoeffizient-(CTE)-Unterschied zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 zu puffern. Bei der vorliegenden Ausführungsform ist der Leadframe 15 mit der Halbleitervorrichtung 1 über die Belastungspufferschicht 14 verbunden, der CTE der Belastungspufferschicht 14 ist gleich oder kleiner als der CTE des Leadframes 15, und eine Querschnittform der Belastungspufferschicht 14 ist L-förmig.
  • Bei der vorliegenden Ausführungsform ist das erste metallische Schaltkreismuster 3 auf einer Oberflächenkupferfolie ausgebildet, die auf dem Keramiksubstrat 4 angeordnet ist. Außerdem ist eine Rückseiten-Kupferfolie 7 auf einer Rückseitenoberfläche des Keramiksubstrats 4 ausgebildet. Das isolierende Schaltungssubstrat 8, das aus einem Direct Bonding Copper(DBC)-Substrat ausgebildet ist, besteht aus den Kupferfolien 3, 6/dem Keramiksubstrat 4/und der Rückseiten-Oberflächenkupferfolie 7. Außerdem ist als das isolierende Schaltungssubstrat 8 ein Direct Brazed Aluminum(DBA)-Substrat oder ein Active Metal Brazed-, Active Metal Bond(AMB)-Substrat anwendbar.
  • Außerdem sind der Leadframe 15 und die Belastungspufferschicht 14 miteinander auf der L-förmigen Seitenoberfläche der Belastungspufferschicht 14 in eine Richtung senkrecht zu der oberen Oberfläche der Halbleitervorrichtung 1, wie in 12 gezeigt, verbunden.
  • Außerdem sind die Belastungspufferschicht 14 und der Leadframe 15 aneinander an einem geschweißten Abschnitt 16 durch Laserschweißen, wie in den 9 bis 12 gezeigt, gebondet. Außerdem können die Belastungspufferschicht 14 und der Leadframe 15 durch Punktschweißen gebondet sein.
  • Der Halbleitervorrichtung 1 ist mit dem ersten metallischen Schaltkreismuster 3 über die Bondingschicht 2 unter dem Chip, der auf dem ersten metallischen Schaltkreismuster 3 angeordnet ist, gebondet. Die Bondingschicht 2 unter dem Chip kann zum Beispiel eine Lötschicht unter dem Chip sein. Außerdem kann das elektrische Bonden zwischen der Oberfläche des ersten metallischen Schaltkreismusters 3 und der Halbleitervorrichtung 1 umgesetzt werden, unter Verwenden von Firing-Silber umgesetzt wird. Genauer genommen kann das Firing-Silber, zum Beispiel eine Ag-Teilchenschicht oder eine Ag-Nanoteilchenschicht, die zuvor auf der hinteren Oberflächenelektrode der Halbleitervorrichtung 1 ausgebildet wurde, als die Bondingschicht 2 unter dem Chip, so wie sie ist, aufgebracht werden.
  • Außerdem ist die Halbleitervorrichtung 1 mit der Belastungspufferschicht 14 über die Bondingschicht 9 auf dem Chip verbunden. Die Bondingschicht 9 auf dem Chip kann zum Beispiel eine Lötschicht auf dem Chip sein. Außerdem kann das elektrische Bonden zwischen der Halbleitervorrichtung 1 und der Belastungspufferschicht 14 durch Verwenden des Firing-Silbers umgesetzt werden. Genauer genommen kann das Firing-Silber, zum Beispiel eine Ag-Teilchenschicht oder eine Ag-Nanoteilchenschicht, die zuvor auf der vorderen Oberflächenelektrode der Halbleitervorrichtung 1 ausgebildet wurde, als die Bondingschicht 9 auf dem Chip, so wie sie ist, aufgebracht werden.
  • Außerdem kann die Belastungspufferschicht 14 aus Covar oder Invar gebildet werden.
  • Außerdem kann die Belastungspufferschicht 14 aus einer auf Fe-Ni basierenden Legierung oder auf Ni-Mo-Fe basierenden Legierung gebildet werden. Insbesondere können in dem Leistungsmodul 20 gemäß der ersten Ausführungsform als Materialien, die billiger sind als solche Plattierungsmaterialien, deren CTE relativ niedrig und Schmelzpunkt relativ niedrig sind, Legierungen basierend auf Fe-Ni, zum Beispiel Covar (der CTE beträgt 5 × 10–6/K und der Schmelzpunkt beträgt 1450 Grad Celsius) und Invar (der CTE beträgt 0,5 × 10–6/K bis 2 × 10–6/K, und der Schmelzpunkt beträgt 1425°C), und Legierungen basierend auf Ni-Mo-Fe, zum Beispiel Hastelloy B2 (der CTE beträgt 10,8 × 10–6/K, und die Schmelzpunkte betragen 1302°C bis 1368°C) an Stelle des Gebrauchs teurer Materialien, wie zum Beispiel Cu/CuMo-Plattierung oder Cu/CuW-Plattierung als Belastungspufferschicht 14, verwendet werden.
  • Außerdem kann das Leistungsmodul 20 gemäß der ersten Ausführungsform ein zweites metallisches Schaltkreismuster 6, das mit dem Leadframe 15 verbunden ist, wie in den 9 und 10 gezeigt, aufweisen.
  • Bei der vorliegenden Ausführungsform sind der Leadframe 15 und das zweite metallisches Schaltkreismuster 6 aneinander an dem Schweißabschnitt 17 durch Laserschweißen gebondet, wie in den 9 und 10 gezeigt. Außerdem können die Belastungspufferschicht 14 und der Leadframe 15 durch Punktschweißen gebondet sein.
  • Der Laser, der für eine Herstellungstechnologie des Leistungsmoduls gemäß der ersten Ausführungsform anwendbar ist, ist zum Beispiel die zweite Harmonische eines YAG-Lasers oder ein YAG-Laser, ein YLF-Laser, ein YVO4-Laser, ein KrF-Laser, ein CO2-Laser oder ein CO-Laser. Da die Reflexion R so hoch wie etwa 90% in der Wellenlänge (1064 nm) des YAG-Lasers ist, falls der YAG-Laser direkt auf der Schweißung auf der Oberfläche von Cu angewandt wird, kann die Cu-Oberfläche einer Ni-Plattierung unterliegen, wenn der YAG-Laser (Wellenlänge λ = 1064 nm) als Herstellungstechnologie des Leistungsmoduls gemäß der ersten Ausführungsform verwendet wird. Außerdem kann die Oberfläche des Cu oxidiert werden.
  • Das Leistungsmodul 20 gemäß der ersten Ausführungsform kann ein Keramiksubstrat 4, wie in den 9 und 10 gezeigt, aufweisen, und das erste metallische Schaltkreismuster 3 kann auf dem Keramiksubstrat 4 angeordnet werden. Genauer genommen ist das erste metallisches Schaltkreismuster 3 aus einer Oberflächenkupferfolie gebildet, die auf dem Keramiksubstrat 4 angeordnet ist, und eine Rückseiten-Oberflächenkupferfolie 9 ist auf einer Rückseitenoberfläche des Keramiksubstrats 4 gebildet. Das isolierende Schaltungssubstrat 8, das das DBC-Substrat verwendet, besteht aus der Oberflächenkupferfolie 3/dem Keramiksubstrat 4/der Rückseiten-Oberflächenkupferfolie 7. Außerdem ist das zweite metallische Schaltkreismuster 6 auf dem Keramiksubstrat 4 auf dieselbe Art wie das erste metallische Schaltkreismuster 3 angeordnet.
  • Außerdem kann das Leistungsmodul 20 gemäß der ersten Ausführungsform ein Isolierschichtsubstrat 40, wie in den 9 und 11 gezeigt, aufweisen, und das erste metallische Schaltkreismuster 3 kann auf dem Isolierschichtsubstrat 40 angeordnet sein. Außerdem kann das zweite metallische Schaltkreismuster 6 auf dem Isolierschichtsubstrat 40 auf dieselbe Art wie das erste metallisches Schaltkreismuster 3 angeordnet werden. Bei der vorliegenden Ausführungsform kann das Isolierschichtsubstrat 40 zum Beispiel aus einer organischen Isolierharzschicht gebildet werden.
  • Der geschweißte Abschnitt 16 wird mit dem Laser, der für die Herstellungstechnologie des Leistungsmoduls 20 gemäß der ersten Ausführungsform anwendbar ist, über ein Fenster für Laserlichtstrahlung bestrahlt (34: siehe zum Beispiel 18 und 19). Das Fenster für Laserlichtstrahlung 34 sollte nur ein räumlicher Raum sein, in dem der geschweißte Abschnitt 16 mit dem Laserlicht hv bestrahlt werden kann. Die Bestrahlungsrichtung des Laserlichts hv ist zum Beispiel in den 12(a) und 12(b) eine Richtung vertikal zu der Oberfläche des Leadframes 15, der auf der Seitenoberfläche der Belastungspufferschicht 14, die L-Form-Struktur hat, angeordnet ist.
  • Wie in den 12(a) und 12(b) gezeigt, bezeichnet D1 in dem Innenseitenabschnitt eine erhöhte Höhe der Belastungspufferschicht 14 in der L-förmigen Struktur. Andererseits ist die Breite (die Länge in die Höhenrichtung) des Leadframes 15, der auf der Seitenoberfläche der Belastungspufferschicht 14 angeordnet ist, mit T3 bezeichnet. Die Breite T3 des Leadframes 15 liegt innerhalb des Bereichs der erhöhten Höhe D1 der Belastungspufferschicht 14 bei dem Strukturbeispiel der 12(a). Andererseits liegt die Breite T3 bei dem Strukturbeispiel der 12(b) auf dem Leadframe 15 teilweise innerhalb des Bereichs der erhöhten Höhe D1 der Belastungspufferschicht 14. Da jedoch der erhöhte Abschnitt des Leadframes 15 und die Belastungspufferschicht 14 mit einem Abschnitt von D1–T2 in dem Beispiel der 12(b) überlagert sind, kann das Laserschweißen zwischen dem Leadframe 15 und der Belastungspufferschicht 14 ausgeführt werden, falls der überlagerte Abschnitt mit dem Laserlicht hv bestrahlt wird, wie in 12(b) gezeigt.
  • Daher kann gemäß dem Leistungsmodul 20 gemäß der ersten Ausführungsform, in dem Fall, in dem die Mehrzahl von Chips (Halbleitervorrichtungen 1) parallel angeordnet ist, sogar falls eine Stärkenvariation in der geschichteten Struktur des ersten metallischen Schaltkreismusters 3/der Bondingschicht 2 unter dem Chip/der Halbleitervorrichtung 1/der Bondingschicht 9 auf dem Chip/der Belastungspufferschicht 14, die L-förmige Struktur hat, auftritt, die Stärkenvariation des oben erwähnten geschichteten Abschnitts in dem überlagerten Abschnitt zwischen der Seitenoberfläche der Belastungspufferschicht 14 mit L-förmiger Struktur und des Leadframes 15, wie in den 12(a) und 12(b) gezeigt, absorbiert werden.
  • Außerdem erstreckt sich bei dem Leistungsmodul 20 gemäß der ersten Ausführungsform, wie in den 12(a) und 12(b) gezeigt, der gebondete Abschnitt in die Richtung der Seitenoberfläche der Halbleitervorrichtung 1 durch Verwenden der L-förmigen Klammer, zum Beispiel, um darauf das Laserschweißen des Leadframes 15 auszuführen, statt den gebondeten Abschnitt zwischen der Belastungspufferschicht 14 und dem Leadframe 15 direkt oberhalb der Halbleitervorrichtung 1 bereitzustellen. Sogar falls eine Variation in der Laserschweißung (Variation der Eindringmenge) besteht, wird die Halbleitervorrichtung 1 folglich nicht beschädigt, wodurch die Erträge verbessert werden.
  • Bei dem Leistungsmodul 20 gemäß der ersten Ausführungsform ist der Bondingpunkt der Belastungspufferschicht 14 auf der Halbleitervorrichtung 1 derselbe wie der des Vergleichsbeispiels. Das unterscheidet sich jedoch von dem Leistungsmodul 20A gemäß dem Vergleichsbeispiel dadurch, dass die Form der Belastungspufferschicht 14 flach aber L-förmig ist. Ferner wird der Leadframe 15, der Cu, eine Cu-Legierung, Aluminium oder eine Aluminiumlegierung aufweist, an die L-förmige Belastungspufferschicht 14 geschweißt. Da der geschweißte Abschnitt 16 nicht direkt oberhalb der Halbleitervorrichtung 1 angeordnet ist, ist eine Chipbeschädigung aufgrund der Schweißvariation bei der Bondbildung aufgrund des Laserschweißens vermeidbar. Punktschweißen ist an Stelle des Laserschweißens ebenfalls anwendbar.
  • Gemäß dem Leistungsmodul gemäß der ersten Ausführungsform, da kein Bondingdraht für die Hauptverdrahtung verwendet wird, können ferner gesinterte Ag-Materialien als Bondingmaterialien verwendet werden, und dadurch wird es möglich, die SiC-Halbleitervorrichtung bei hoher Temperatur zu betreiben, zum Beispiel um 300°C.
  • (Herstellungsverfahren)
  • Ein Herstellungsverfahren für das Leistungsmodul 20 gemäß der ersten Ausführungsform weist Folgendes auf: das Bilden eines ersten metallischen Schaltkreismusters 3, das Bilden einer Halbleitervorrichtung 1 auf dem ersten metallischen Schaltkreismuster 3, das Bilden einer Belastungspufferschicht 14, deren Querschnittform L-förmig ist, auf einer oberen Oberfläche der Halbleitervorrichtung 1, und das Verbinden eines Leadframes 15 mit der Belastungspufferschicht 14 an einer L-förmigen Seitenoberfläche der Belastungspufferschicht 14 in eine Richtung vertikal zu der oberen Oberfläche der Halbleitervorrichtung 1. Bei der vorliegenden Ausführungsform ist ein CTE der Belastungspufferschicht 14 gleich oder kleiner als ein CTE des Leadframes 15, und die Belastungspufferschicht 14 kann den CTE-Unterschied zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 Puffern.
  • Außerdem wird der Schritt des Verbindens des Leadframes 15 mit der Belastungspufferschicht 14 durch Laserschweißen umgesetzt. Außerdem kann der Schritt des Verbindens des Leadframes 15 mit der Belastungspufferschicht 14 auch durch Punktschweißen umgesetzt werden.
  • Ferner kann das Herstellungsverfahren Folgendes umfassen: das Bilden eines zweiten metallischen Schaltkreismusters 6 und Verbinden des Leadframes 15 mit dem zweiten metallischen Schaltkreismuster 6.
  • Bei der vorliegenden Ausführungsform wird der Schritt des Verbindens des Leadframes 15 mit dem zweiten metallischen Schaltkreismuster 6 durch Laserschweißen umgesetzt. Außerdem kann der Schritt des Verbindens des Leadframes 15 mit dem metallischen Schaltkreismuster 6 auch durch Punktschweißen umgesetzt werden.
  • Ein Herstellungsverfahren für das Leistungsmodul 20 gemäß der ersten Ausführungsform weist außerdem Folgendes auf: Vorbereiten eines Substrats und Anordnen des ersten metallischen Schaltkreismusters 3 auf dem Substrat. Das Herstellungsverfahren kann ferner das Anordnen des zweiten metallischen Schaltkreismusters 6 auf dem Substrat aufweisen.
  • Ein Herstellungsverfahren für das Leistungsmodul 20 gemäß der ersten Ausführungsform weist außerdem Folgendes auf: Vorbereiten eines Isolierschichtsubstrats 40 und Anordnen des ersten metallischen Schaltkreismusters 3 auf dem Isolierschichtsubstrat 40. Das Herstellungsverfahren kann ferner das Anordnen des zweiten metallischen Schaltkreismusters 6 auf dem Isolierschichtsubstrat 40 aufweisen.
  • (Modifiziertes Beispiel 1)
  • Bei einem Leistungsmodul 20 gemäß einem modifizierten Beispiel 1 der ersten Ausführungsform, zeigt 13(a) eine schematische Querschnittstruktur einer geschichteten Struktur eines Keramiksubstrats 4/eines ersten metallischen Schaltkreismusters 3/einer Bondingschicht 2 unter dem Chip/einer Halbleitervorrichtung 1/einer Bondingschicht 9 auf dem Chip/einer Belastungspufferschicht 14, die L-förmige Struktur hat. 13(b) zeigt eine schematische Querschnittstruktur eines Abschnitts, dessen Stärke der oben erwähnten geschichteten Struktur voneinander unterschiedlich ist. Hier entspricht 13(a) einer schematischen Querschnittstruktur, die 12(a) entspricht, die die schematische Querschnittstruktur verkörpert, die in der Linie I-I der 9 genommen ist, und 13(b) entspricht einer schematischen Querschnittstruktur, die 12(b) entspricht, die die schematische Querschnittstruktur, die in der Linie II-II der 9 genommen wird, verkörpert.
  • Bei dem Leistungsmodul 20 gemäß dem modifizierten Beispiel 1 der ersten Ausführungsform, wie in den 13(a) und 13(b) gezeigt, ist der Leadframe 15 auf der erhöhten Seitenoberfläche innerhalb der L-förmigen Struktur der Belastungspufferschicht 14 angeordnet und ist an den geschweißten Abschnitt 16 durch Laserschweißen gebondet.
  • Genauer genommen wird der geschweißte Abschnitt 16 bei der ersten Ausführungsform in eine Seitenoberflächenrichtung der Halbleitervorrichtung 1 extrahiert, indem die Belastungspufferschicht 14, die L-förmigen Struktur hat, verwendet wird, und dann wird der Leadframe 15 daran lasergeschweißt. Andererseits ist bei dem Leistungsmodul 20 gemäß dem modifizierten Beispiel 1 der ersten Ausführungsform der Leadframe 15 an die erhöhte Seitenoberfläche innerhalb der L-förmigen Struktur der Belastungspufferschicht 14 lasergeschweißt.
  • Der geschweißte Abschnitt 16 wird mit dem Laserlicht, das an die Herstellungstechnologie des Leistungsmoduls 20 gemäß dem modifizierten Beispiel 1 der ersten Ausführungsform anwendbar ist, über ein Fenster für Laserlichtstrahlung bestrahlt. Das Fenster für Laserlichtstrahlung sollte nur ein räumlicher Raum sein, in dem der geschweißte Abschnitt 16 mit dem Laserlicht hv bestrahlt werden kann. Die Bestrahlungsrichtung des Laserlichts hv ist zum Beispiel in den 13(a) und 13(b) eine Richtung vertikal zu der Oberfläche des Leadframes 15, der auf der erhöhten Seitenoberfläche innerhalb der Belastungspufferschicht 14, die L-förmige Struktur hat, angeordnet ist.
  • (Modifiziertes Beispiel 2)
  • Bei einem Leistungsmodul 20 gemäß einem modifizierten Beispiel 2 der ersten Ausführungsform, zeigt 14(a) eine schematische Querschnittstruktur einer geschichteten Struktur eines Keramiksubstrats 4/eines ersten metallischen Schaltkreismusters 3/einer Bondingschicht 2 unter dem Chip/einer Halbleitervorrichtung 1/einer Bondingschicht 9 auf dem Chip/einer Belastungspufferschicht 14, die L-förmige Struktur hat. 14(b) zeigt eine schematische Querschnittstruktur eines Abschnitts, dessen Stärken der oben erwähnten geschichteten Struktur voneinander unterschiedlich sind. Hier entspricht 14(a) einer schematischen Querschnittstruktur, die 12(a) entspricht, die die schematische Querschnittstruktur verkörpert, die in der Linie I-I der 9 genommen ist, und 14(b) entspricht einer schematischen Querschnittstruktur, die 12(b) entspricht, die die schematische Querschnittstruktur, die in der Linie II-II der 9 genommen wird, verkörpert.
  • Bei dem Leistungsmodul 20 gemäß dem modifizierten Beispiel 2 der ersten Ausführungsform, wie in den 14(a) und 14(b) gezeigt, ist der Leadframe 15 auf der erhöhten Seitenoberfläche innerhalb der L-förmigen Struktur der Belastungspufferschicht 14 angeordnet und ist an den geschweißten Abschnitt 16 durch Laserschweißen gebondet.
  • Bei dem Leistungsmodul 20 gemäß dem modifizierten Beispiel 1 der ersten Ausführungsform ist der Leadframe 15 an die erhöhte Seitenoberfläche innerhalb der L-förmigen Struktur der Belastungspufferschicht 14 lasergeschweißt. Andererseits ist bei dem modifizierten Beispiel 2 der ersten Ausführungsform der Leadframe 15, der an die innere Seitenoberfläche der Belastungspufferschicht 14, die L-förmige Struktur hat, lasergeschweißt ist, weiter innerhalb der Oberflächenrichtung der Halbleitervorrichtung 1 im Vergleich zu dem modifizierten Beispiel 1 der ersten Ausführungsform angeordnet.
  • Gemäß der ersten Ausführungsform und ihren modifizierten Beispielen, kann das Leistungsmodul bereitgestellt werden, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul bereitgestellt werden.
  • (Zweite Ausführungsform]
  • Ein Leistungsmodul 20 gemäß einer zweiten Ausführungsform weist eine Struktur des Einfügens von Materialien, die einen relativ niedrigen CTE haben, zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 als eine Belastungspufferschicht 14 zum Puffern des CTE-Unterschieds zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 in dem Leistungsmodul auf, bei dem die Halbleitervorrichtung 1 auf einer Substratoberfläche dieses installiert ist, und der Leadframe 15 an eine obere Oberfläche der Halbleitervorrichtung 1, wie in 15 gezeigt, gebondet ist. Bei der vorliegenden Ausführungsform ist der CTE der Belastungspufferschicht 14 gleich oder kleiner als der CTE des Leadframes 15, und eine Form der Belastungspufferschicht 14 ist U-förmig.
  • Bei dem Leistungsmodul 20 gemäß der zweiten Ausführungsform, zeigt 15(a) eine schematische Querschnittstruktur einer geschichteten Struktur eines Keramiksubstrats 4/eines ersten metallischen Schaltkreismusters 3/einer Bondingschicht 2 unter dem Chip/einer Halbleitervorrichtung 1/einer Bondingschicht 9 auf dem Chip/einer Belastungspufferschicht 14R, die U-förmige Struktur hat. 15(b) zeigt eine schematische Querschnittstruktur eines Abschnitts, dessen Stärken der oben erwähnten geschichteten Struktur voneinander unterschiedlich sind. Hier entspricht 15(a) einer schematischen Querschnittstruktur, die 12(a) entspricht, die die schematische Querschnittstruktur verkörpert, die in der Linie I-I bei dem Leistungsmodul 20 gemäß der ersten Ausführungsform (9) genommen, und 15(b) entspricht einer schematischen Querschnittstruktur, die 12(b) entspricht, die die schematische Querschnittstruktur, die in der Linie II-II der 9 genommen wird, verkörpert.
  • Bei dem Leistungsmodul 20 gemäß der zweiten Ausführungsform, wie in den 15(a) und 15(b) gezeigt, ist der Leadframe 15 von der oberen Oberfläche der Halbleitervorrichtung 1 isoliert und wird auf der U-förmigen Seitenoberfläche der Belastungspufferschicht 14R in eine Richtung parallel zu der oberen Oberfläche der Halbleitervorrichtung 1 angeordnet und dann an den geschweißten Abschnitt 16 durch Laserschweißen gebondet.
  • Der geschweißte Abschnitt 16 wird mit dem Laserlicht, das an die Herstellungstechnologie des Leistungsmoduls 20 gemäß der zweiten Ausführungsform anwendbar ist, über ein Fenster für Laserlichtstrahlung bestrahlt. Das Fenster für Laserlichtstrahlung sollte nur ein räumlicher Raum sein, in dem der geschweißte Abschnitt 16 mit dem Laserlicht hv bestrahlt werden kann. Die Bestrahlungsrichtung des Laserlichts hv ist eine Richtung senkrecht zu der Oberfläche des Leadframes 15, angeordnet auf der Außenseite der U-förmigen Seitenoberfläche der Belastungspufferschicht 14R, die U-förmige Struktur hat, zum Beispiel in den 15(a) und 15(b).
  • Wie in den 15(a) und 15(b) gezeigt, weist das Leistungsmodul 20 gemäß der zweiten Ausführungsform Folgendes auf: ein erstes metallisches Schaltkreismuster 3, eine Halbleitervorrichtung 1, die auf dem ersten metallischen Schaltkreismuster 3 angeordnet ist, einen Leadframe 15, der elektrisch mit der Halbleitervorrichtung 1 verbunden ist, und eine Belastungspufferschicht 14R, die auf einer oberen Oberfläche der Halbleitervorrichtung 1 angeordnet ist und die fähig ist, einen Wärmedehnungskoeffizient-(CTE)-Unterschied zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 zu puffern. Bei der vorliegenden Ausführungsform ist der Leadframe 15 mit der Halbleitervorrichtung 1 über die Belastungspufferschicht 14R verbunden, der CTE der Belastungspufferschicht 14R ist gleich oder kleiner als der CTE des Leadframes 15, und eine Querschnittform der Belastungspufferschicht 14R ist U-förmig.
  • Außerdem sind der Leadframe 15 und die Belastungspufferschicht 14R von der oberen Oberfläche der Halbleitervorrichtung 1 isoliert und mit der U-förmigen Seitenoberfläche der Belastungspufferschicht 14R in eine Richtung parallel zu der oberen Oberfläche der Halbleitervorrichtung 1 verbunden.
  • Außerdem sind die Belastungspufferschicht 14R und der Leadframe 15 aneinander an einem geschweißten Abschnitt 16 durch Laserschweißen, wie in den 15(a) und 15(b) gezeigt, gebondet. Außerdem können die Belastungspufferschicht 14 und der Leadframe 15 durch Punktschweißen gebondet sein.
  • Bei dem Leistungsmodul 20 gemäß der zweiten Ausführungsform können Legierungen basierend auf Fe-Ni, zum Beispiel Covar (der CTE beträgt 5 × 10–6/K und der Schmelzpunkt beträgt 1450°C), und Invar (der CTE beträgt 0,5 × 10–6/K bis 2 × 10–66/K, und der Schmelzpunkt beträgt 1425°C), und Legierungen basierend auf Ni-Mo-Fe, zum Beispiel Hastelloy B2 (der CTE beträgt 10,8 × 10–6/K, und die Schmelzpunkte sind 1302 Grad Celsius bis 1368 Grad Celsius), zum Beispiel an Stelle des Verwendens teurer Materialien, wie zum Beispiel Cu/CuMo-Plattierung oder Cu/CuW-Plattierung, als die Belastungspufferschicht 14R verwendet werden.
  • Der Laser, der für eine Herstellungstechnologie des Leistungsmoduls gemäß der zweiten Ausführungsform anwendbar ist, ist zum Beispiel die zweite Harmonische eines YAG-Lasers oder ein YAG-Laser, ein YLF-Laser, ein YVO4-Laser, ein KrF-Laser, ein CO2-Laser oder ein CO-Laser.
  • Außerdem wird bei dem Leistungsmodul 20 gemäß der zweiten Ausführungsform das Laserschweißen auf der Oberfläche des Leadframes 15, der auf der Außenseite der U-förmigen Seitenoberfläche der Belastungspufferschicht 14R, die U-förmige Struktur hat, wie in den 15(a) und 15(b) gezeigt, angeordnet, statt den gebondeten Abschnitt zwischen der ersten Belastungspufferschicht 14 und dem Leadframe 15 direkt oberhalb der Halbleitervorrichtung 1 bereitzustellen. Sogar falls eine Variation in der Laserschweißung (Variation der Eindringmenge) besteht, wird die Halbleitervorrichtung 1 folglich nicht beschädigt, wodurch die Erträge verbessert werden. Außerdem ist es möglich, hohe Intensität aufgrund eines Federeffekts zu verwirklichen, der von der U-förmigen Struktur erzeugt wird, indem die Belastungspufferschicht 14R, die U-förmige Struktur hat, verwendet wird.
  • Bei dem Leistungsmodul 20 gemäß der zweiten Ausführungsform ist der Bondingpunkt der Belastungspufferschicht 14 auf der Halbleitervorrichtung 1 derselbe wie der des Vergleichsbeispiels. Das unterscheidet sich jedoch von dem Leistungsmodul 20A gemäß dem Vergleichsbeispiel dadurch, dass die Form der Belastungspufferschicht 14 flach aber U-förmig ist. Ferner wird der Leadframe 15, der Cu, eine Cu-Legierung, Aluminium oder eine Aluminiumlegierung aufweist, an die U-förmige Belastungspufferschicht 14 geschweißt. Da der geschweißte Abschnitt 16 nicht direkt oberhalb der Halbleitervorrichtung 1 angeordnet ist, ist eine Chipbeschädigung aufgrund der Schweißvariation bei der Bondbildung durch Laserschweißen vermeidbar. Punktschweißen ist an Stelle des Laserschweißens ebenfalls anwendbar.
  • Gemäß dem Leistungsmodul gemäß der zweiten Ausführungsform, da kein Bondingdraht für die Hauptverdrahtung verwendet wird, können ferner gesinterte Ag-Materialien als Bondingmaterialien verwendet werden, und dadurch wird es möglich, die SiC-Halbleitervorrichtung bei hohen Temperaturen zu betreiben, zum Beispiel um 300°C.
  • Gemäß dem Leistungsmodul gemäß der zweiten Ausführungsform, da keine teuren Belastungspuffermaterialien verwendet werden, können die Kosten des Moduls verringert werden.
  • Gemäß dem Leistungsmodul gemäß der zweiten Ausführungsform, kann ein Ertrag verbessert werden, da es die Struktur ist, wo die Laserschweißung nicht direkt oberhalb der Halbleitervorrichtung umgesetzt wird.
  • (Herstellungsverfahren)
  • Ein Herstellungsverfahren für das Leistungsmodul 20 gemäß der zweiten Ausführungsform weist Folgendes auf: das Bilden eines ersten metallischen Schaltkreismusters 3, das Bilden einer Halbleitervorrichtung 1 auf dem ersten metallischen Schaltkreismuster 3, das Bilden einer Belastungspufferschicht 14, deren Querschnittform U-förmig ist, auf einer oberen Oberfläche der Halbleitervorrichtung 1, und das Verbinden eines Leadframes 15 mit der Belastungspufferschicht 14R an einer U-förmigen Seitenoberfläche der Belastungspufferschicht 14R, isoliert von der oberen Oberfläche der Halbleitervorrichtung 1 in eine Richtung vertikal zu der oberen Oberfläche der Halbleitervorrichtung 1. Bei der vorliegenden Ausführungsform ist ein CTE der Belastungspufferschicht 14R gleich oder kleiner als ein CTE des Leadframes 15, und die Belastungspufferschicht 14R kann einen Wärmedehnungskoeffizient-(CTE)-Unterschied zwischen der Halbleitervorrichtung 1 und dem Leadframe 15 puffern.
  • Außerdem wird der Schritt des Verbindens des Leadframes 15 mit der Belastungspufferschicht 14R durch Laserschweißen umgesetzt. Außerdem kann der Schritt des Verbindens des Leadframes 15 mit der Belastungspufferschicht 14R auch durch Punktschweißen umgesetzt werden.
  • Ein Herstellungsverfahren für das Leistungsmodul 20 gemäß der zweiten Ausführungsform weist außerdem Folgendes auf: Vorbereiten eines Substrats und Anordnen des ersten metallischen Schaltkreismusters 3 auf dem Substrat.
  • Das Herstellungsverfahren für das Leistungsmodul 20 gemäß der zweiten Ausführungsform weist außerdem Folgendes auf: Vorbereiten eines Isolierschichtsubstrats 40 und Anordnen des ersten metallischen Schaltkreismusters 3 auf dem Isolierschichtsubstrat 40.
  • Gemäß der zweiten Ausführungsform, kann ein Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul, bereitgestellt werden.
  • [Dritte Ausführungsform]
  • 16 zeigt eine schematische Planare Musterkonfigurationsskizze, die eine Formharzschicht 33 in einem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul 200 gemäß einer dritten Ausführungsform bildet. Bei der vorliegenden Ausführungsform in 16, entspricht ein Substrat 4 einem Keramiksubstrat, und ein Substrat 40 entspricht dem Isolierschichtsubstrat (19) als das modifizierte Beispiel.
  • Außerdem zeigt 17 eine Schaltungskonfigurationsskizze des 2-in-1-Moduls (Modul mit der eingebauten Halbbrücke), die der 16 entspricht, an den der SiC-MISFET als eine Halbleitervorrichtung in dem Leistungsmodul gemäß der dritten Ausführungsform angewandt wird. 16 zeigt eine Seitenansichtsskizze aus der Richtung IIA-IIA in 16 betrachtet.
  • 21 zeigt eine Konfigurationsskizze in Vogelperspektive nach dem Formen der Formharzschicht 33 in dem Modul mit einer eingebauten Halbbrücke in dem Leistungsmodul 200 gemäß der dritten Ausführungsform ist. Das Leistungsmodul 200 gemäß der dritten Ausführungsform weist die Formharzschicht 33 auf, und das Leistungsmodul, kann mit der Formharzschicht 33 spritzgepresst werden.
  • Das Leistungsmodul 200 gemäß der dritten Ausführungsform weist eine Konfiguration eines Moduls mit der eingebauten Halbbrücke auf, bei der zwei MISFETs Q1, Q4 in ein Modul eingebaut sind. Wie in 16 gezeigt, sind 2 Chips der MISFETs Q1, Q4 jeweils parallel angeordnet, und 2 Chips von Dioden DI1, DI4 sind jeweils ebenfalls parallel angeordnet. Die Dioden DI1, DI4 sind jeweils umgekehrt parallel zwischen D1 und S1 und zwischen D4 und S4 der MISFETs Q1, Q4 angeordnet.
  • Wie in den 16 und 21 gezeigt, weist das Leistungsmodul 200 gemäß der dritten Ausführungsform Folgendes auf: eine Leistungsklemme P der positiven Seite und eine Leistungsklemme N der negativen Seite, die an einer ersten Seite des Substrats 4 (40) angeordnet sind, abgedeckt mit einer Formharzschicht 33, eine Gate-Klemme GT1 und eine Source-Sense-Klemme SST1, die an einer zweiten Seite benachbart zu der ersten Seite angeordnet sind, eine Ausgangsklemme O, die an einer dritten Seite, der ersten Seite entgegengesetzt angeordnet ist, und eine Gate-Klemme GT4 und eine Source-Sense-Klemme SST4, die an einer vierten Seite, die der zweiten Seite entgegengesetzt ist, angeordnet sind. Bei der vorliegenden Ausführungsform, wie in 16 gezeigt, sind die Gate-Klemme GT1 und die Source-Sense-Klemme SST1 mit dem Signalverdrahtungsmuster GL1 für Gate und dem Signalverdrahtungsmuster SL1 für Source in dem MISFET Q1 verbunden, und die Gate-Klemme GT4 und die Source-Sense-Klemme SST4 sind mit dem Signalverdrahtungsmuster GL4 für Gate und dem Signalverdrahtungsmuster SL4 für Source in dem MISFET Q4 verbunden.
  • Ein Draht für Gate und ein Draht für Source-Sense sind zu den Signalverdrahtungsmustern GL1, GL4 für Gate und den Signalverdrahtungsmustern SL1, SL4 für Source-Sense von den MISFETs Q1, Q4 verbunden. Außerdem sind die Gate-Klemmen GT1, GT4 und SST1, SST4 für externe Extraktion mit den Signalverdrahtungsmustern GL1, GL4 für Gate- und die Signalverdrahtungsmuster SL1, SL4 für Source-Sense durch Löten usw. verbunden.
  • Die Leistungsklemme P der positiven Seite und die Leistungsklemme N der negativen Seite sowie die Gate-Klemmen GT1, GT4 und SST1, SST4 für externe Extraktion können zum Beispiel aus Cu gebildet werden.
  • Das Keramiksubstrat 4 kann zum Beispiel aus Al2O3, AlN, SiN, AlSiC oder SiC bestehen, wobei mindestens die Oberfläche Isolierung ist.
  • Das erste metallische Schaltkreismuster 3 und das zweite metallische Schaltkreismuster 6 können zum Beispiel aus Cu, Al usw. bestehen. Der Draht für Gate und der Draht für Source-Sense kann zum Beispiel aus Al, AlCu usw. bestehen.
  • Leistungsvorrichtungen auf SiC-Basis, zum Beispiel SiC-DIMISFET und SiC-TMISFET, oder Leistungsvorrichtungen auf GaN-Basis, zum Beispiel High Electron Mobility Transistor (HEMT) auf GaN-Basis sind als die MISFETs Q1, Q4 anwendbar. Bei einigen Instanzen sind Leistungsvorrichtungen, zum Beispiel MISFETs und IGBT auf Si-Basis daran ebenfalls anwendbar.
  • Eine SiC Schottky Barrier Diode (SBD) kann zum Beispiel auch an die Dioden D1 und D4 angewandt werden.
  • Wie in den 16 und 18 gezeigt, weist das Leistungsmodul 200 gemäß der dritten Ausführungsform Folgendes auf: ein erstes metallisches Schaltkreismuster 3, eine Halbleitervorrichtung Q1, DI1, die auf dem ersten metallischen Schaltkreismuster 3 angeordnet ist, einen Leadframe 15-1, der elektrisch mit den Halbleitervorrichtungen Q1, DI1 verbunden ist, und eine Belastungspufferschicht 14-1, die auf einer oberen Oberfläche der Halbleitervorrichtungen Q1, DI1 angeordnet ist und die fähig ist, einen Wärmeausdehnungskoeffizient-(CTE)-Unterschied zwischen den Halbleitervorrichtung Q1, DI1 und dem Leadframe 15-1 zu puffern. Bei der vorliegenden Ausführungsform ist der Leadframe 15-1 mit den Halbleitervorrichtungen Q1, DI1 über die Belastungspufferschicht 14-1 verbunden, der CTE der Belastungspufferschicht 14-1 ist gleich oder kleiner als der CTE des Leadframes 15-1, und eine Querschnittform der Belastungspufferschicht 14-1 ist L-förmig.
  • Außerdem sind der Leadframe 15-1 und die Belastungspufferschicht 14-1 miteinander auf der L-förmigen Seitenoberfläche der Belastungspufferschicht 14-1 in eine Richtung senkrecht zu der oberen Oberfläche der Halbleitervorrichtungen Q1, DI1, wie in den 16 und 18 gezeigt, verbunden.
  • Außerdem sind die Belastungspufferschicht 14-1 und der Leadframe 15-1 aneinander an einem geschweißten Abschnitt 16 durch Laserschweißen, wie in den 16 und 18 gezeigt, gebondet. Außerdem können die Belastungspufferschicht 14-1 und der Leadframe 15-1 durch Punktschweißen gebondet sein.
  • Der Halbleitervorrichtungen Q1, DI1 sind mit dem ersten metallischen Schaltkreismuster 3 über die Bondingschicht 2 unter dem Chip, die auf dem ersten metallischen Schaltkreismuster 3 angeordnet ist, gebondet. Die Bondingschicht 2 unter dem Chip kann zum Beispiel eine Lötschicht unter dem Chip sein. Außerdem kann das elektrische Bonden zwischen der Oberfläche des ersten metallischen Schaltkreismusters 3 und der Halbleitervorrichtungen Q1, DI1 umgesetzt werden, indem Firing-Silber verwendet wird. Genauer genommen kann das Firing-Silber, zum Beispiel eine Ag-Teilchenschicht oder eine Ag-Nanoteilchenschicht, die zuvor auf der hinteren Oberflächenelektrode der Halbleitervorrichtungen Q1, DI1 ausgebildet wurde, als die Bondingschicht 2 unter dem Chip, so wie sie ist, aufgebracht werden.
  • Außerdem sind die Halbleitervorrichtungen Q1, DI1 mit der Belastungspufferschicht 14-1 über die Bondingschicht 9 auf dem Chip verbunden. Die Bondingschicht 9 auf dem Chip kann zum Beispiel eine Lötschicht auf dem Chip sein. Außerdem kann das elektrische Bonden zwischen den Halbleitervorrichtungen Q1, DI1 und der Belastungspufferschicht 14-1 durch Verwenden des Firing-Silbers umgesetzt werden. Genauer genommen kann das Firing-Silber, zum Beispiel eine Ag-Teilchenschicht oder eine Ag-Nanoteilchenschicht, die zuvor auf der vorderen Oberflächenelektrode der Halbleitervorrichtungen Q1, DI1 ausgebildet wurde, als die Bondingschicht 9 auf dem Chip, so wie sie ist, aufgebracht werden.
  • Außerdem kann die Belastungspufferschicht 14-1 aus Covar oder Invar gebildet werden. Außerdem kann die Belastungspufferschicht 14-1 aus einer auf Fe-Ni basierenden Legierung oder auf Ni-Mo-Fe basierenden Legierung gebildet werden.
  • Außerdem kann das Leistungsmodul 200 gemäß der dritten Ausführungsform ein zweites metallisches Schaltkreismuster 6, das mit dem Leadframe 15-1 verbunden ist, wie in 16 gezeigt, aufweisen. Bei der vorliegenden Ausführungsform sind der Leadframe 15-1 und das zweite metallische Schaltkreismuster 6 aneinander an einen geschweißten Abschnitt 17 durch das Laserschweißen gebondet, wie in 16 gezeigt. Außerdem können der Leadframe 15-1 und das zweite metallische Schaltkreismuster 6 durch Punktschweißen gebondet werden.
  • Außerdem sind bei dem Leistungsmodul 200 gemäß der dritten Ausführungsform die Leistungsklemme der positiven Seite P(D1), und die Leistungsklemme der negativen Seite N(S4) sowie die Ausgangsklemmen O(D4), O(S1) durch Laserschweißen in einem geschweißten Abschnitt 17, wie in 16 gezeigt, gebondet. Außerdem können die Leistungsklemme der positiven Seite P(D1), die Leistungsklemme der negativen Seite N(S4) und die Ausgangsklemmen O(D4), O(S1) durch Punktschweißen gebondet sein.
  • Wie in 16 gezeigt, weist das Leistungsmodul 200 gemäß der dritten Ausführungsform Halbleitervorrichtungen Q4, DI4, die auf dem zweiten metallischen Schaltkreismuster 6 angeordnet sind, einen Leadframe 15-4, der elektrisch mit den Halbleitervorrichtungen Q4, DI4 verbunden ist, und eine Belastungspufferschicht 14-4, die auf einer oberen Oberfläche der Halbleitervorrichtungen Q4, DI4 angeordnet und fähig ist, einen CTE-Unterschied zwischen den Halbleitervorrichtungen Q4, DI4 und dem Leadframe 15-4 zu Puffern, auf. Bei der vorliegenden Ausführungsform ist der Leadframe 15-4 mit den Halbleitervorrichtungen Q4, DI4 über die Belastungspufferschicht 14-4 verbunden, der CTE der Belastungspufferschicht 14-4 ist gleich oder kleiner als der CTE des Leadframes 15-4, und eine Querschnittform der Belastungspufferschicht 14-4 ist L-förmig. Andere Konfigurationen sind dieselben wie die der Halbleitervorrichtungen Q1, DI1.
  • Der Laser, der für eine Herstellungstechnologie des Leistungsmoduls gemäß der dritten Ausführungsform anwendbar ist, ist zum Beispiel die zweite Harmonische eines YAG-Lasers oder ein YAG-Laser, ein YLF-Laser, ein YVO4-Laser, ein KrF-Laser, ein CO2-Laser oder ein CO-Laser.
  • Das Leistungsmodul 200 gemäß der dritten Ausführungsform kann ein Keramiksubstrat 4, wie in den 16 und 18 gezeigt, aufweisen, und das erste metallische Schaltkreismuster 3 wird auf dem Keramiksubstrat 4 angeordnet. Außerdem kann das zweite metallische Schaltkreismuster 6 auch auf dem Keramiksubstrat 4 auf dieselbe Art wie das erste metallische Schaltkreismuster 3 angeordnet sein.
  • (Fenster für Laserlichtstrahlung)
  • Der geschweißte Abschnitt 16 wird mit dem Laserlicht, das an die Herstellungstechnologie des Leistungsmoduls 200 gemäß der dritten Ausführungsform anwendbar ist, über ein Fenster für Laserlichtstrahlung bestrahlt. Das Fenster für Laserlichtstrahlung sollte nur ein räumlicher Raum sein, in dem der geschweißte Abschnitt 16 mit dem Laserlicht hv bestrahlt werden kann. Die Strahlungsrichtung des Laserlichts hv ist in den 16 und 18 eine Richtung vertikal zu einer inneren Oberfläche der L-förmigen Belastungspufferschicht 14-1, die an dem Leadframe 15-1 gebondet ist. Andererseits kann mit dem Laserlicht hv von einer Rückseiten-Oberflächenrichtung vertikal zu dem Leadframe 15-1, der an eine externe Oberfläche der L-förmigen Belastungspufferschicht 14-1 gebondet ist, bestrahlt werden.
  • Das Fenster für Laserlichtstrahlung 34, das in 18 gezeigt ist, ist in dem Leadframe 15-1 geöffnet. Es kann mit dem Laserlicht hv durch das Fenster für die Laserlichtstrahlung 34 von einer Rückseiten-Oberflächenrichtung vertikal zu dem Leadframe 15-4, der an eine externe Oberfläche der L-förmigen Belastungspufferschicht 14-4 gebondet ist, bestrahlt werden.
  • Bei dem Leistungsmodul 200 gemäß der dritten Ausführungsform, kann der Arm an der entgegengesetzten Seite geschweißt werden, indem das Fenster für Laserlichtstrahlung 34 in dem Leadframe 15-1, 15-4 bereitgestellt wird. Ferner, wie in 16 gezeigt, sind der Leadframe 15-1 an der oberen Armseite und der Leadframe 15-4 an der unteren Armseite einander entgegengesetzt und angeordnet, um zu einer entgegengesetzten Entfernung ausreichend angenähert zu sein, um eine Isolierdurchschlagspannung zu sichern und dadurch kann eine parasitäre Induktivität der Verdrahtung verringert werden, und Stoßspannung, die beim Schalten auftritt, kann verringert werden.
  • Bei dem Leistungsmodul 200 gemäß der dritten Ausführungsform, kann daher in dem Fall, in dem die Mehrzahl von Chips (Halbleitervorrichtungen 1) parallel angeordnet ist, sogar falls eine Stärkenvariation in der geschichteten Struktur des ersten metallischen Schaltkreismusters 3/der Bondingschicht 2 unter dem Chip/den Halbleitervorrichtungen Q1, DI1, Q4, DI4/der Bondingschicht 9 auf dem Chip/den Belastungspufferschichten 14-1, 14-4, die L-förmige Struktur haben, auftritt, eine Stärkenvariation des geschichteten Abschnitts in einem überlagerten Abschnitt zwischen der Seitenoberfläche der L-förmigen Struktur den Belastungspufferschichten 14-1, 14-4 und den Leadframes 15-1, 15-4 absorbiert werden.
  • Außerdem sind bei dem Leistungsmodul 200 gemäß der dritten Ausführungsform, wie in den 16 und 18 gezeigt, die gebondeten Abschnitte zwischen den Belastungspufferschichten 14-1, 14-4 und den Leadframes 15-1, 15-4 nicht direkt oberhalb der Halbleitervorrichtungen Q1, DI1, Q4, DI4 bereitgestellt, sondern in die Seitenoberflächenrichtung der Halbleitervorrichtungen Q1, DI1, Q4, DI4 unter Verwenden einer L-förmigen Klemme extrahiert, und die Leadframes 15-1, 15-4 sind daran lasergeschweißt. Sogar falls eine Variation in der Laserschweißung (Variation der Eindringmenge) besteht, werden die Halbleitervorrichtungen Q1, DI1, Q4, DI4 folglich nicht beschädigt, wodurch die Erträge verbessert werden.
  • (Modifiziertes Beispiel)
  • 19 ist eine Seitenansichtsskizze, aus der Richtung IIA-IIA in 16 betrachtet, in einem Leistungsmodul gemäß einem modifizierten Beispiel der dritten Ausführungsform. Außerdem ist eine vergrößerte Ansicht des Abschnitts A der 19A wie in 20 gezeigt verkörpert. Außerdem ist ähnlich wie in 21 eine schematische Vogelperspektiven-Konfiguration nach dem Bilden der Formharzschicht 33 gezeigt.
  • Bei dem Leistungsmodul 200 gemäß dem modifizierten Beispiel der dritten Ausführungsform kann das Isolierschichtsubstrat 40 an Stelle des Keramiksubstrats 4 aufgebracht werden, und dadurch kann Kostenreduzierung und weitere Dünnschichtung ausgeführt werden. Das Isolierschichtsubstrat 40 kann zum Beispiel auf einem organischen isolierenden Harzsubstrat usw. ausgebildet sein.
  • Außerdem weist das Leistungsmodul 200 gemäß der dritten Ausführungsform das Isolierschichtsubstrat 40, wie in den 16 und 19 gezeigt, auf, und das erste metallische Schaltkreismuster 3 ist auf dem Isolierschichtsubstrat 40 angeordnet. Außerdem ist das zweite metallische Schaltkreismuster 6 auf dem Isolierschichtsubstrat 40 auf dieselbe Art wie das erste metallische Schaltkreismuster 3 angeordnet. Andere Konfigurationen sind dieselben wie die des Leistungsmoduls gemäß der dritten Ausführungsform. Außerdem ist das Herstellungsverfahren für die Leistungsmodule gemäß der dritten Ausführungsform und ihr modifiziertes Beispiel gleich wie das der ersten Ausführungsform und ihr modifiziertes Beispiel.
  • Gemäß der dritten Ausführungsform und ihrem modifizierten Beispiel, kann das Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul bereitgestellt werden.
  • [Vierte Ausführungsform]
  • 22 ist eine schematische Vogelperspektiven-Konfigurationsskizze vor dem Formen der Formharzschicht in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul 200 gemäß einer vierten Ausführungsform. Bei dem Leistungsmodul 200 gemäß der vierten Ausführungsform, wie in 22 gezeigt, wird eine Metallfolie oder eine Metallplatte (metallischer Rahmen), der einem Drain D4, einer Source S1, einer Source S4 und einem D1 usw. entspricht, verwendet, statt das isolierende Schaltungssubstrat zu verwenden.
  • Das Leistungsmodul 200 gemäß der vierten Ausführungsform kann zum Beispiel aus Leistungsmodulen zu 1200 V/Klasse 150 bestehen. Die Halbleitervorrichtungen Q1, Q4 bestehen zum Beispiel aus SiC-TMOSFET, und die Halbleitervorrichtungen DI1, DI4 bestehen zum Beispiel aus SBD. Zwei Halbleitervorrichtungen Q1 und zwei Halbleitervorrichtungen Q4 sind jeweils parallel zueinander angeordnet. Zwei Halbleitervorrichtungen DI1 und zwei Halbleitervorrichtungen DI4 sind ebenfalls jeweils parallel zueinander angeordnet. Die Chipgröße eines SiC-TMOSFET beträgt in etwa 3,1 mm × in etwa 4,4 mm, und die Chipgröße eines SBD beträgt in etwa 5,14 mm × in etwa 5,14 mm. Firing-Silber, zum Beispiel Ag-Paste, eine Ag-Teilchenschicht und eine Ag-Nanopartikelschicht, die vorab auf der Oberflächenelektrode und Rückseiten-Oberflächenelektrode der Halbleitervorrichtungen Q1, Q4, DI1, DI4 ausgebildet wird, kann auf die Bondingschicht unter dem Chip und die Bondingschicht auf dem Chip, so wie sie ist, aufgebracht werden. Die Stärke des Firing-Silbers beträgt zum Beispiel etwa 20 μm.
  • Die metallischen Frames, die den Leadframes 15-1, 15-4, der Drain D4, die Source S1, die Source S4, der Drain D1 usw. bestehen zum Beispiel aus reinem Kupfer (C1020), und die Belastungspufferschichten 14-1, 14-4 bestehen zum Beispiel aus Covar (Fe-29Ni-17Co).
  • Bei dem Leistungsmodul 200 gemäß der vierten Ausführungsform sind die Leistungsklemme der positiven Seite P(D1), die Leistungsklemme der negativen Seite N(S4) sowie die Ausgangsklemmen O(D4), O(S1) mit dem metallischen Frame mit Säulenelektrodenstruktur usw., wie in 22 gezeigt, verbunden.
  • Außerdem, wie in 22 gezeigt, sind die Gate-Klemmen GT1, GT4 und SST1, SST4 für externe Extraktion mit den Signalverdrahtungsmustern GL1, GL4 für Gate und die Signalverdrahtungsmuster SL1, SL4 für Source-Sense durch Schweißen usw. verbunden. Zu beachten ist, dass ein Draht für Gate und ein Draht für Source-Sense zu den Signalverdrahtungsmustern GL1, GL4 für Gate und die Signalverdrahtungsmuster SL1, SL4 für Source-Sense von den MISFETs Q1, Q4 nicht gezeigt sind.
  • Das Leistungsmodul 200 gemäß der vierten Ausführungsform kann derart konfiguriert sein, dass der Arm an der entgegengesetzten Seite geschweißt werden kann, indem die Fenster für Laserlichtstrahlung 34 in den Leadframes 15-1, 15-4 bereitgestellt werden. Ferner, wie in 22 gezeigt, sind der Leadframe 15-1 an der oberen Armseite und der Leadframe 15-4 an der unteren Armseite einander entgegengesetzt und angeordnet, um zu einer entgegengesetzten Entfernung ausreichend angenähert zu sein, um eine Isolierdurchschlagspannung zu sichern und dadurch kann eine parasitäre Induktivität der Verdrahtung verringert werden, und Stoßspannung, die beim Schalten auftritt, kann verringert werden. Andere Konfigurationen sind dieselben wie die des Leistungsmoduls 200 gemäß der dritten Ausführungsform. Außerdem ist das Herstellungsverfahren für das Leistungsmodul gemäß der vierten Ausführungsform dasselbe wie das der ersten Ausführungsform.
  • (Modifiziertes Beispiel)
  • 23 ist eine schematische Vogelperspektiven-Konfigurationsskizze vor dem Formen der Formharzschicht in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul 200 gemäß einem modifizierten Beispiel der vierten Ausführungsform. Bei dem Leistungsmodul 200 gemäß dem modifizierten Beispiel der vierten Ausführungsform, wird eine Anordnungskonfiguration der Halbleitervorrichtungen Q1, DI1, Q4, DI4 im Vergleich zu der des Leistungsmoduls 200 gemäß der vierten Ausführungsform geändert. Andere Konfigurationen sind dieselben wie die der vierten Ausführungsform. Außerdem ist das Herstellungsverfahren für das Leistungsmodul gemäß dem modifizierten Beispiel der vierten Ausführungsform dasselbe wie das der ersten Ausführungsform.
  • Gemäß der vierten Ausführungsform und ihren modifizierten Beispielen, kann das Leistungsmodul bereitgestellt werden, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul bereitgestellt werden.
  • [Fünfte Ausführungsform]
  • 24 zeigt eine schematische planare Musterkonfigurationsskizze vor dem Formen der Formharzschicht 33 in dem 2-in-1-Modul (Modul mit eingebauter Halbbrücke) in einem Leistungsmodul 200 gemäß der fünften Ausführungsform. Außerdem ist ähnlich wie in 21 eine schematische Vogelperspektiven-Konfiguration nach dem Bilden der Formharzschicht 33 gezeigt. In 24 ist eine Seitenansichtsskizze, aus der Richtung IIIA-IIIA betrachtet, wie in 25(a) gezeigt, verkörpert, und eine vergrößerte Ansicht des Abschnitts B der 25(a) ist wie in 25(b) gezeigt verkörpert. Obwohl der Bondingpunkt der Belastungspufferschicht auf den Halbleitervorrichtungen Q1, DI1, Q4, DI4 bei der fünften Ausführungsform derselbe wie bei der vierten Ausführungsform ist, besteht aber ein Unterschied im Vergleich zu der vierten Ausführungsform dadurch, dass die Form der Belastungspufferschicht nicht L-förmig sondern U-förmig ist.
  • Bei dem Leistungsmodul 200 gemäß der fünften Ausführungsform weisen die Belastungspufferschichten 14R-1, 14R-4 eine U-förmige Struktur auf, die Leadframes 15-1, 15-4 sind von der oberen Oberfläche der Halbleitervorrichtungen Q1, DI1, Q4, DI4 isoliert und auf der U-förmigen Seitenoberfläche der Belastungspufferschichten 14R-1, 14R-4 in eine Richtung parallel zu der oberen Oberfläche der Halbleitervorrichtungen Q1, DI1, Q4, DI4 angeordnet und dann mit dem geschweißten Abschnitt 16 durch Laserschweißen gleich wie bei denjenigen der 15(a) und 15(b) gebondet. Sogar falls eine Variation in der Laserschweißung (Variation der Eindringmenge) besteht, werden die Halbleitervorrichtungen Q1, DI1, Q4, DI4 folglich nicht beschädigt, wodurch die Erträge verbessert werden. Außerdem ist es möglich, hohe Intensität aufgrund eines Federeffekts zu verwirklichen, der von der U-förmigen Struktur erzeugt wird, indem die Belastungspufferschichten 14R-1, 14R-4, die U-förmige Struktur haben, verwendet werden.
  • Der geschweißte Abschnitt 16 wird mit dem Laserlicht, das an die Herstellungstechnologie des Leistungsmoduls 200 gemäß der fünften Ausführungsform anwendbar ist, über ein Fenster für Laserlichtstrahlung bestrahlt. Das Fenster für Laserlichtstrahlung sollte nur ein räumlicher Raum sein, in dem der geschweißte Abschnitt 16 mit dem Laserlicht hv bestrahlt werden kann. Die Bestrahlungsrichtung des Laserlichts hv ist eine Richtung senkrecht zu der Oberfläche der Leadframes 15-1, 15-4, angeordnet auf der Außenseite der U-förmigen Seitenoberfläche der Belastungspufferschichten 14R-1, 14R-4, zum Beispiel in 24.
  • Das Leistungsmodul 200 gemäß der fünften Ausführungsform weist ein Isolierschichtsubstrat 40, wie in den 24 und 25 gezeigt auf, und metallische Schaltkreismuster (metallische Frames) 3, 6, die dem Drain D4, der Source S1, der Source S4, dem Drain D1 usw. entsprechen, sind auf dem Isolationsschichtsubstrat 40 angeordnet. Kostenreduzierung und Dünnschichten können durch Anwenden des Isolierschichtsubstrats 40 darauf verwirklicht werden. Das Isolierschichtsubstrat 40 kann zum Beispiel auf einem organischen isolierenden Harzsubstrat usw. ausgebildet sein. Bei dem Leistungsmodul der fünften Ausführungsform kann ein Keramiksubstrat 4 an Stelle des Isolierschichtsubstrats 40 darauf aufgebracht werden.
  • Bei dem Leistungsmodul 200 gemäß der fünften Ausführungsform sind außerdem der Leadframe 15-1 an der oberen Armseite und der Leadframe 15-4 an der unteren Armseite einander entgegengesetzt und angeordnet, um zu einer entgegengesetzten Entfernung ausreichend angenähert zu sein, um eine Isolierdurchschlagspannung zu sichern, und dadurch kann eine parasitäre Induktivität der Verdrahtung verringert werden, und Stoßspannung, die beim Schalten auftritt, kann verringert werden. Andere Konfigurationen sind dieselben wie die der zweiten oder dritten Ausführungsform. Außerdem ist das Herstellungsverfahren für das Leistungsmodul gemäß der vierten Ausführungsform dasselbe wie das der zweiten oder dritten Ausführungsform.
  • Gemäß der fünften Ausführungsform, kann ein Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul bereitgestellt werden.
  • (Beispielhafte Leistungsmodule)
  • Unten werden Beispiele des Leistungsmoduls gemäß den Ausführungsformen erklärt. Bei dem unten erklärten Leistungsmodul sind natürlich die folgenden Aspekte dieselben wie diejenigen der oben erwähnten Ausführungsformen, nämlich: das Leistungsmodul, in dem die Halbleitervorrichtung auf einer Oberfläche installiert und der Leadframe auf einer oberen Oberfläche der Halbleitervorrichtung gebondet ist, weist die Struktur des Einfügens von Materialien, die relativ niedrigen CTE haben, zwischen der Halbleitervorrichtung 1 und dem Leadframe als eine Belastungspufferschicht zum Puffern des CTE-Unterschieds zwischen der Halbeitervorrichtung 1 und dem Leadframe auf, und der CTE der Belastungspufferschicht ist gleich oder niedriger als der CTE des Leadframes, und eine Querschnittform der Belastungspufferschicht ist L-förmig oder U-förmig. Der folgende Aspekt ist ebenfalls derselbe wie der der oben erwähnten Ausführungsformen, nämlich dass das Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul bereitgestellt werden kann.
  • 26(a) zeigt eine schematische Schaltung, die für einen SiC-MISFET des 1-in-1-Moduls, das das Leistungsmodul 20 gemäß den Ausführungsformen ist, repräsentativ ist. 26(b) zeigt eine schematische Schaltungsdarstellung des IGBT des 1-in-1-Moduls.
  • Eine Diode DI, die umgekehrt parallel mit dem MISFET Q verbunden ist, ist in 26(a) gezeigt. Eine Hauptelektrode des MISFET Q ist mit einer Drain-Klemme DT und einer Source-Klemme ST verkörpert. Ähnlich ist in 26(b) eine Diode DI gezeigt, die umgekehrt parallel mit dem IGBT Q verbunden ist. Eine Hauptelektrode des IGBT Q ist mit einer Kollektorklemme CT und einer Emitterklemme ET verkörpert. Außerdem zeigt 27 eine ausführliche Schaltung, die für den SiC-MISFET des 1-in-1-Moduls, das das Leistungsmodul 20 gemäß den Ausführungsformen ist, repräsentativ ist.
  • Das Leistungsmodul 20 gemäß den Ausführungsformen weist zum Beispiel eine Konfiguration eines 1-in-1-Moduls auf. Genauer genommen ist ein Stück des MISFET Q in einem Modul enthalten. Als ein Beispiel können fünf Chips (MISFET × 5) darauf montiert werden, und ein Maximum von fünf Stück der MISFETs kann jeweils miteinander parallel geschaltet sein. Zu bemerken ist, dass es auch möglich ist, einen Teil der fünf Stück der Chips für die Diode DI darauf zu montieren.
  • Insbesondere, wie in 27 gezeigt, ist ein Sense-MISFET Qs mit dem MISFETQ parallel geschaltet. Der Sense-MISFET Qs ist als ein Genauigkeitstransistor in demselben Chip wie der MISFET Q ausgebildet. In 27 bezeichnet das Bezugszeichen SS eine Source-Sense-Klemme, das Bezugszeichen CS bezeichnet eine Strom-Sense-Klemme, und das Bezugszeichen G bezeichnet eine Gate-Signalklemme. Zu bemerken ist, dass in dem Halbleiterchip Q gemäß den Ausführungsformen der Sense-MISFET Qs als ein Genauigkeitstransistor in demselben Chip ausgebildet ist.
  • Außerdem zeigt 28(a) eine schematische Schaltung, die für den SiC-MISFET des 1-in-1-Moduls, das das Leistungsmodul 20T gemäß den Ausführungsformen ist, repräsentativ ist.
  • Wie in 28(a) gezeigt, sind zwei MISFETs Q1, Q4 und Dioden DI1, DI4 umgekehrt parallel mit den MISFETs Q1, Q4 geschaltet in ein Modul eingebaut. Das Bezugszeichen G1 bezeichnet eine Gate-Signalklemme des MISFET Q1, und das Bezugszeichen S1 bezeichnet eine Source-Klemme des MISFET Q1. Das Bezugszeichen G4 bezeichnet eine Gate-Signalklemme des MISFET Q4, und das Bezugszeichen S4 bezeichnet eine Source-Klemme des MISFET Q4. Das Bezugszeichen P bezeichnet eine Leistungseingangsklemme der positiven Seite, das Bezugszeichen N bezeichnet eine Leistungseingangsklemme der negativen Seite, und das Bezugszeichen O bezeichnet eine Ausgangsklemme.
  • Außerdem zeigt 28(b) eine schematische Schaltung, die für das 2-in-1-Moduls, das das Leistungsmodul 20 gemäß den Ausführungsformen ist, repräsentativ ist. Wie in 28(b) gezeigt, sind zwei IGBTs Q1, Q4 und Dioden DI1, DI4 umgekehrt parallel mit den IGBTs Q1, Q4 geschaltet in ein Modul eingebaut. Das Bezugszeichen G1 bezeichnet eine Gate-Signalklemme des IGBT Q1, und das Bezugszeichen E1 bezeichnet eine Emitter-Klemme des IGBT Q1. Das Bezugszeichen G4 bezeichnet eine Gate-Signalklemme des IGBT Q1, und das Bezugszeichen E4 bezeichnet eine Emitter-Klemme des IGBT Q4. Das Bezugszeichen P bezeichnet eine Leistungseingangsklemme der positiven Seite, das Bezugszeichen N bezeichnet eine Leistungseingangsklemme der negativen Seite, und das Bezugszeichen O bezeichnet eine Ausgangsklemme.
  • (Konfigurationsbeispiel der Halbleitervorrichtung)
  • 29(a) zeigt eine schematische Querschnittstruktur eines SiC-MISFET, die ein Beispiel einer Halbleitervorrichtung ist, die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann, und 29(b) zeigt eine schematische Querschnittstruktur des IGBT.
  • Wie in 29(a) gezeigt, weist eine schematische Querschnittstruktur des SiC-MISFET als ein Beispiel die Halbleitervorrichtung 110 (Q), die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann, Folgendes auf: ein Halbleitersubstrat 126 bestehend aus einer Schicht mit hohem spezifischen Widerstand des Typs n–, einem p-Körperbereich 128, der auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 gebildet ist, einen Source-Bereich 130, der auf einer vorderen Seitenoberfläche des p-Körperbereichs 128 gebildet ist, eine Gate-Isolierfolie 132, die auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 zwischen p-Körperbereichen 128 angeordnet ist, eine Gate-Elektrode 138, die auf der Gate-Isolierfolie 132 angeordnet ist, eine Source-Elektrode 134, die mit dem Source-Bereich 130 und dem p-Körperbereich 128 verbunden ist, einen n+-Drainbereich 124, der auf einer Rückseitenoberfläche der Oberfläche des Halbleitersubstrats 126 entgegengesetzt angeordnet ist, und eine Drain-Elektrode 136, die mit dem Drain-Bereich 124 des Typs n+ verbunden ist.
  • Obwohl die Halbleitervorrichtung 110 aus einem vertikalen SiC-MISFET n-Kanal-Gate des planaren Typs in 29(a) besteht, kann die Halbleitervorrichtung 110 aus einem vertikalen n-Kanal-SiC-TMISFET usw., in 33, die unten erwähnt ist, gezeigt, bestehen.
  • Außerdem kann auch ein auf GaN basierender FET usw. an Stelle des SiC-MISFET als Halbleitervorrichtung 110 (Q) verwendet werden, der auf dem Leistungsmodul gemäß den Ausführungsformen angewandt werden kann.
  • Irgendeine auf SiC basierende Leistungsvorrichtung, auf GaN basierende Leistungsvorrichtung oder auf AlN basierende Leistungsvorrichtung kann als Halbleitervorrichtung 110, die auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist, verwendet werden.
  • Ferner kann zum Beispiel ein Halbleiter, dessen Bandlückenenergie zum Beispiel zwischen 1,1 eV und 8 eV liegt, als die Halbleitervorrichtung 110, die auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist, verwendet werden.
  • Ähnlich wie in 29(b) gezeigt, weist der IGBT als ein Beispiel der Halbleitervorrichtung 110A (Q), die auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist, Folgendes auf: ein Halbleitersubstrat 126 bestehend aus einer Schicht mit hohem spezifischen Widerstand des Typs n–, einem p-Körperbereich 128, der auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 gebildet ist, einen Emitter-Bereich 130E, der auf einer vorderen Seitenoberfläche des p-Körperbereichs 128 gebildet ist, eine Gate-Isolierfolie 132, die auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 zwischen p-Körperbereichen 128 angeordnet ist, eine Gate-Elektrode 138, die auf der Gate-Isolierfolie 132 angeordnet ist, eine Emitter-Elektrode 134E, die mit dem Emitter-Bereich 130E und dem p-Körperbereich 128 verbunden ist, einen p+-Kollektorbereich 124P, der auf einer Rückseitenoberfläche der Oberfläche des Halbleitersubstrats 126 entgegengesetzt angeordnet ist, und eine Kollektor-Elektrode 136, die mit dem Kollektorbereich 124P des Typs p+ verbunden ist, auf.
  • Obwohl die Halbleitervorrichtung 110 aus einem vertikalen IGBT n-Kanal-Gate des planaren Typs besteht, kann in 29(b) die Halbleitervorrichtung 110 aus einem vertikalen n-Kanal-IGBT des Trench-Gate-Typs usw. bestehen.
  • 30 zeigt eine schematische Querschnittstrukturskizze eines SiC-MISFET, der eine Source-Pad-Elektrode SP und eine Gate-Pad-Elektrode GP aufweist, der ein Beispiel der Halbleitervorrichtung 110 ist, die auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist. Die Gate-Pad-Elektrode GP ist mit der Gate-Elektrode 138 verbunden, die auf der Gate-Isolierfolie 132 angeordnet ist, und die Source-Pad-Elektrode SP ist mit der Source-Elektrode 134 verbunden, die mit dem Source-Bereich 130 und dem p-Körperbereich 128 verbunden ist.
  • Außerdem, wie in 30 gezeigt, sind die Gate-Pad-Elektrode GP und die Source-Pad-Elektrode SP auf einer Zwischenlagen-Isolierfolie 144 zur Passivierung angeordnet, die die Oberfläche der Halbleitervorrichtung 110 abdeckt. Mikrostruktur-Transistorstruktur kann in dem Halbleitersubstrat 126 unter der Gate-Pad-Elektrode GP und der Source-Pad-Elektrode SP auf dieselbe Art gebildet werden wie der Mittenabschnitt, der in 29(a) oder 30 gezeigt ist.
  • Außerdem, wie in 30 gezeigt, kann die Source-Pad-Elektrode SP angeordnet werden, um sich auf der Zwischenlagen-Isolierfolie 144 zur Passivierung auch in der Transistorstruktur des Mittenabschnitts zu erstrecken.
  • 31 zeigt eine schematische Querschnittstrukturskizze eines IGBT, der eine Source-Pad-Elektrode SP und eine Gate-Pad-Elektrode GP aufweist, die ein Beispiel der Halbleitervorrichtung 110A ist, die auf das Leistungsmodule 20, 20T gemäß den Ausführungen angewandt ist. Die Gate-Pad-Elektrode GP ist mit der Gate-Elektrode 138 verbunden, die auf der Gate-Isolierfolie 132 angeordnet ist, und die Emitter-Pad-Elektrode EP ist mit der Emitter-Elektrode 134E verbunden, die mit dem Emitter-Bereich 130E und dem p-Körperbereich 128 verbunden ist.
  • Außerdem, wie in 31 gezeigt, sind die Gate-Pad-Elektrode GP und die Emitter-Pad-Elektrode EP auf einer Zwischenlagen-Isolierfolie 144 zur Passivierung angeordnet, die die Oberfläche der Halbleitervorrichtung 110A abdeckt. Mikrostruktur-IGBT-Struktur kann in dem Halbleitersubstrat 126 unter der Gate-Pad-Elektrode GP und der Emitter-Pad-Elektrode EP auf dieselbe Art gebildet werden wie an dem Mittenabschnitt, der in 29(b) oder 31 gezeigt ist.
  • Außerdem, wie in 31 gezeigt, kann die Emitter-Pad-Elektrode EP angeordnet werden, um sich auf der Zwischenlagen-Isolierfolie 144 zur Passivierung auch in der IGBT-Struktur des Mittenabschnitts zu erstrecken.
  • – SiC-DIMISFET –
  • 32 zeigt eine schematische Querschnittstrukturskizze eines SiC Double Implanted MISFET(SiC-DIMISFET), der ein Beispiel einer Halbleitervorrichtung 110 ist, die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann.
  • Wie in 32 gezeigt, weist der SiC-DIMISFET, der auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist, Folgendes auf: ein Halbleitersubstrat 126 bestehend aus einer Schicht mit hohem spezifischen Widerstand des Typs n–, einem p-Körperbereich 128, der auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 gebildet ist, einen n+-Source-Bereich 130, der auf einer vorderen Seitenoberfläche des p-Körperbereichs 128 gebildet ist, eine Gate-Isolierfolie 132, die auf einer vorderen Seitenoberfläche des Halbleitersubstrats 126 zwischen p-Körperbereichen 128 angeordnet ist, eine Gate-Elektrode 138, die auf der Gate-Isolierfolie 132 angeordnet ist, eine Source-Elektrode 134, die mit dem Source-Bereich 130 und dem p-Körperbereich 128 verbunden ist, einen n+-Drainbereich 124, der auf einer Rückseitenoberfläche der Oberfläche des Halbleitersubstrats 126 entgegengesetzt angeordnet ist, und eine Drain-Elektrode 136, die mit dem Drain-Bereich 124 des Typs n+ verbunden ist.
  • Bei der Halbleitervorrichtung 110, die in 32 gezeigt ist, sind der p-Körperbereich 128 und der n+-Source-Bereich 130 auf der vorderen Seitenoberfläche des p-Körperbereichs 128 mit doppelter Ionenimplantation (DI) gebildet, und die Source-Pad-Elektrode SP ist mit dem Source-Bereich 130 und der Source-Elektrode 134, die mit dem p-Körperbereich 128 verbunden ist, verbunden. Eine Gate-Pad-Elektrode GP (nicht gezeigt) ist mit der Gate-Elektrode 138, die auf der Gate-Isolierfolie 132 angeordnet ist, verbunden. Außerdem, wie in 32 gezeigt, sind die Source-Pad-Elektrode SP und die Gate-Pad-Elektrode GP (nicht gezeigt) auf einer Zwischenlagen-Isolierfolie 144 zur Passivierung angeordnet, die konfiguriert ist, um die vordere Seitenoberfläche der Halbleitervorrichtung 110 abzudecken.
  • Wie in 32 gezeigt wird in dem SiC-DIMISFET, da die Sperrschicht, wie mit den gestrichelten Linien gezeigt, in dem Halbleitersubstrat 126 gebildet ist, das aus einer Schicht mit hohem spezifischen Widerstand des n–-Typs besteht, die in die p-Körperregionen 128 eingefügt ist, der Kanalwiderstand RJFET, der den FET(JFET)-Effekt des Verbindungstyps begleitet, gebildet. Außerdem, wie in 32 gezeigt, sind Körperdioden BD jeweils zwischen dem p-Körperbereich 128 und den Halbleitersubstraten 126 gebildet.
  • – SiC-TMISFET –
  • 33 zeigt eine schematische Querschnittstrukturskizze eines SiC-TMISFET, der ein Beispiel einer Halbleitervorrichtung 110 ist, die auf das Leistungsmodul gemäß den Ausführungsformen angewandt werden kann.
  • Wie in 33 gezeigt, weist der SiC-TMISFET, der auf das Leistungsmodul gemäß den Ausführungsformen anwendbar ist, Folgendes auf: ein Halbleitersubstrat 126N, das aus einer Schicht mit hohem spezifischen Widerstand des n–-Typs besteht, einen p-Körperbereich 128, der auf einer vorderen Seitenoberfläche des Halbleitersubstraten 126N gebildet ist, einen n+-Source-Bereich 130, der auf einer vorderen Seitenoberfläche des p-Körperbereichs 128 gebildet ist, eine Trench-Gate-Elektrode 138TG, die durch den p-Körperbereich 128 durchgeht, wobei die Trench-Gate-Elektrode 138TG in dem Trench ausgebildet ist, der zu dem Halbleitersubstrat 126N über die Gate-Isolierschicht 132 und die Zwischenschicht-Isolierfolie 144U, 144B aufwärts gebildet ist, eine Source-Elektrode 134, die mit dem Source-Bereich 130 und dem p-Körperbereich 128 verbunden ist, einen Drainbereich 124 des Typs n+, der auf einer Rückseitenoberfläche des Halbleitersubstrats 126N gegenüber der ersten vorderen Seitenoberfläche angeordnet ist, und eine Drain-Elektrode 136, die mit dem Drainbereich 124 des Typs n+ verbunden ist.
  • Bei der Halbleitervorrichtung 110, die in 33 gezeigt ist, ist eine Trench-Gate-Elektrode 138TG, die durch den p-Körperbereich 128 durchgeht, in dem Trench ausgebildet, der zu dem Halbleitersubstrat 126N über die Gate-Isolierschicht 132 und die Zwischenschicht-Isolierfolien 144U, 144B hoch gebildet ist gebildet, und die Source-Pad-Elektrode SP ist mit dem Source-Bereich 130 und der Source-Elektrode 134, die mit dem p-Körperbereich 28 verbunden ist, verbunden. Eine Gate-Pad-Elektrode GP (nicht gezeigt) ist mit der Gate-Elektrode 138, die auf der Gate-Isolierfolie 132 angeordnet ist, verbunden. Außerdem, wie in 33 gezeigt, sind die Source-Pad-Elektrode SP und die Gate-Pad-Elektrode GP (nicht gezeigt) auf einer Zwischenlagen-Isolierfolie 144U zur Passivierung angeordnet, die konfiguriert ist, um die vordere Seitenoberfläche der Halbleitervorrichtung 110 abzudecken.
  • In dem SiC-TMISFET wird der Kanalwiderstand RJFET, der den FET(JFET)-Effekt wie beim SiC-DIMISFET begleitet, nicht gebildet. Außerdem sind jeweils Körperdioden BD jeweils zwischen den p-Körperbereichen 128 und den Halbleitersubstraten 126 auf dieselbe Art wie in 2 gebildet.
  • 34(a) zeigt ein Beispiel einer Schaltungskonfiguration, bei der der SiC-MISFET als eine Halbleitervorrichtung angewandt wird, und ein Snubber-Kondensator C ist zwischen der Leistungsklemme PL und der Erdungsklemme (Erdungsanschluss) NL in einer schematischen Schaltungskonfiguration eines Dreiphasen-AC-Wechselrichters 140, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen zusammengesetzt wird, verbunden. 34(b) zeigt ein Beispiel einer Schaltungskonfiguration, bei der der IGBT als eine Halbleitervorrichtung angewandt wird, und ein Snubber-Kondensator C ist zwischen der Leistungsklemme PL und der Erdungsklemme (Erdungsanschluss) NL in einer schematischen Schaltungskonfiguration eines Dreiphasen-AC-Wechselrichters 140A, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen zusammengesetzt wird, verbunden.
  • Beim Verbinden des Leistungsmoduls gemäß den Ausführungsformen mit der Leistungsquelle E, wird eine hohe Stoßspannung Ldi/dt durch eine Induktanz L, die in einer Verbindungsleitung enthalten ist, aufgrund einer hohen Schaltgeschwindigkeit des SiC-MISFET und des IGBT erzeugt. Die Stoßspannung Ldi/dt wird zum Beispiel wie folgt verkörpert: Ldi/dt = 3 × 109 (A/s), wobei eine Stromänderung di = 300 A und eine Zeitvariation, die das Umschalten begleitet, dt = 100 ns. Obwohl sich ein Wert der Stoßspannung Ldi/dt in Abhängigkeit von einem Wert der Induktanz L ändert, wird die Stoßspannung Ldi/dt auf der Leistungsquelle V überlagert. Eine solche Stoßspannung Ldi/dt kann von dem Snubber-Kondensator C, der zwischen der Leistungsklemme PL und der Erdungsklemme (Erdungsanschluss) NL angeschlossen ist, absorbiert werden.
  • (Anwendungsbeispiele zum Anwenden des Leistungsmoduls)
  • Unten werden jetzt der Dreiphasen-Wechselrichter 140, der unter Verwenden des Leistungsmoduls gemäß den Ausführungsformen zusammengesetzt ist, auf den der SiC-MISFET als die Halbleitervorrichtung angewandt wird, unter Bezugnahme auf 35 erklärt.
  • Wie in 35 gezeigt, weist der Dreiphasen-Wechselrichter 140 eine Gate-Treibereinheit 150, ein eine Leistungsmoduleinheit 152, die mit der Gate-Treibereinheit 150 verbunden ist, und eine Dreiphasen-Wechselstrom-Motoreinheit 154 auf. Die U-Phasen-, V-Phasen-, W-Phasen-Umrichter sind jeweils mit der Dreiphasen-Wechselstrom-Motoreinheit 54 derart verbunden, dass sie der U-Phase, V-Phase und W-Phase der Dreiphasen-Wechselstrom-Motoreinheit 154 in der Leistungsmoduleinheit 152 entsprechen. Bei den vorliegenden Ausführungsformen ist die Gate-Treibereinheit 150 mit den SiC-MISFETs Q1, Q4, SiC-MISFETs Q2, Q5 und den SiC-MISFETs Q3, Q6 verbunden.
  • Die Leistungsmoduleinheit 152 weist die SiC-MISFETs Q1, Q4 und Q2, Q5 und Q3, Q6 auf, die Umrichterkonfigurationen haben, die zwischen einer positiven Klemme (+) und einer negativen Klemme (–) angeschlossen sind, an die der Wandler 148 in einer Speicherbatterie (E) 146 angeschlossen ist. Außerdem sind die Freilaufdioden D1–D6 jeweils umgekehrt parallel zwischen der Source und dem Drain der SiC-MISFETs Q1–Q6 geschaltet.
  • Unten werden jetzt der Dreiphasen-Wechselrichter 140A, der unter Verwenden des Leistungsmoduls 20T gemäß den Ausführungsformen zusammengesetzt ist, an den der IGBT als die Halbleitervorrichtung angewandt wird, unter Bezugnahme auf 36 erklärt.
  • Wie in 36 gezeigt, weist der Dreiphasen-Wechselrichter 140A eine Gate-Treibereinheit 150A, ein eine Leistungsmoduleinheit 152A, die mit der Gate-Treibereinheit 150A verbunden ist, und eine Dreiphasen-Wechselstrom-Motoreinheit 154A auf. Die U-Phasen-, V-Phasen-, W-Phasen-Umrichter sind jeweils mit der Dreiphasen-Wechselstrom-Motoreinheit 54 derart verbunden, dass sie der U-Phase, V-Phase und W-Phase der Dreiphasen-Wechselstrom-Motoreinheit 154A in der Leistungsmoduleinheit 152A entsprechen. Bei den vorliegenden Ausführungsformen ist die Gate-Treibereinheit 150A mit den IGBTs Q1, Q4, IGBTs Q2, Q5 und den IGBTs Q3, Q6 verbunden.
  • Die Leistungsmoduleinheit 152A weist die IGBTs Q1, Q4 und Q2, Q5 und Q3, Q6 auf, die Umrichterkonfigurationen haben, die zwischen einer positiven Klemme (+) und einer negativen Klemme (–) angeschlossen sind, an die der Wandler 148A in einer Speicherbatterie (E) 146A angeschlossen ist. Außerdem sind die Freilaufdioden DI1–DI6 jeweils umgekehrt parallel zwischen dem Emitter und dem Kollektor der IGBTs Q1–Q6 geschaltet.
  • Das Leistungsmodul gemäß den Ausführungsformen kann als irgendeines gebildet werden, das aus der Gruppe ausgewählt wird, die aus 1-in-1-Modul, 2-in-1-Modul, 4-in-1-Modul, 6-in-1-Modul und 7-in-1-Modul besteht.
  • Außerdem ist eine Halbleitervorrichtung, die aus der Gruppe ausgewählt wird, die aus IGBT, einer Diode, MISFET zum Beispiel auf Si-Basis und MISFET und GaNFET auf SiC-Basis besteht, auf das Leistungsmodul gemäß den Ausführungsformen anwendbar.
  • Wie oben erklärt, kann gemäß der vorliegenden Erfindung ein Leistungsmodul, das fähig ist, Miniaturisierung und große Stromkapazität zu verwirklichen, und die Kosten dafür durch Verwenden von Leadframestruktur zu verringern, und das fähig ist, eine Variation beim Schweißen zu verringern und einen Ertrag zu verbessern, ohne eine Halbleitervorrichtung zu beschädigen, und ein Herstellungsverfahren für ein solches Leistungsmodul, bereitgestellt werden.
  • [ANDERE AUSFÜHRUNGSFORMEN]
  • Wie oben erklärt, wurden die Ausführungsformen der vorliegenden Erfindung als eine Offenbarung beschrieben, die assoziierte Beschreibung und Zeichnungen aufweist, die als veranschaulichend und nicht einschränkend betrachtet werden müssen. Diese Offenbarung verdeutlicht eine Vielfalt an alternativen Ausführungsformen, Arbeitsbeispielen und Betriebstechniken für den Fachmann.
  • Daher deckt die vorliegende Erfindung eine Vielfalt von Ausführungsformen, ob diese nun beschrieben wurden oder nicht.
  • GEWERBLICHE VERWERTBARKEIT
  • Die Leistungsmodule gemäß der vorliegenden Erfindung können für Halbleitermodule, zum Beispiel IGBT-Module, Diodenmodule, MOS-Module (Si, SiC, GaN) usw. und Struktur, die keine Isoliersubstrate, zum Beispiel DBC verwendet, in Modulen des Gehäusetyps verwendet werden, und kann auf weitreichende Anwendungsbereiche angewandt werden, zum Beispiel auf Wechselrichter für HEV/EV, Wechselrichter und Wandler für Industrieanwendungen usw.
  • Bezugszeichenliste
    • 1, 110, 110A, Q, Q1–Q6
    Halbleitervorrichtung (Halbleiterchip, MISFET, IGBT)
    2
    Bondingschicht unter Chip (Lötschicht unter Chip, Ag)
    3
    erstes metallisches Schaltkreismuster (Oberflächenkupferfolie, metallischer Frame)
    4
    Isoliersubsystem (Keramiksubstrat)
    51, 52
    Bondingdraht
    6
    zweites metallisches Schaltkreismuster (Oberflächenkupferfolie, metallischer Frame)
    7
    Rückseiten-Oberflächenkupferfolie
    8
    isolierendes Schaltungssubstrat
    9
    Bondingschicht auf Chip (Lötschicht auf Chip)
    10
    Belastungspufferschicht
    11
    Bondingschicht auf Belastungspufferschicht
    12, 15, 15-1, 15-4
    Leadframe
    13
    Bondingschicht unter Leadframe
    14, 14-1, 14-4
    Bondingpufferschicht (L-förmige Klammer)
    14R, 14R-1, 14R-4
    Belastungspufferschicht (U-förmigen Klammer)
    16, 17
    geschweißter Abschnitt (Laserschweißabschnitt, Punktschweißabschnitt)
    20, 20A, 20T, 200
    Leistungsmodul
    33
    Formharzschicht
    34
    Fenster für Laserlichtstrahlung
    40
    Isolierschichtsubstrat (organische Isolierharzschicht)

Claims (31)

  1. Leistungsmodul, das Folgendes umfasst: ein erstes metallisches Schaltkreismuster; ein Halbleiterbauelement, das auf dem ersten metallischen Schaltkreismuster angeordnet ist; ein Leadframe, das elektrisch mit dem Halbleiterbauelement verbunden ist; und eine Belastungspufferschicht, die auf einer oberen Oberfläche des Halbleiterbauelements angeordnet ist, wobei die Belastungspufferschicht fähig ist, einen Wärmeausdehnungskoeffizienten-(CTE)-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe zu puffern, wobei das Leadframe mit dem Halbleiterbauelement über die Belastungspufferschicht verbunden ist, wobei ein CTE der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und eine Querschnittform der Belastungspufferschicht L-förmig ist.
  2. Leistungsmodul nach Anspruch 1 oder 2, wobei das Leadframe und die Belastungspufferschicht miteinander auf einer L-förmigen Seitenoberfläche der Belastungspufferschicht in eine Richtung vertikal zu der oberen Oberfläche des Halbleiterbauelements verbunden sind.
  3. Leistungsmodul nach Anspruch 1, wobei das Leadframe ein Fenster für Laserlichtstrahlung umfasst, und Laserlichtstrahlung zu einem anderen Leadframe, der dem Leadframe entgegengesetzt ist, über das Fenster für Laserlichtstrahlung möglich ist.
  4. Leistungsmodul, das Folgendes umfasst: ein erstes metallisches Schaltkreismuster; ein Halbleiterbauelement, das auf dem ersten metallischen Schaltkreismuster angeordnet ist; ein Leadframe, das elektrisch mit der Halbleitervorrichtung verbunden ist; und eine Belastungspufferschicht, die auf einer oberen Oberfläche des Halbleiterbauelements angeordnet ist, wobei die Belastungspufferschicht fähig ist, einen Wärmeausdehnungskoeffizienten-(CTE)-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe zu puffern, wobei das Leadframe mit dem Halbleiterbauelement über die Belastungspufferschicht verbunden ist, wobei ein CTE der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und eine Querschnittform der Belastungspufferschicht U-förmig ist.
  5. Leistungsmodul nach Anspruch 4, wobei das Leadframe und die Belastungspufferschicht von der oberen Oberfläche des Halbleiterbauelements isoliert sind und auf einer U-förmigen Seitenoberfläche der Belastungspufferschicht in eine Richtung parallel zu der oberen Oberfläche des Halbleiterbauelements verbunden sind.
  6. Leistungsmodul nach einem der Ansprüche 1 bis 5, wobei die Belastungspufferschicht und das Leadframe miteinander durch Laserschweißen verbunden sind.
  7. Leistungsmodul nach einem der Ansprüche 1 bis 5, wobei die Belastungspufferschicht und das Leadframe miteinander durch Punktschweißen verbunden sind.
  8. Leistungsmodul nach einem der Ansprüche 1 bis 7, wobei das elektrische Bonden zwischen der metallischen Schaltkreismusteroberfläche und dem Halbleiterbauelement durch Firing-Silber umgesetzt ist.
  9. Leistungsmodul nach einem der Ansprüche 1 bis 8, wobei das elektrische Bonden zwischen der Halbleitervorrichtung und der Belastungspufferschicht unter Verwenden von Firing-Silber umgesetzt ist.
  10. Leistungsmodul nach einem der Ansprüche 1 bis 9, wobei die Belastungspufferschicht ein Covar oder Invar ist.
  11. Leistungsmodul nach einem der Ansprüche 1 bis 9, wobei die Belastungspufferschicht irgendeine ist, die aus der Gruppe ausgewählt ist, die aus einer Legierung basierend auf Fe-Ni und einer Legierung basierend auf Ni-Mo-Fe besteht.
  12. Leistungsmodul nach einem der Ansprüche 1 bis 11, das ferner Folgendes umfasst: ein zweites metallisches Schaltkreismuster, das mit dem Leadframe verbunden ist.
  13. Leistungsmodul nach Anspruch 12, wobei das Leadframe und das zweite metallische Schaltkreismuster miteinander durch Laserschweißen verbunden sind.
  14. Leistungsmodul nach Anspruch 12, wobei das Leadframe und das zweite metallische Schaltkreismuster miteinander durch Punktschweißen verbunden sind.
  15. Leistungsmodul nach Anspruch 6 oder 13, wobei der Laser irgendeiner ist, der aus der Gruppe ausgewählt ist, die aus zweiten Oberwellen eines YAG-Lasers oder einem YAG-Laser, einem YLF-Laser, einem YVO4-Laser, einem KrF-Laser, einem CO2-Laser und einem CO-Laser besteht.
  16. Leistungsmodul nach einem der Ansprüche 1 bis 15, das ferner Folgendes umfasst: ein Substrat; wobei das erste metallische Schaltkreismuster auf dem Substrat angeordnet ist.
  17. Leistungsmodul nach Anspruch 15 oder 16, wobei das Substrat irgendeines ist, das aus der Gruppe ausgewählt ist, die aus einem DBC-Substrat, einem DBA-Substrat und einem AMB-Substrat besteht.
  18. Leistungsmodul nach einem der Ansprüche 1 bis 14, das Folgendes umfasst: ein Isolierschichtsubstrat; wobei das erste metallische Schaltkreismuster auf dem Isolierschichtsubstrat angeordnet ist.
  19. Leistungsmodul nach Anspruch 18, wobei das Isolierschichtsubstrat eine organische Isolierharzschicht ist.
  20. Leistungsmodul nach einem der Ansprüche 1 bis 19, das ferner Folgendes umfasst: eine Harzschicht; wobei Spritzpressen mit der Harzschicht ausgeführt wird.
  21. Leistungsmodul nach einem der Ansprüche 1 bis 20, wobei das Leistungsmodul als irgendeines gebildet ist, das aus der Gruppe ausgewählt wird, die aus 1-in-1-Modul, 2-in-1-Modul, 4-in-1-Modul, 6-in-1-Modul und 7-in-1-Modul besteht.
  22. Leistungsmodul nach einem der Ansprüche 1 bis 21, wobei das Halbleiterbauelement irgendein Bauelement umfasst, das aus der Gruppe ausgewählt ist, die aus IGBT, einer Diode, einem MISFET auf Si-Basis, MISFET auf SiC-Basis und GaNFET besteht.
  23. Herstellungsverfahren für ein Leistungsmodul, das Folgendes umfasst: Bilden eines ersten metallischen Schaltkreismusters; Bilden eines Halbleiterbauelements auf dem ersten metallischen Schaltkreismuster; Bilden einer Belastungspufferschicht, deren Querschnittform L-förmig ist, auf einer oberen Oberfläche des Halbleiterbauelements; und Verbinden eines Leadframes mit der Belastungspufferschicht auf einer L-förmigen Seitenoberfläche der Belastungspufferschicht in eine Richtung vertikal zu der oberen Oberfläche des Halbleiterbauelements, wobei ein Wärmeausdehnungskoeffizient (CTE) der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und die Belastungspufferschicht einen CTE-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe Puffern kann.
  24. Herstellungsverfahren für ein Leistungsmodul, das Folgendes umfasst: Bilden eines ersten metallischen Schaltkreismusters; Bilden eines Halbleiterbauelements auf dem ersten metallischen Schaltkreismuster; Bilden einer Belastungspufferschicht, deren Querschnittform U-förmig ist, auf einer oberen Oberfläche des Halbleiterbauelements; und Verbinden eines Leadframes mit der Belastungspufferschicht auf einer U-förmigen Seitenoberfläche der Belastungspufferschicht, die von der oberen Oberfläche der Halbleitervorrichtung in eine Richtung parallel zu der oberen Oberfläche des Halbleiterbauelements isoliert ist, wobei ein Wärmeausdehnungskoeffizient (CTE) der Belastungspufferschicht gleich oder kleiner ist als ein CTE des Leadframes, und die Belastungspufferschicht einen CTE-Unterschied zwischen dem Halbleiterbauelement und dem Leadframe Puffern kann.
  25. Herstellungsverfahren für ein Leistungsmodul nach Anspruch 23 oder 24, wobei der Schritt des Verbindens der Belastungspufferschicht mit dem Leadframe durch Laserschweißen umgesetzt wird.
  26. Herstellungsverfahren für ein Leistungsmodul nach Anspruch 23 oder 24, wobei der Schritt des Verbindens der Belastungspufferschicht mit dem Leadframe durch Punktschweißen umgesetzt wird.
  27. Herstellungsverfahren für ein Leistungsmodul nach Anspruch 23 oder 24, das ferner Folgendes umfasst: Bilden eines zweiten metallischen Schaltkreismusters; und Verbinden des Leadframes mit dem zweiten metallischen Schaltkreismuster.
  28. Herstellungsverfahren für ein Leistungsmodul nach Anspruch 27, wobei der Schritt des Verbindens des Leadframes mit dem zweiten metallischen Schaltkreismuster durch Laserschweißen umgesetzt wird.
  29. Herstellungsverfahren für ein Leistungsmodul nach Anspruch 27, wobei der Schritt des Verbindens des Leadframes mit dem zweiten metallischen Schaltkreismuster durch Punktschweißen umgesetzt wird.
  30. Herstellungsverfahren für ein Leistungsmodul nach einem der Ansprüche 23 bis 26, das ferner Folgendes umfasst: Vorbereiten eines Substrats; und Anordnen des ersten metallischen Schaltkreismusters auf dem Substrat.
  31. Herstellungsverfahren für ein Leistungsmodul nach einem der Ansprüche 23 bis 26, das ferner Folgendes umfasst: Vorbereiten eines Isolierschichtsubstrats; und Anordnen des ersten metallischen Schaltkreismusters auf dem Isolierschichtsubstrat.
DE112015000660.5T 2014-02-05 2015-02-03 Leistungsmodul und Herstellungsverfahren dafür Pending DE112015000660T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014020022A JP6475918B2 (ja) 2014-02-05 2014-02-05 パワーモジュール
JPJP2014020022 2014-02-05
PCT/JP2015/052980 WO2015119110A1 (ja) 2014-02-05 2015-02-03 パワーモジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
DE112015000660T5 true DE112015000660T5 (de) 2016-12-01

Family

ID=53777915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015000660.5T Pending DE112015000660T5 (de) 2014-02-05 2015-02-03 Leistungsmodul und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (2) US9881812B2 (de)
JP (1) JP6475918B2 (de)
DE (1) DE112015000660T5 (de)
WO (1) WO2015119110A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022206267A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Kontaktsystem mit einem Leistungshalbleiter und einem Verbindungselement

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6599736B2 (ja) * 2015-11-20 2019-10-30 株式会社三社電機製作所 半導体モジュール
KR102632168B1 (ko) 2016-09-27 2024-02-01 삼성디스플레이 주식회사 표시장치
WO2018207856A1 (ja) 2017-05-10 2018-11-15 ローム株式会社 パワー半導体装置およびその製造方法
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP7319295B2 (ja) * 2018-11-22 2023-08-01 ローム株式会社 半導体装置
JP7368450B2 (ja) * 2019-03-05 2023-10-24 ローム株式会社 半導体装置および接合方法
US11749633B2 (en) 2019-04-18 2023-09-05 Hitachi Energy Switzerland Ag Power semiconductor module with laser-welded leadframe
US20220302071A1 (en) * 2019-06-20 2022-09-22 Rohm Co., Ltd. Semiconductor device and production method for semiconductor device
DE112020001005T5 (de) * 2019-10-15 2021-11-11 Fuji Electric Co., Ltd. Halbleitermodul
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
JP2021129045A (ja) 2020-02-14 2021-09-02 富士電機株式会社 半導体モジュール
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
JPWO2022030244A1 (de) * 2020-08-05 2022-02-10
WO2024116933A1 (ja) * 2022-12-02 2024-06-06 ローム株式会社 半導体装置、および、半導体装置の製造方法
CN115995433B (zh) * 2023-03-23 2023-06-23 深圳平创半导体有限公司 功率半导体器件封装结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078993B2 (ja) * 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
JP4004460B2 (ja) 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP4385324B2 (ja) * 2004-06-24 2009-12-16 富士電機システムズ株式会社 半導体モジュールおよびその製造方法
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4770533B2 (ja) * 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
JP4976688B2 (ja) 2005-12-15 2012-07-18 富士電機株式会社 ヒートスプレッダと金属板との接合方法
JP4765853B2 (ja) * 2006-09-08 2011-09-07 富士電機株式会社 半導体装置の製造方法
JP5103863B2 (ja) 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP5126617B2 (ja) * 2009-05-27 2013-01-23 アイシン・エィ・ダブリュ株式会社 半導体装置及び接続部材
JP5457851B2 (ja) * 2010-01-19 2014-04-02 パナソニック株式会社 照明器具
JP5368357B2 (ja) * 2010-04-01 2013-12-18 三菱電機株式会社 電極部材およびこれを用いた半導体装置
JP6074890B2 (ja) * 2012-02-13 2017-02-08 株式会社デンソー 導線付き回路基板及びその製造方法
JP6354415B2 (ja) * 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022206267A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Kontaktsystem mit einem Leistungshalbleiter und einem Verbindungselement

Also Published As

Publication number Publication date
US20180090338A1 (en) 2018-03-29
WO2015119110A1 (ja) 2015-08-13
JP6475918B2 (ja) 2019-02-27
US20160343590A1 (en) 2016-11-24
US10381244B2 (en) 2019-08-13
JP2015149326A (ja) 2015-08-20
US9881812B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE112018002384T5 (de) Leistungshalbleitereinrichtung und Fertigungsverfahren für selbige
DE10066441B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE112014005415T5 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE112019005155T5 (de) Halbleitervorrichtung
DE102017203024A1 (de) Leistungshalbleitermodul
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102014101261A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102014105462A1 (de) Halbleiterleistungsbauelement mit einer wärmesenke
DE112019005313T5 (de) Halbleiterbauteil
DE112017001646T5 (de) Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE112019006032T5 (de) Halbleiterbauteil
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112017002080T5 (de) Halbleiterbauteil, leistungsmodul und herstellungsverfahren für das halbleiterbauteil
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R012 Request for examination validly filed
R016 Response to examination communication