DE102014105462A1 - Halbleiterleistungsbauelement mit einer wärmesenke - Google Patents

Halbleiterleistungsbauelement mit einer wärmesenke Download PDF

Info

Publication number
DE102014105462A1
DE102014105462A1 DE102014105462.8A DE102014105462A DE102014105462A1 DE 102014105462 A1 DE102014105462 A1 DE 102014105462A1 DE 102014105462 A DE102014105462 A DE 102014105462A DE 102014105462 A1 DE102014105462 A1 DE 102014105462A1
Authority
DE
Germany
Prior art keywords
metal block
power chip
semiconductor
semiconductor power
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014105462.8A
Other languages
English (en)
Other versions
DE102014105462B4 (de
Inventor
Ralf Otremba
Josef Höglauer
Jürgen Schredl
Xaver Schlögel
Klaus Schiess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014105462A1 publication Critical patent/DE102014105462A1/de
Application granted granted Critical
Publication of DE102014105462B4 publication Critical patent/DE102014105462B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauelement enthält einen elektrisch leitenden Träger mit einer Montagefläche. Das Halbleiterbauelement enthält des Weiteren einen Metallblock mit einer ersten Fläche, die dem elektrisch leitenden Träger zugewandt ist, und eine zweite Fläche, die von dem elektrisch leitenden Träger fort weist. Ein Halbleiterleistungschip ist über der zweiten Fläche des Metallblocks angeordnet.

Description

  • Diese Erfindung betrifft die Technik des Verkapselns (Packaging) und insbesondere die Technik des Verkapselns (Packaging) eines Halbleiterleistungschips.
  • Die Hersteller von Leistungshalbleiterbauelementen sind unablässig bestrebt, die Leistung ihrer Produkte zu steigern und gleichzeitig die Kosten ihrer Herstellung zu senken. Ein kostenintensiver Bereich bei der Herstellung von Leistungshalbleiterbauelementen ist das Verkapseln (Packaging) des Halbleiterleistungschips. Die Leistung eines Leistungshalbleiterbauelements ist von der Wärmedissipationsfähigkeit des Package abhängig. Es sind Packaging-Verfahren wünschenswert, die eine hohe thermische Robustheit bei niedrigen Kosten erbringen.
  • Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, ein Halbleiterbauelement mit guten thermischen Eigenschaften zu schaffen. Ferner soll ein Verfahren zur Herstellung eines solchen Bauelements angegeben werden.
  • Die Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Ausführungsformen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements umfasst das Halbleiterbauelement einen elektrisch leitenden Träger mit einer Montagefläche, einem Metallblock und einem Halbleiterleistungschip. Der Metallblock hat eine erste Fläche, die dem Träger zugewandt ist, und eine zweite Fläche, die von dem elektrisch leitenden Träger fort weist. Der Halbleiterleistungschip ist über der zweiten Fläche des Metallblocks angeordnet.
  • Gemäß einer Ausführungsform eines Halbleiter-Package umfasst das Halbleiter-Package einen Leiterrahmen mit einer Dicke Tl, einen Metallblock und einen Halbleiterleistungschip. Der Metallblock ist an dem Leiterrahmen montiert. Der Metallblock hat eine Dicke Tm, wobei Tm mindestens so groß ist wie 1,5-mal Tl. Der Halbleiterleistungschip ist an dem Metallblock montiert.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements umfasst das Verfahren das Bonden eines Halbleiterleistungschips an einen Metallblock und das Bonden des Metallblocks an einen elektrisch leitenden Träger.
  • Der Fachmann erkennt beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Zeichnungen weitere Merkmale und Vorteile.
  • Die begleitenden Zeichnungen dienen dem Zweck, das Verständnis der Ausführungsformen zu erleichtern. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung dem Erläutern der Prinzipien von Ausführungsformen. Weitere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden aus der folgenden detaillierten Beschreibung ohne Weiteres verständlich. Die Elemente der Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgetreu. Gleiche Bezugszahlen bezeichnen einander entsprechende oder ähnliche Teile.
  • 1 veranschaulicht schematisch eine Querschnittsansicht eines beispielhaften Leistungshalbleiterbauelements.
  • 2 veranschaulicht schematisch eine Draufsicht eines beispielhaften Leistungshalbleiterbauelements.
  • 3 veranschaulicht schematisch eine Querschnittsansicht eines beispielhaften Leistungshalbleiterbauelements entlang der Linie A-A in 5, wobei des Weiteren die stationäre Wärmeleistungsdissipation veranschaulicht ist.
  • 4 veranschaulicht schematisch eine Querschnittsansicht eines beispielhaften Leistungshalbleiterbauelements entlang der Linie A-A in 5, wobei des Weiteren die dynamische Wärmeleistungsdissipation veranschaulicht ist.
  • 5 veranschaulicht schematisch eine Draufsicht eines beispielhaften Leistungshalbleiterbauelements.
  • 6 veranschaulicht ein grundlegendes Schaltbild eines Halbbrücken-Leistungshalbleiterbauelements.
  • 7A–7G veranschaulichen schematisch Querschnittsansichten eines beispielhaften Prozesses eines Verfahrens zum Verkapseln eines Halbleiterleistungschips.
  • In der folgenden Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, in denen zur Veranschaulichung konkrete Ausführungsformen gezeigt sind, wie die Erfindung praktiziert werden kann. In diesem Zusammenhang werden Richtungsbegriffe, wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „oberer“, „unterer“ usw., mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Ausrichtungen positioniert sein können, dienen die Richtungsbegriffe lediglich der Veranschaulichung und sind in keiner Weise einschränkend. Es versteht sich, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll darum nicht in einem einschränkenden Sinn verstanden werden.
  • Es versteht sich, dass die Merkmale der im vorliegenden Text beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Im Sinne dieser Spezifikation meinen die Begriffe „gekoppelt“ und/oder „verbunden“ nicht generell, dass Elemente direkt miteinander gekoppelt oder verbunden sein müssen. Es können Zwischenelemente zwischen den „gekoppelten“ oder „verbundenen“ Elementen angeordnet sein. Ohne auf diese Bedeutung beschränkt zu sein, können die Begriffe „gekoppelt“ und/oder „verbunden“ aber auch in dem Sinne verstanden werden, dass sie optional eine Ausführung offenbaren, in welcher die Elemente direkt miteinander gekoppelt oder verbunden sind, ohne dass Zwischenelemente zwischen den „gekoppelten“ oder „verbundenen“ Elementen vorhanden sind.
  • Im vorliegenden Text werden Bauelemente beschrieben, die einen Halbleiterleistungschip enthalten. Insbesondere können ein oder mehrere Halbleiterleistungschips mit einer vertikalen Struktur involviert sein; das heißt, dass die Halbleiterleistungschips so hergestellt werden können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterleistungschips fließen können. Ein Halbleiterleistungschip mit einer vertikalen Struktur hat Elektroden auf seinen zwei Hauptflächen, das heißt auf seiner Oberseite und seiner Unterseite. In verschiedenen anderen Ausführungsformen können Halbleiterleistungschips mit einer horizontalen Struktur involviert sein. Ein Halbleiterleistungschip mit einer horizontalen Struktur hat Elektroden nur auf einer einzigen Fläche, das heißt auf seiner Oberseite.
  • Der Halbleiterleistungschip kann aus speziellem Halbleitermaterial hergestellt werden, wie zum Beispiel Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs usw., und kann des Weiteren anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind. Die Halbleiterleistungschips können von unterschiedlicher Art sein und können durch unterschiedliche Technologien hergestellt werden.
  • Des Weiteren können die im vorliegenden Text beschriebenen elektronischen Bauelemente optional einen oder mehrere integrierte Logikschaltkreise zum Steuern des Halbleiterleistungschips enthalten. Der integrierte Logikschaltkreis kann einen oder mehrere Ansteuerkreise zum Ansteuern des Halbleiterleistungschips enthalten. Der integrierte Logikschaltkreis kann zum Beispiel ein Mikrocontroller sein, der zum Beispiel Speicherschaltkreise, Pegelschieber usw. enthält.
  • Der Halbleiterleistungschip kann Elektroden (Chipinseln) haben, die die Herstellung eines elektrischen Kontakts mit den integrierten Schaltkreisen ermöglichen, die in dem Halbleiterleistungschip enthalten sind. Die Elektroden können eine oder mehrere Metallschichten enthalten, die auf das Halbleitermaterial der Halbleiterleistungschips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und jeder beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer Schicht oder eines Kontaktflecks ausgebildet sein, die bzw. der einen Bereich bedeckt. Zum Beispiel kann jedes beliebige gewünschte Metall, das in der Lage ist, eine Lötbondung oder Diffusionslötbondung zu bilden, zum Beispiel Cu, Ni, NiSn, Au, Ag, Pt, Pd, In, Sn und eine Legierung aus einem oder mehreren dieser Metalle, als das Material verwendet werden. Die Metallschichten brauchen nicht homogen zu sein oder aus nur einem einzigen Material zu bestehen; das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich.
  • Halbleiterleistungschips können zum Beispiel als Leistungs-MISFETs (Metal Insulator Semiconductor Field Effect Transistors) Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), HEMTs (High Electron Mobility Transistors), Leistungs-Bipolartransistoren oder Leistungsdioden, wie zum Beispiel eine PIN-Diode oder eine Schottky-Diode, konfiguriert sein. Zum Beispiel können sich in vertikalen Bauelementen die Source-Kontaktelektrode und die Gate-Kontaktelektrode eines Leistungs-MISFET oder eines Leistungs-MOSFET oder eines HEMT auf einer Hauptfläche befinden, während die Drain-Kontaktelektrode des Leistungs-MISFET oder Leistungs-MOSFET oder HEMT auf der anderen Hauptfläche angeordnet sein kann. Jedoch können die Halbleiterleistungschips, die im vorliegenden Text in Betracht gezogen werden, zum Beispiel HEMTs, auch horizontale Bauelemente sein, bei denen die Elektroden nur auf der Oberseite angeordnet sind.
  • Der Halbleiterleistungschip ist über einem elektrisch leitenden Träger montiert. In verschiedenen Ausführungsformen kann der elektrisch leitende Träger eine Metallplatte oder -folie sein, wie zum Beispiel eine Chipkontaktinsel (Chippad) eines Leiterrahmens (Leadframe). Die Metallplatte oder -folie kann aus jedem beliebigen Metall oder einer beliebigen Metall-Legierung, zum Beispiel Kupfer oder Kupfer-Legierung, bestehen. In anderen Ausführungsformen kann der elektrisch leitende Chipträger aus Kunststoff oder Keramik bestehen. Zum Beispiel kann der elektrisch leitende Chipträger eine Schicht aus Kunststoff umfassen, die mit einer Metallschicht überzogen ist. Zum Beispiel kann ein solcher Chipträger eine Einschicht-Platine oder eine Mehrschicht-Platine sein. In anderen Ausführungsformen kann der Bauelementträger eine Platte aus Keramik umfassen, die mit einer Metallschicht überzogen ist, zum Beispiel ein metallgebondetes Keramiksubstrat. Zum Beispiel kann der elektrisch leitende Träger ein DCB(Direct Copper Bonded)-Keramiksubstrat sein.
  • Der Halbleiterleistungschip kann mindestens teilweise in mindestens ein elektrisch isolierendes Material eingebettet oder davon umgeben sein. Das elektrisch isolierende Material bildet einen Verkapselungskörper. Der Verkapselungskörper kann ein Vergussmaterial umfassen oder aus einem solchen bestehen. Es können verschiedene Techniken verwendet werden, um den Verkapselungskörper aus dem Vergussmaterial zu bilden, zum Beispiel Druckguss, Spritzguss, Pulverschmelzverfahren oder Harzinfusionsformen. Des Weiteren kann der Verkapselungskörper die Gestalt eines Stücks einer Schicht haben, zum Beispiel ein Stück einer Folie, die auf den Halbleiterleistungschip und den elektrisch leitenden Träger laminiert wird. Der Verkapselungskörper kann einen Teil des Umfangsrandes des Package bilden, d.h. er kann mindestens teilweise die Gestalt des Halbleiterbauelements definieren bzw. deren Umfang begrenzen.
  • Das elektrisch isolierende Material kann ein wärmehärtendes Material oder ein thermoplastisches Material umfassen oder daraus bestehen. Ein wärmehärtendes Material kann zum Beispiel auf der Basis eines Epoxidharzes hergestellt werden. Ein thermoplastisches Material kann zum Beispiel ein oder mehrere Materialien aus der Gruppe bestehend aus Polyetherimid (PEI), Polyethersulfon (PES), Polyphenylensulfid (PPS) oder Polyamidimid (PAI) umfassen. Thermoplastische Materialien schmelzen bei Anwendung von Druck und Wärme während des Formens oder Laminierens und härten (umkehrbar) unter Kühlung und nachlassendem Druck aus.
  • Das elektrisch isolierende Material, das den Verkapselungskörper bildet, kann ein Polymermaterial umfassen oder daraus bestehen. Das elektrisch isolierende Material kann mindestens eines von Folgendem umfassen: ein gefülltes oder ungefülltes Vergussmaterial, ein gefülltes oder ungefülltes thermoplastisches Material, ein gefülltes oder ungefülltes wärmehärtendes Material, ein gefülltes oder ungefülltes Laminat, ein faserverstärktes Laminat, ein faserverstärktes Polymerlaminat und ein faserverstärktes Polymerlaminat mit Füllpartikeln.
  • In einigen Ausführungsformen kann das elektrisch isolierende Material ein Laminat sein, zum Beispiel eine Polymerfolie. Wärme und Druck können über eine Zeitdauer angelegt werden, die geeignet ist, die Polymerfolie an der darunterliegenden Struktur zu befestigen. Während des Laminierens ist die elektrisch isolierende Folie fließfähig (d.h. sie befindet sich in einem plastischen Zustand), was zur Folge hat, dass Spalten zwischen den Halbleiterleistungschips und/oder anderen topologischen Strukturen auf den Chipträgern mit dem Polymermaterial der elektrisch isolierenden Folie ausgefüllt wurden. Die elektrisch isolierende Folie kann jedes zweckmäßige thermoplastische oder wärmehärtende Material umfassen oder daraus bestehen. In einer Ausführungsform kann die isolierende Folie ein Prepreg (kurz für „prä-imprägnierte Fasern“) umfassen oder daraus bestehen, das zum Beispiel aus einer Kombination aus einer Fasermatte, zum Beispiel Glas- oder Kohlefasern, und einem Harz, zum Beispiel einem wärmehärtenden oder thermoplastischen Material, besteht. Prepreg-Materialien sind dem Fachmann bekannt und werden in der Regel zur Herstellung gedruckter Leiterplatten verwendet.
  • Ein Metallblock kann zwischen dem elektrisch leitenden Träger und dem Halbleiterleistungschip angeordnet sein. Der Metallblock kann mechanisch, thermisch und zum Beispiel elektrisch mit dem Halbleiterleistungschip verbunden sein. Der Metallblock kann aus einem beliebigen Metall oder einer beliebigen Metall-Legierung bestehen, insbesondere aus Metallen mit einer hohen Wärmeleitfähigkeit und/oder einer hohen thermischen Kapazität. Zum Beispiel kann der Metallblock Kupfer oder eine Kupfer-Legierung umfassen oder daraus bestehen. Der Metallblock kann aus Vollmetallmaterial bestehen. Der Metallblock kann sowohl eine effektive statische Wärmedissipation als auch eine effektive dynamische Wärmedissipation von Wärmeleistungsverlusten des Halbleiterleistungschips mit einer hohen Wärmeleistungsverlustflächendichte ermöglichen.
  • Ein Verbindungselement, wie zum Beispiel eine Kontaktklammer (Kontaktclip), kann elektrisch und mechanisch mit einer Lastelektrode des Halbleiterleistungschips verbunden sein, die auf einer Fläche des Halbleiterleistungschips angeordnet ist, die der Fläche gegenüberliegt, wo der Halbleiterleistungschip mit dem Metallblock verbunden ist. Das Verbindungselement kann auch von einer anderen Art als eine Kontaktklammer (ein Kontaktclip) sein. Es kann zum Beispiel auch durch ein oder mehrere Bänder oder einen oder mehrere Bonddrähte implementiert werden.
  • Eine Vielzahl verschiedener Arten elektronischer Bauelemente kann dafür konfiguriert sein, einen Metallblock, wie im vorliegenden Text beschrieben, zu verwenden, oder kann durch die im vorliegenden Text beschriebenen Techniken hergestellt werden. Zum Beispiel kann ein elektronisches Bauelement gemäß der Offenbarung zum Beispiel eine Stromversorgung, einen Gleichspannungs-Gleichspannungs-Wandler (DC-DC-Wandler), einen Wechselspannungs-Gleichspannungs-Wandler (AC-DC-Wandler), einen Leistungsverstärker und viele andere Leistungsbauelemente darstellen.
  • In verschiedenen Ausführungsformen kann ein im vorliegenden Text offenbartes elektronisches Bauelement zum Beispiel Leistungskaskodenschaltungen beispielsweise auf der Grundlage eines HEMT umfassen. Solche Kaskodenschaltungen bezeichnet der Fachmann als eine HEMT-Kaskode. HEMTs, insbesondere HEMT-Kaskoden, können zum Beispiel auf GaN, AlGaN, InGaAs und InAlAs basieren. Sie können zum Beispiel als Schaltbauelemente, Wechselstrom-Gleichstrom-Wandler (AC-DC-Wandler), Leistungsverstärker, HF-Schaltkreise usw. verwendet werden.
  • Leistungshalbleiterbauelemente, die mit einem Metallblock, wie im vorliegenden Text beschrieben, ausgestattet sind, können einen Leistungs-SiC-MOSFET oder eine Leistungs-SiC-Diode als einen Halbleiterleistungschip enthalten. Ähnlich wie HEMTs haben SiC-MOSFETs und SiC-Dioden eine geringe Größe bei gleichzeitig hohen Wärmeleistungsverlusten. Des Weiteren können Halbbrücken-Schaltkreise, die einen Highside-Transistor und einen Lowside-Transistor enthalten, einen Metallblock, wie im vorliegenden Text beschrieben, verwenden. Halbbrücken-Schaltkreise können zum Beispiel als Wechselstrom-Gleichstrom-Wandler (AC-DC-Wandler) oder Gleichstrom-Gleichstrom-Wandler (DC-DC-Wandler) verwendet werden.
  • Allgemein können Gleichstrom-Gleichstrom-Wandler dafür verwendet werden, eine Gleichstrom-Eingangsspannung, die durch eine Batterie oder einen Akkumulator bereitgestellt wird, in eine Gleichstrom-Ausgangsspannung umzuwandeln, die an die Anforderungen der nachgeschalteten elektronischen Schaltkreise angepasst ist. Zum Beispiel kann ein im vorliegenden Text beschriebener Gleichstrom-Gleichstrom-Wandler ein Buck-Converter oder Abwärtswandler sein. Wechselstrom-Gleichstrom-Wandler können dafür verwendet werden, eine Wechselstrom-Eingangsspannung, die zum Beispiel durch ein Hochspannungs-Wechselstrom-Leistungsnetz bereitgestellt wird, in eine Gleichstrom-Ausgangsspannung umzuwandeln, die an die Anforderungen der nachgeschalteten elektronischen Schaltkreise angepasst ist.
  • Im Allgemeinen kann jedes Leistungsbauelement, das einen Halbleiterleistungschip mit einem hohen Wärmeleistungsverlust und einer vergleichsweise kleinen Grundfläche zum Dissipieren der Wärmeleistung umfasst, von der Offenbarung im vorliegenden Text profitieren. Zum Beispiel können Halbleiterleistungschips, die während des Betriebes einen Wärmeleistungsverlust von mindestens beispielsweise 1 W, 3 W, 5 W, 7 W oder 10 W und zum Beispiel eine Grundfläche zur Wärmeleistungsdissipation von gleich oder kleiner als 15 mm2, 10 mm2, 7 mm2, 5 mm2 oder 3 mm2 aufweisen, einen Metallblock, wie im vorliegenden Text beschrieben, zum Verbessern ihres thermischen Verhaltens und zur Leistungsdissipation während des Betriebes verwenden.
  • 1 veranschaulicht eine Querschnittsansicht eines beispielhaften Halbleiterbauelements 100. Das Halbleiterbauelement 100 umfasst einen elektrisch leitenden Träger 110, einen Halbleiterleistungschip 130 und einen Metallblock 120, der zwischen dem elektrisch leitenden Träger 110 und dem Halbleiterleistungschip 130 angeordnet ist.
  • Der elektrisch leitende Träger 110 kann aus einer flachen Metallplatte bestehen, zum Beispiel einer Chipkontaktinsel (Chippad) eines Leiterrahmens (Leadframes). Zum Beispiel kann der elektrisch leitende Träger 110 aus einem Vollmetallmaterial bestehen. Eine Dicke des elektrisch leitenden Trägers 110 ist mit Tl bezeichnet. Die Dicke Tl kann zum Beispiel gleich oder größer als 0,1 mm, 0,3 mm oder 0,5 mm sein, oder die Dicke Tl kann gleich oder kleiner als 0,7 mm, 0,5 mm, 0,4 mm, 0,2 mm oder 0,1 mm sein.
  • Der Halbleiterleistungschip 130 kann zum Beispiel ein GaN-HEMT, ein Si- oder SiC-Leistungs-MOSFET oder eine Si- oder SiC-Leistungsdiode sein. Der Halbleiterleistungschip 130 kann hohe thermische Verluste während des Betriebes haben, zum Beispiel einen Wärmeleistungsverlust (Wärmedissipation) im Bereich zwischen 1 W und 10 W oder noch mehr. Die Wärmeleistung, die in dem Halbleiterleistungschip 130 während des Betriebes erzeugt wird, muss abgeleitet werden, um ein Überhitzen, eine Materialverschlechterung oder einen Ausfall des Halbleiterleistungschips 130 zu vermeiden. Der Halbleiterleistungschip 130 kann dafür konfiguriert sein, bei Spannungen über 50 V, 100 V, 300 V, 500 V oder 1000 V zu arbeiten. Der Halbleiterleistungschip 130 kann eine Dicke Tc, gemessen zwischen der ersten Fläche 131 und einer gegenüberliegenden zweiten Fläche 132 des Halbleiterleistungschips 130, von gleich oder kleiner als 300 µm, 200 µm, 100 µm, 80 µm oder 50 µm haben.
  • Der Metallblock 120 hat eine erste Fläche 121, die dem elektrisch leitenden Träger 110 zugewandt ist, und eine zweite Fläche 122, die von dem elektrisch leitenden Träger 110 fort weist. Der Halbleiterleistungschip 130 ist über der zweiten Fläche 122 des Metallblocks 120 angeordnet.
  • Der Metallblock 120 hat eine Dicke, die mit Tm bezeichnet ist. Die Dicke Tm des Metallblocks 120 wird zwischen der ersten Fläche 121 und der zweiten Fläche 122 des Metallblocks 120 gemessen. Die Dicke Tm kann gleich oder größer als das 1,5-, 2,0-, 3,0-, 4,0- oder 5,0-fache der Dicke Tl des elektrisch leitenden Trägers 110 sein. Zum Beispiel kann die Dikke Tm gleich oder größer als 0,5 mm, 0,75 mm, 1,0 mm, 1,25 mm oder 1,5 mm sein.
  • Die erste Fläche 121 des Metallblocks 120 kann eine Oberfläche gleich oder größer als 8,0 mm2, 14,0 mm2, 20,0 mm2 oder 226,0 mm haben. Die erste Fläche 121 des Metallblocks 120 kann vollständig mit einer Oberseite 112 des elektrisch leitenden Trägers 110 verbunden sein.
  • Der Halbleiterleistungschip 130 hat eine erste Fläche 131, die mit der zweiten Fläche 122 des Metallblocks 120 verbunden ist. Die erste Fläche 131 des Halbleiterleistungschips 130 kann zum Beispiel durch den Umriss einer Elektrode oder einer Metallbeschichtung (in 1 nicht gezeigt) begrenzt werden, die sich auf der ersten Fläche 131 des Halbleiterleistungschips 130 befindet und der zweiten Fläche 122 des Metallblocks 120 zugewandt ist. Auf diese Weise ist die erste Fläche 131 des Halbleiterleistungschips 130 die Fläche des Halbleiterleistungschips 130, die mit der zweiten Fläche 122 des Metallblocks 120 verbunden ist und die kraft dieser Verbindung befähigt ist, Wärme von dem Halbleiterleistungschip 130 zu dem Metallblock 120 zu übertragen. In vielen Fällen kann die erste Fläche 131 des Halbleiterleistungschips 130 der Grundfläche des Halbleiterleistungschips 130 entsprechen oder kann eine Größe haben, die mit dem Flächeninhalt der Grundfläche des Halbleiterleistungschips 130 identisch ist oder fast so groß ist wie dieser. Somit ist – im Sinne des vorliegenden Textes – die erste Fläche 131 des Halbleiterleistungschips 130 diejenige Fläche, welche die Wärmeübertragung von dem Halbleiterleistungschip 130 zu der ersten Fläche 121 des Metallblocks 120 bewirkt. Um die Beschreibung zu vereinfachen, wird in der folgenden Beschreibung kein Unterschied zwischen der Grundfläche des Halbleiterleistungschips 130 und der ersten Fläche 131 des Halbleiterleistungschips 130 gemacht.
  • Wie weiter unten noch ausführlicher erläutert wird, richtet sich die Effizienz des Wärmeabflusses durch den Metallblock 120 nach den Bemessungsparametern des Metallblocks 120. Insbesondere sollte der Metallblock 120 eine Aufweitung (Dilatation) des Wärmestroms in einer Richtung von dem Halbleiterleistungschip 130 fort ermöglichen. Das heißt, der Bereich des Wärmeübergangs von dem Metallblock 120 zu dem elektrisch leitenden Träger 110 sollte größer sein als der Bereich des Wärmeübergangs von dem Halbleiterleistungschip 130 zu dem Metallblock 120.
  • Zum Beispiel kann der Flächeninhalt der ersten Fläche 121 des Metallblocks 120 gleich oder größer als 4Tm·(Tm + Fc0,5) + Fc (1) sein, wobei Fc der Flächeninhalt der ersten Fläche 131 des Halbleiterleistungschips 130 ist.
  • Die Erweiterung des Bereichs des Wärmeübergangs von dem Halbleiterleistungschip 130 zu dem Metallblock 120 und von dem Metallblock 120 zu dem elektrisch leitenden Träger 110 ist durch das Strichlinie in 1 veranschaulicht. Es ist anzumerken, dass Gleichung (1) zum Beispiel einer Implementierung entsprechen kann, bei der der Unterschied zwischen einer seitlichen Abmessung Wb der ersten Fläche 121 des Metallblocks 120 und einer seitlichen Abmessung Wc der ersten Fläche 131 des Halbleiterleistungschips 130 mindestens zweimal 2Tm/3 beträgt (wenn beispielhaft und ohne Verlust der Allgemeingültigkeit rechteckige oder quadratische Wärmeübergangsbereiche angenommen werden würden). Bei diesem und anderen Beispielen kann der Metallblock 120 einen geometrischen Spreizwinkel α von 30 Grad oder mehr zwischen der Strichlinie, die die Ränder der ersten Flächen 121 und 131 verbindet, und einer vertikalen Richtung, die der Hauptrichtung des Wärmestromes entspricht, ermöglichen.
  • Des Weiteren kann zum Beispiel der Flächeninhalt der ersten Fläche 121 des Metallblocks 120 gleich oder größer als 3Tm·(3Tm/4 + Fc0,5) + Fc (2) sein.
  • Gleichung (2) kann zum Beispiel einer Implementierung entsprechen, bei der der Unterschied zwischen einer seitlichen Abmessung Wb der ersten Fläche 121 des Metallblocks 120 und einer seitlichen Abmessung Wc der ersten Fläche 131 des Halbleiterleistungschips 130 mindestens das Doppelte der Dicke Tm des Metallblocks 120 beträgt. Bei diesem und anderen Beispielen kann der Metallblock 120 einen geometrischen Spreizwinkel α von 45 Grad oder mehr zwischen der Strichlinie, die die Ränder der ersten Flächen 121 und 131 verbindet, und einer vertikalen Richtung, die der Hauptrichtung des Wärmestromes entspricht, ermöglichen. Zum Beispiel können die seitlichen Abmessungen Wb des Metallblocks 120 in einem Bereich zwischen 2 × 2 mm und 8 × 8 mm liegen, insbesondere in einem Bereich zwischen 3,5 × 3,5 mm und 6,5 × 6,5 mm.
  • Der Metallblock 120 kann aus einem Metall oder einer Metall-Legierung mit einer hohen Wärmeleitfähigkeit bestehen. Des Weiteren kann der Metallblock 120 aus einem Metall mit einer hohen thermischen Kapazität bestehen. Zum Beispiel kann der Metallblock 120 Kupfer oder eine Kupfer-Legierung umfassen oder daraus bestehen.
  • In 2 ist eine beispielhafte Draufsicht des Leistungshalbleiterbauelements 100 gezeigt. Zum Beispiel kann der Halbleiterleistungschip 130 eine rechteckige oder quadratische Gestalt haben. Gleichermaßen kann der Metallblock 120 zum Beispiel eine rechteckige oder quadratische Gestalt haben. In 2 entspricht der veranschaulichte Umriss des Halbleiterleistungschips 130 dem Umriss der ersten Fläche 131 des Halbleiterleistungschips 130, und der veranschaulichte Umriss des Metallblocks 120 entspricht der ersten Fläche 121 des Metallblocks 120. Somit begrenzen die veranschaulichten Umrisse die Bereiche der Wärmeübertragung von dem Halbleiterleistungschip 130 zu dem Metallblock 120 und von dem Metallblock 120 zu dem elektrisch leitenden Träger 110. Wie zuvor erwähnt, unterscheiden sich die Flächeninhalte dieser Wärmeübertragungsbereiche erheblich voneinander. Zum Beispiel kann ein Verhältnis des Flächeninhalts der ersten Fläche 121 des Metallblocks 120 zu dem Flächeninhalt der ersten Fläche 131 des Halbleiterleistungschips 130 gleich oder größer als 5,0, 7,0, 11,0 oder 13,0 sein.
  • Der elektrisch leitende Träger 110 kann auch eine insgesamt rechteckige oder quadratische Gestalt haben. Zum Beispiel kann der elektrisch leitende Träger 110 Vorsprünge 113 umfassen, die vom Umfangsrand des elektrisch leitenden Trägers 110 hervorstehen. Wie in 2 veranschaulicht, können die Vorsprünge 113 aus einem Verkapselungskörper 210 hervorragen, der aus einem isolierenden Material besteht. Der Verkapselungskörper 210 (der in 1 nicht gezeigt ist) kann den Metallblock 120 und den darauf befindlichen Halbleiterleistungschip 130 teilweise oder vollständig einbetten.
  • 3 veranschaulicht ein Halbleiterbauelement 300. Im Hinblick auf den elektrisch leitenden Träger 110, den Metallblock 120 und den Halbleiterleistungschip 130 kann das Halbleiterbauelement 300 zum Beispiel das gleiche Design, die gleichen Spezifikationen und die gleichen Abmessungen haben wie das Halbleiterbauelement 100. Des Weiteren kann das Halbleiterbauelement 300 ein elektrisch leitendes Verbindungselement 320 umfassen, das eine erste Fläche 321 aufweist, die mit der zweiten Fläche 132 des Halbleiterleistungschips 130 verbunden ist, die der ersten Fläche 131 des Halbleiterleistungschips 130 gegenüber liegt. In 2 kann das Verbindungselement 320 zum Beispiel elektrisch und mechanisch mit einer (nicht gezeigten) Elektrode auf der zweiten Fläche 132 des Halbleiterleistungschips 130 verbunden sein. Das Verbindungselement 320 kann eine Kontaktklammer (Kontaktclip) oder ein anderes Mittel zum Verbinden des Halbleiterleistungschips mit einem externen Anschluss eines Package sein, zum Beispiel ein Band oder mehrere Bonddrähte.
  • Das Verbindungselement 320 kann sich in mindestens einer seitlichen Dimension über den Umriss des Halbleiterleistungschips 130, über den Umriss des Metallblocks 120 und zum Beispiel über den Umriss des elektrisch leitenden Trägers 110 hinaus erstrecken. Das Verbindungselement 320 kann einen gebogenen Abschnitt oder Vorsprung 320a haben, der mit einer Kontaktinsel (d.h. Kontaktpad) 330 verbunden sein kann. Die Kontaktinsel 330 kann mit dem elektrisch leitenden Träger 110 koplanar sein. Des Weiteren kann die Kontaktinsel 330 zum Beispiel aus dem gleichen Material bestehen wie der elektrisch leitende Träger 110. Zum Beispiel kann die Kontaktinsel 330 ein Anschlussdraht des Leiterrahmens sein, wovon der elektrisch leitende Träger 110 eine Chipkontaktinsel (d.h. ein Chipkontaktpad) bildet.
  • Das Halbleiterbauelement 300 kann des Weiteren ein elektrisch isolierendes Material umfassen, zum Beispiel ein Vergussmaterial, das einen Verkapselungskörper 310 bildet (der dem Verkapselungskörper 210 von 2 entspricht). Der Verkapselungskörper 310 kann teilweise oder vollständig zum Beispiel den Metallblock 120, zum Beispiel den Halbleiterleistungschip 130 und zum Beispiel das Verbindungselement 320 einbetten.
  • Eine Unterseite 114 des elektrisch leitenden Trägers 110 und eine Unterseite 334 der Kontaktinsel 330 können am Umfangsrand des Halbleiterbauelements 300 frei liegen. Diese Flächen 114, 334 können äußere Anschlüsse des Halbleiterbauelements 300 bilden. Auf diese Weise können die Unterseite 114 des elektrisch leitenden Trägers 110 und die Unterseite 334 der Kontaktinsel 330 dafür konfiguriert sein, mit einer (nicht gezeigten) Anwendungsplatine verbunden zu werden, an der das Halbleiterbauelement 300 montiert ist.
  • Das Halbleiterbauelement 300 kann verschiedene Package-Typen umfassen, wie zum Beispiel QFN(Quad Flat No-Lead)-Packages beispielsweise mit einem Halbätz-Leiterrahmen, oder andere Leiterrahmen-basierte Package-Typen. Das Halbleiterbauelement 300 kann ein Package umfassen, wie es in den offenen Standards von JEDEC (Joint Electron Device Engineering Council) angegeben ist, zum Beispiel ein Super-SO8-Package gemäß JEDEC MO-240, wobei die Merkmale, die den Abmessungen des Package, der Stiftanzahl usw., entsprechen, durch Bezugnahme in den vorliegenden Text aufgenommen sind.
  • 3 zeigt außerdem eine beispielhafte, detailliertere Offenbarung des Halbleiterbauelements 100, das einen Teil des Halbleiterbauelements 300 bildet. Wie in 3 veranschaulicht, kann eine erste Bondungsschicht 340 neben der Oberseite 112 des elektrisch leitenden Trägers 110 und der ersten Fläche 121 des Metallblocks 120 angeordnet sein, eine zweite Bondungsschicht 350 kann neben der zweiten Fläche 122 des Metallblocks 120 und der ersten Fläche 131 des Halbleiterleistungschips 130 angeordnet sein, und eine dritte Bondungsschicht 360 kann neben der zweiten Fläche 132 des Halbleiterleistungschips 130 und der ersten Fläche 321 des Verbindungselements 320 angeordnet sein.
  • Die Bondungsschichten 340, 350, 360 können zum Beispiel jeweils eine Diffusionslötbondung bilden, die zum Beispiel AuSn, AgSn, CuSn, AgIn, AuIn, AuGe, CuIn, AuSi, Sn oder Au umfasst oder daraus besteht. Des Weiteren können Weichlötbondungen, Hartlötbondungen, gesinterte Metallbondungen und/oder elektrisch leitende Klebebondungen verwendet werden, um eine oder mehrere der ersten, zweiten oder dritten Bondungsschichten 340, 350, 360 zu bilden.
  • Die ersten, zweiten und/oder dritten Bondungsschichten 340, 350, 360 können eine hohe Wärmeleitfähigkeit und/oder eine geringe Dicke haben. Zum Beispiel kann die Dicke der ersten, zweiten und/oder dritten Bondungsschicht 340, 350, 360 beispielsweise gleich oder kleiner als 10 µm, 5 µm oder 2 µm sein. Je kleiner die Dicke, desto besser der Wärmetransport über die entsprechende Bondungsschicht 340, 350, 360.
  • Die Funktionsweise des Metallblocks 120 hinsichtlich seiner thermischen Wirkungen wird im Folgenden anhand der 3 und 4 erläutert. 3 und 4 sind identisch, außer dass 3 schematisch eine stationäre Wärmeleistungsdissipation veranschaulicht und 4 schematisch eine dynamische Wärmeleistungsdissipation veranschaulicht.
  • „Stationäre Wärmeleistungsdissipation“ meint die durchschnittliche Wärmeleistung, die in dem Halbleiterleistungschip 130 während des Betriebes erzeugt wird. Diese Wärmeleistung wird kontinuierlich in dem Halbleiterleistungschip 130 erzeugt und muss darum kontinuierlich von dem Halbleiterleistungschip 130 abgeführt werden. Die Pfeile in 3 veranschaulichen die Hauptrichtungen des Wärmestromes innerhalb des Metallblocks 120, des elektrisch leitenden Trägers 110 und des Verbindungselements 320. In dem Metallblock 120 weitet sich die Hauptrichtung des Wärmestromes in einer seitlichen Richtung mit zunehmender Distanz von dem Halbleiterleistungschip 130 (oder von der zweiten Fläche 122 des Metallblocks 120) auf. Das heißt, aufgrund des Abmessungsdesigns des Metallblocks 120 kann sich der Wärmestrom aufweiten, wenn er den Metallblock 120 durchquert. In der Folge dieser räumlichen Aufweitung des Wärmestromes wird eine großflächige Wärmestromschnittstelle auf der ersten Fläche 121 des Metallblocks 120 gebildet. Dieser große Übergangsbereich zur Wärmedissipation zwischen dem Metallblock 120 und dem elektrisch leitenden Träger 110 erlaubt einen kontinuierlichen und effizienten Wärmeabfluss. Oder anders ausgedrückt: Der Metallblock 120 kann als ein „Wärmestromgeometriewandler“ angesehen werden, der so geformt ist, dass er an die räumlichen Eigenschaften der Wärmestrom-Aufweitung in Festkörpern angepasst ist.
  • Gemäß der Offenbarung ist es möglich, die Dicke Tl des elektrisch leitenden Trägers 110 signifikant zu verringern, um die gleiche stationäre Wärmeleistungsdissipation zu erreichen wie bei einer konventionellen Implementierung ohne den Metallblock 120. Da bei Leistungsanwendungen die Kosten für den elektrisch leitenden Träger 110 (zum Beispiel den Leiterrahmen (Leadframe)) einen erheblichen Anteil an den Gesamtkosten der Verkapselung (Package) ausmachen, senkt das Vorhandensein des Metallblocks 120 dank der Möglichkeit des Verringerns der Dicke Tl wesentlich die Gesamtkosten der Verkapselung.
  • Außerdem wird die dynamische Wärmeleistungsdissipation in Betracht gezogen. „Dynamische Wärmeleistungsdissipation“ meint Schwankungen bei der Erzeugung der Wärmeleistung in dem Halbleiterleistungschip 130. Die in dem Halbleiterleistungschip 130 generierte Wärmeleistung ist zeitvariant. Zeitvarianz kann zum Beispiel durch den zeitvarianten Betrieb des Halbleiterleistungschips 130 oder einen zeitvarianten Betrieb einer daran angeschlossenen Last oder beides verursacht werden.
  • Der dynamischen Wärmeleistungsdissipation wird durch die Wärmekapazität des Metallblocks 120 entgegengewirkt, die eng an den Halbleiterleistungschips 130 gekoppelt ist. Die Wärmekapazität des Metallblocks 120 ermöglicht eine kurzzeitige Wärmespeicherkapazität. Die Speicherung von Wärme aus einer dynamischen Dissipation in dem Metallblock 120 erlaubt eine temporäre Kühlung des Halbleiterleistungschips 110. Oder anders ausgedrückt: Der Metallblock 120 erweitert die Wärmekapazität des Halbleiterleistungschips 130 um eine effektive Wärmekapazität, was verhindert, dass Leistungsverlustspitzen den Halbleiterleistungschip 130 überhitzen.
  • In 4 veranschaulicht der durchzogene Pfeil von dem Halbleiterleistungschip 130 in den Metallblock 120 hinein die Kapazität der dynamischen Wärmeleistungsdissipation in den Metallblock 120. Der dünnere durchgezogene Pfeil von dem Halbleiterleistungschip 130 in das Verbindungselement 320 veranschaulicht die Kapazität der dynamischen Wärmeleistungsdissipation in das Verbindungselement 320.
  • Das Verbindungselement 320 kann mit einem Vorsprung 323 versehen sein, der eine Region mit größerer Dicke bildet, gemessen zwischen der ersten Fläche 321 des Verbindungselements 320 und einer zweiten Fläche, nämlich der Oberseite 322 des Verbindungselements 320. Der Vorsprung 323 stellt auch eine Wärmekapazität bereit, die als eine kurzzeitige Wärmespeicherkapazität während des zeitvarianten Betriebes des Halbleiterleistungschips 130 dient.
  • Somit kann festgestellt werden, dass der Metallblock 120 sowohl eine verbesserte stationäre Kühlung kraft seitlicher Wärmestrom-Aufweitung als auch eine verbesserte kurzzeitige Kühlung durch Koppeln einer zusätzlichen Wärmekapazität zum Puffern von Temperaturspitzen, die durch eine schwankende Wärmeleistungsdissipation verursacht werden, herbeiführt.
  • 5 veranschaulicht eine Draufsicht des beispielhaften Halbleiterbauelements 300. Linie A-A ist eine Schnittlinie, die beispielsweise den Schnittansichten der 3 und 4 entspricht. 5 ähnelt 2, und wir verweisen auf die entsprechende Beschreibung, um Wiederholungen zu vermeiden. Des Weiteren veranschaulicht 5 die Kontaktinsel (Kontaktpad) 330, die entlang mindestens eines Teils einer Seite des Verkapselungskörper 210 angeordnet sein kann. Ähnlich dem elektrisch leitenden Träger 110 kann die Kontaktinsel 330 Vorsprünge 333 haben, die aus dem Verkapselungskörper 210 hervorragen und frei liegen, um beispielsweise äußere Anschlüsse des Halbleiterbauelements 300 zu bilden. Wie in 5 gezeigt, kann der Halbleiterleistungschip 130 elektrisch mit der Kontaktinsel 330 durch das Verbindungselement 320 verbunden sein. Um eine hohe Leitfähigkeit zu ermöglichen, kann bei dem Verbindungselement 320 ein Abschnitt 320b von erhöhter Breite zwischen dem Halbleiterleistungschip 130 und der Kontaktinsel 330 angeordnet sein.
  • Des Weiteren kann das Halbleiterbauelement 300 eine weitere Kontaktinsel (Kontaktpad) 530 umfassen. Die Kontaktinsel 530 kann elektrisch mit einer Elektrode, zum Beispiel der Gate-Elektrode, des Halbleiterleistungschips 130 verbunden sein. Zum Beispiel kann ein (nicht gezeigter) Bonddraht für die elektrische Verbindung verwendet werden.
  • 6 veranschaulicht beispielhaft einen beispielhaften Schaltungsaufbau einer Stromversorgung 600 unter Verwendung eines Hochleistungstransistors T2 und eines Niederspannungstransistors T1, der in einem Kaskodenschaltkreis angeordnet ist. Der Hochleistungstransistor T2 kann zum Beispiel ein HEMT sein, zum Beispiel ein GaN-HEMT. Das kritische Feld von GaN ist zehn Mal größer als in Si, so dass Anwendungen mit geringer Größe und hoher Leistung und hoher Spannung möglich werden. Des Weiteren bietet GaN Schnellschaltfähigkeiten mit geringer Ladung. Andere Materialien, wie zum Beispiel SiC, haben ebenfalls kritische Felder, die signifikant größer sind als das kritische Feld von Si, und können darum ebenfalls einen extensiven Wärmeabfluss über kleinflächige Wärmeübergangschnittstellen erfordern. Der Niederspannungstransistor Tl kann zum Beispiel ein FET, zum Beispiel als Si-MOSFET, sein.
  • Die Transistoren T1, T2 können vertikale oder horizontale Bauelemente sein. Die Stromversorgung 600 kann zum Beispiel ein Wechselstrom-Gleichstrom-Wandler sein. Die Gleichspannung, die an einem Ausgang 601 bereitgestellt wird, kann zum Beispiel mindestens 100 V, 200 V, 400 V, 600 V usw. betragen. Der Anschluss 602 kann mit einer negativen Versorgungsspannung oder Erde verbunden sein. Eine Eingangsspannung von beispielsweise 0 bis 5 V am Anschluss 603 kann zum Ansteuern der Gate-Elektrode von Transistor T1 verwendet werden. Die Gate-Elektrode von Transistor T2 kann zum Beispiel mit einer negativen Versorgungsspannung oder Erde verbunden sein. Induktanzen 604 können zwischen Erde und dem Source-Anschluss von Transistor T1, Erde und dem Gate-Anschluss von Transistor T2, der Drain-Elektrode von Transistor T1 und der Source-Elektrode von Transistor T2 und der Drain-Elektrode von Transistor T2 und dem Ausgang 601 verbunden sein.
  • Der GaN-HEMT T2 ist ein Ausschaltbauelement (englisch: "normally-on device"). Jedoch verwandelt das Verbinden des Niederspannungs-FET T1 mit der Source-Elektrode des GaN-HEMT T2 über die Kaskodenschaltungen den HEMT T2 in einen Einschalttransistor (englisch: "normally-off device").
  • Die Stromversorgung 600 kann als ein Doppelchip-Bauelement realisiert werden. Das heißt, der Niederspannungs-FET T1 kann in einem einzelnen Halbleiterleistungschip implementiert werden, und der Hochspannungs-HEMT T2 kann ebenfalls in einem einzelnen Halbleiterleistungschip 130 implementiert werden, der zum Beispiel gemäß der Offenbarung im vorliegenden Text verkapselt werden kann.
  • Die 7A–7G veranschaulichen beispielhaft Stufen eines beispielhaften Verfahrens zum Herstellen eines Halbleiterleistungsbauelements 700. Das Halbleiterleistungsbauelement 700, wie in 7G gezeigt, ähnelt dem Halbleiterleistungsbauelemente 100, 300, und wir verweisen auf die entsprechende Beschreibung im vorliegenden Text, um eine Wiederholung zu vermeiden.
  • 7A veranschaulicht das Bereitstellen des elektrisch leitenden Trägers 110 und der Kontaktinsel (Kontaktpad) 330. Wie oben erwähnt, können der elektrisch leitende Träger 110 und die Kontaktinsel 330 Unter- und/oder Oberseiten haben, die jeweils koplanar zueinander verlaufen.
  • Gemäß 7B kann ein Bondungsmaterial 710 auf der Oberseite 112 des elektrisch leitenden Trägers 110 abgeschieden werden. Das Bondungsmaterial 710 kann zum Beispiel Lot, ein Weichlot, ein Diffusionslot, eine Paste, eine Nanopaste oder einen elektrisch leitfähigen Klebstoff umfassen oder daraus bestehen. Das Abscheiden des Bondungsmaterials 710 auf dem Träger 110 kann in einem Batch-Prozess ausgeführt werden, d.h. für mehrere Halbleiterbauelemente 700, die parallel hergestellt werden.
  • Genauer gesagt, kann das Bondungsmaterial 710 zum Beispiel aus einem Lötmaterial für Diffusionslötbondung, wie oben angesprochen, durch eine Paste, die Metallpartikel enthält, die in einem Polymermaterial oder Harz verteilt sind, wie zum Beispiel α-Terpineol, oder anderen Materialien hergestellt werden. Metallpartikel, die in einer Paste enthalten sind, können zum Beispiel aus Silber, Gold, Kupfer, Zinn oder Nikkel bestehen. Die Erstreckungen (durchschnittlicher Durchmesser) der Metallpartikel können zum Beispiel kleiner als 100 nm und insbesondere kleiner als 50 nm sein. Diese Pasten werden vom Fachmann auch als Nanopasten bezeichnet.
  • Wie in 7C gezeigt, wird der Metallblock 120 auf der Bondungsmaterial 710 über dem Träger 110 angeordnet. Zu diesem Zeitpunkt kann der Halbleiterleistungschip 130 bereits an dem Metallblock 120 montiert sein, zum Beispiel mit Hilfe einer Bondungsschicht, wie oben beschrieben. Insbesondere kann eine Diffusionslötbondungsschicht, die für eine unmittelbare thermische Kopplung zwischen dem Halbleiterleistungschip 130 und dem Metallblock 120 sorgt, verwendet werden.
  • Wie in 7D zu sehen, wird ein Bondungsmaterial 710 auf einer Oberseite 335 der Kontaktinsel (Kontaktpad) 330 abgeschieden. Das Abscheiden des Bondungsmaterials 710 auf der Oberseite 335 kann auch in einem Batch-Prozess ausgeführt werden, d.h. für mehrere Halbleiterleistungsbauelemente 700, die parallel hergestellt werden.
  • Wie in 7E zu sehen, wird Bondungsmaterial 710 auf der zweiten Fläche 132 des Halbleiterleistungschips 130 abgeschieden. Das Abscheiden des Bondungsmaterials 710 auf der zweiten Fläche 132 kann auch gleichzeitig mit dem in 7D gezeigten Abscheidungsschritt ausgeführt werden.
  • Wie in 7F zu sehen, kann das Verbindungselement 320 über den in den 7D und 7E abgeschiedenen Bondungsmaterialien 710 angeordnet werden. Das Anordnen der Verbindunselemente 320 über mehreren Halbleiterleistungschips 130 und Kontaktinseln (Kontaktpads) 330 kann in einem Batch-Prozess ausgeführt werden.
  • Wie in 7G zu sehen, wird Energie angelegt, um das Bondungsmaterial 710 aufzuschmelzen, zu sintern oder auszuhärten. Die Energie kann durch Wärme, Strahlung usw. angelegt werden. Zum Beispiel kann Wärme in einem Ofen, zum Beispiel einem Aufschmelzofen, angelegt werden. Durch das Anlegen von Energie verbindet das Bondungsmaterial 710, zum Beispiel Lot, Metallpaste oder leitfähiger Klebstoff, elektrisch und mechanisch die Oberseite 112 des Trägers 110 mit der ersten Fläche 121 des Metallblocks 120, die zweite Fläche 132 des Halbleiterleistungschips 130 mit der Unterseite 321 des Verbindungselements 320, und die Oberseite 335 der Kontaktinsel (Kontaktpad) 330 mit der Unterseite 321 an dem Vorsprung 320a des Verbindungselements 320.
  • Die sequenziellen Prozessstufen, wie in den 7A–7G veranschaulicht, können zum Beispiel in einer anderen Reihenfolge ausgeführt werden. Zum Beispiel kann der Metallblock 120 nach dem Schritt von 7C und vor dem Schritt von 7D an den elektrisch leitenden Träger 110 gebondet werden. Gemäß einer anderen Variante braucht der Halbleiterleistungschip 130 nur auf dem Metallblock 120 in 7F angeordnet zu werden, aber nicht an diesen gebondet zu werden. In diesem Fall kann ein einzelner abschließender Temperaturprozess, zum Beispiel ein Aufschmelzschritt, ausreichen, um alle Bondverbindungen in dem Halbleiterbauelement 700 herzustellen.
  • Obgleich im vorliegenden Text konkrete Ausführungsformen veranschaulicht und beschrieben wurden, ist dem Fachmann klar, dass eine Vielzahl verschiedener alternativer und/oder äquivalenter Implementierungen an die Stelle der konkret gezeigten und beschriebenen Ausführungsformen treten können, ohne vom Konzept der vorliegenden Erfindung abzuweichen. Unter diese Anmeldung sollen ebenso alle Adaptierungen oder Variationen der im vorliegenden Text konkret besprochenen Ausführungsformen fallen.

Claims (21)

  1. Halbleiterbauelement, das aufweist: einen elektrisch leitenden Träger mit einer Montagefläche; einen Metallblock mit einer ersten Fläche, die dem Träger zugewandt ist, und einer zweiten Fläche, die von dem elektrisch leitenden Träger fortweist; und einen Halbleiterleistungschip, der über der zweiten Fläche des Metallblocks angeordnet ist.
  2. Halbleiterbauelement nach Anspruch 1, das ferner aufweist: eine erste Bondungsschicht, die die Montagefläche des elektrisch leitenden Trägers mit der ersten Fläche des Metallblocks mechanisch und elektrisch verbindet.
  3. Halbleiterbauelement nach Anspruch 2, wobei die erste Bondungsschicht eine Diffusionslotschicht, eine Weichlotschicht, eine gesinterte Metallschicht, eine Nanopastenschicht oder eine leitende Klebstoffschicht ist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, das ferner aufweist: eine zweite Bondungsschicht, die die zweite Fläche des Metallblocks mechanisch und elektrisch mit einer ersten Fläche des Halbleiterleistungschips verbindet.
  5. Halbleiterbauelement nach Anspruch 4, wobei die zweite Bondungsschicht eine Diffusionslotschicht, eine Weichlotschicht, eine gesinterte Metallschicht, eine Nanopastenschicht oder eine leitende Klebstoffschicht ist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Metallblock eine Dicke, zwischen den ersten und zweiten Flächen des Metallblocks gemessen, von gleich oder größer als 0,5 mm, 0,75 mm, 1,0 mm, 1,25 mm oder 1,5 mm hat.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Metallblock eine Dicke, zwischen den ersten und zweiten Flächen des Metallblocks gemessen, von gleich oder größer als dem 1,5-, 2,0-, 3,0-, 4,0- oder 5,0-fachen der Dicke des elektrisch leitenden Trägers hat.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt der ersten Fläche des Metallblocks gleich oder größer als 8,0 mm2, 14,0 mm2, 20,0 mm2 oder 26,0 mm2 ist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt einer ersten Fläche des Halbleiterleistungschips, die mit der zweiten Fläche des Metallblocks verbunden ist, gleich oder kleiner als 10,0 mm2, 7,5 mm2, 5,0 mm2, 2,5 mm2 oder 1,0 mm2 ist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt der ersten Fläche des Metallblocks gleich oder größer als 3Tm·(3Tm/4 + Fc0,5) + Fc ist, wobei Tm die Dicke des Metallblocks, zwischen den ersten und zweiten Flächen des Metallblocks gemessen, ist und Fc ein Flächeninhalt einer ersten Fläche des Halbleiterleistungschips ist, welche mit der zweiten Fläche des Metallblocks verbunden ist.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein Flächeninhalt der ersten Fläche des Metallblocks gleich oder größer als 4Tm·(Tm + Fc0,5) + Fc ist, wobei Tm die Dicke des Metallblocks, zwischen den ersten und zweiten Flächen des Metallblocks gemessen, ist und Fc ein Flächeninhalt einer ersten Fläche des Halbleiterleistungschips ist, welche mit der zweiten Fläche des Metallblocks verbunden ist.
  12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterleistungschip ein vertikaler Halbleiterleistungschip ist.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterleistungschip ein GaN-Leistungschip, ein Si-Leistungschip oder ein SiC-Leistungschip ist.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Wärmeleistung des Halbleiterleistungschips gleich oder größer als 3,0 W, 5,0 W, 7,0 W oder 9,0 W ist.
  15. Halbleiterbauelement nach Anspruch 4, das ferner aufweist: ein Verbindungselement mit einer ersten Fläche, die mit einer zweiten Fläche des Halbleiterleistungschips gegenüber der ersten Fläche des Halbleiterleistungschips verbunden ist.
  16. Halbleiterbauelement nach Anspruch 15, wobei das Verbindungselement ein Kontaktclip ist.
  17. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement ein Wechselstrom-Gleichstrom-Wandler oder ein Gleichstrom-Gleichstrom-Wandler ist.
  18. Halbleiter-Package, das aufweist: einen Leiterrahmen mit einer Dicke Tl; einen Metallblock, der an dem Leiterrahmen montiert ist, wobei der Metallblock eine Dicke Tm hat, wobei Tm gleich oder größer als 1,5-mal Tl ist; und einen Halbleiterleistungschip, der an dem Metallblock montiert ist.
  19. Halbleiter-Package nach Anspruch 18, wobei der Metallblock eine seitliche Mindestabmessung des 1,5-fachen einer entsprechenden seitlichen Abmessung des Halbleiterleistungschips an einer an dem Leiterrahmen montierten Fläche hat.
  20. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das umfasst: Bonden eines Halbleiterleistungschips an einen Metallblock; und Bonden des Metallblocks an einen elektrisch leitenden Träger.
  21. Verfahren nach Anspruch 20, das ferner umfasst: Abscheiden eines ersten Bondungsmaterials auf dem elektrisch leitenden Träger; Anordnen des Metallblocks auf dem ersten Bondungsmaterial; Abscheiden eines zweiten Bondungsmaterials auf dem Halbleiterleistungschip; Anordnen eines Kontaktclips auf dem zweiten Bondungsmaterial; und Anlegen von Energie zum Montieren des Metallblocks an dem elektrisch leitenden Träger und zum Montieren des Kontaktclips an dem Halbleiterleistungschip.
DE102014105462.8A 2013-04-17 2014-04-16 Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen Active DE102014105462B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/864,350 US9147631B2 (en) 2013-04-17 2013-04-17 Semiconductor power device having a heat sink
US13/864,350 2013-04-17

Publications (2)

Publication Number Publication Date
DE102014105462A1 true DE102014105462A1 (de) 2014-10-23
DE102014105462B4 DE102014105462B4 (de) 2022-01-05

Family

ID=51629079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105462.8A Active DE102014105462B4 (de) 2013-04-17 2014-04-16 Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen

Country Status (3)

Country Link
US (1) US9147631B2 (de)
CN (1) CN104112721A (de)
DE (1) DE102014105462B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014222818A1 (de) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013000119A1 (en) * 2011-06-28 2013-01-03 Telefonaktiebolaget L M Ericsson (Publ) Electronic device with heat-dissipating structure
JP2015015350A (ja) * 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置
CN105742252B (zh) * 2014-12-09 2019-05-07 台达电子工业股份有限公司 一种功率模块及其制造方法
CN111542921B (zh) * 2018-01-05 2024-03-19 三菱电机株式会社 半导体装置
US11145575B2 (en) * 2018-11-07 2021-10-12 UTAC Headquarters Pte. Ltd. Conductive bonding layer with spacers between a package substrate and chip
WO2021050912A1 (en) 2019-09-13 2021-03-18 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139555A (ja) 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
US5272375A (en) 1991-12-26 1993-12-21 E. I. Du Pont De Nemours And Company Electronic assembly with optimum heat dissipation
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
JP2005101149A (ja) * 2003-09-24 2005-04-14 Sharp Corp 半導体発光装置及びその製造方法
JP4595665B2 (ja) 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
DE102005034012A1 (de) 2005-07-18 2006-11-09 Infineon Technologies Ag Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
DE102005054872B4 (de) 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
JP4450230B2 (ja) 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
CN101118895A (zh) 2006-08-03 2008-02-06 飞思卡尔半导体公司 具有内置热沉的半导体器件
JP4420001B2 (ja) 2006-09-11 2010-02-24 株式会社日立製作所 パワー半導体モジュール
KR20080065153A (ko) 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
US7982309B2 (en) 2007-02-13 2011-07-19 Infineon Technologies Ag Integrated circuit including gas phase deposited packaging material
CN102683221B (zh) * 2011-03-17 2017-03-01 飞思卡尔半导体公司 半导体装置及其组装方法
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014222818A1 (de) * 2014-11-07 2016-05-12 Danfoss Silicon Power Gmbh Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
DE102014222818B4 (de) * 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
DE102016108000B3 (de) * 2016-04-29 2016-12-15 Danfoss Silicon Power Gmbh Verfahren zum stoffschlüssigen Verbinden einer ersten Komponente eines Leistungshalbleitermoduls mit einer zweiten Komponente eines Leistungshalbleitermoduls
US10438924B2 (en) 2016-04-29 2019-10-08 Danfoss Silicon Power Gmbh Method for cohesively connecting a first component of a power semiconductor module to a second component of a power semiconductor module

Also Published As

Publication number Publication date
US9147631B2 (en) 2015-09-29
CN104112721A (zh) 2014-10-22
DE102014105462B4 (de) 2022-01-05
US20140312360A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE102013015942B4 (de) Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung
DE102014113238B4 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE102015108700A1 (de) Halbleiter-Leistungs-Package und Verfahren zu ihrer Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102018112498A1 (de) Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102015101440B4 (de) Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
DE102015115999B4 (de) Elektronische Komponente
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102016104813A1 (de) Halbleiterpackage mit integrierter Ausgangsinduktivität auf einer gedruckten Leiterplatte
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative