DE102014222818B4 - Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern - Google Patents
Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern Download PDFInfo
- Publication number
- DE102014222818B4 DE102014222818B4 DE102014222818.2A DE102014222818A DE102014222818B4 DE 102014222818 B4 DE102014222818 B4 DE 102014222818B4 DE 102014222818 A DE102014222818 A DE 102014222818A DE 102014222818 B4 DE102014222818 B4 DE 102014222818B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- sintered
- density
- regions
- joining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/2732—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
- H01L2224/27418—Spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29017—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
- H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Laminated Bodies (AREA)
- Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
Abstract
Elektronik-Sandwichstruktur mit einem ersten (1) und mit einem zweiten Fügepartner (2), welche mittels einer aus einer auf zumindest einen der Fügepartner kontinuierlich aufgebrachten Sintermaterialschicht (3) resultierenden Sinterschicht (4a, 4b) zusammengesintert sind, wobei die Sinterschicht (4a, 4b) als eine geschlossene Verbindungsschicht ausgebildet ist, deren lokal gezielt angepasste Dichte in der Fläche der Schicht derart variiert, dass zumindest je ein Bereich höherer Dichte (4a) und niedrigerer Dichte (4b) miteinander abwechseln, wobei sich die Bereiche jeweils in Dickenrichtung der Sinterschicht über deren Dicke erstrecken und die Bereiche höherer Dichte Kontaktflächen zwischen den Fügepartnern (1, 2) aufweisen, deren Festigkeit hinsichtlich Adhäsion und Kohäsion höher ist als an den Kontaktflächen in den Bereichen geringerer Dichte, deren Festigkeit geringer als in den Bereichen höherer Dichte ist, wobei die Fügepartner (1, 2), deren Höhenprofil zu einer unterschiedlichen Dicke und Dichte der Sinterschicht (4a, 4b) führt, zumindest bereichsweise planparallel und nicht-planparallel zueinander angeordnete, jeweils der Verbindungsschicht zugewandte Oberflächen aufweisen und die Verbindungsschicht in den jeweiligen Bereichen planparalleler Anordnung der ihr zugewandten Oberflächen der Fügepartner (1, 2) eine konstante Dicke aufweist.
Description
- Die Erfindung betrifft eine Elektronik-Sandwichstruktur mit einem ersten und mit einem zweiten Fügepartner, welche mittels einer Sinterschicht zusammengesintert sind.
- Derartige Elektronik-Sandwichstrukturen werden in zahlreichen elektronischen Bauelementen, insbesondere in Bauelementen für die Leistungselektronik, eingesetzt. Silbersinterverbindungen werden überall dort eingesetzt, wo hohe Ströme bzw. hohe Stromdichten, eine sehr gute Wärmeübertragung, d. h. hohe Wärmeströme und eine zuverlässige mechanische Beanspruchbarkeit gewährleistet werden müssen. Dazu werden die zusammenzusinternden Fügepartner durch eine möglichst gleichmäßig dünne (typischerweise mit einer Dicke von 10 bis 50 µm), mehr oder weniger stark verdichtete Silbersinterschicht stoffschlüssig miteinander verbunden. Neben einer gleichmäßigen Schichtdicke wird eine möglichst homogene Verteilung der Silberpartikel und sonstiger Füllstoffe in der Sinterverbindungsschicht angestrebt. Insbesondere ist die so genannte Niedertemperaturverbindungstechnik dafür bekannt geworden. Diese wird insbesondere eingesetzt bei der Herstellung von großflächigen bipolaren Halbleitern. Mittlerweile wird diese Technik aber auch bei der IGBT-Modulherstellung eingesetzt. Für die Niedertemperaturverbindungstechnik werden Silberpulver und chemische Additive unter moderaten Temperaturen von etwa 230°C bei hohen mechanischen Belastungen von ca. 20 bis 30 MPa als Verbindungsmaterial und Sinterbedingungen zum Zusammensintern zweier Fügepartner angewendet. Dabei wird eine poröse Verbindungsschicht zwischen einem Substrat und einem Halbleiter geschaffen. Diese gesinterte Verbindung ist normalerweise relativ fest und stellt eine homogene Verbindung zwischen Halbleiter und Substrat dar. Nachteilig für ein derartiges Verbindungsverfahren vor allen Dingen im Hinblick auf eine Massenproduktion sind die hohen Materialkosten, die Nichtverträglichkeit mit heutigen Löttechnologien, die recht extremen Prozessparameter, der relativ lange Prozess des Sinterns, die Notwendigkeit der Verwendung von Edelmetallen und komplexen Werkzeugen und Maschinen.
- Hinzu kommt, dass die zusammenzusinternden Fügepartner typischerweise auch aus ungleichem Material bestehen. Zwar liegt darin auch der Vorteil, dass Metalle und metallisierte Nicht- und Halbleitermetalle zuverlässig verbunden werden können. Ungleiche Fügematerialen besitzen in der Regel aber auch unterschiedliche thermische Ausdehnungskoeffizienten (CTE). Dies führt nach dem Fügen im Materialverbund zu thermomechanischen Spannungen, die unter Umständen im Einsatz zu einer Schädigung der Elektronik-Sandwichstruktur führen können.
- Aus
WO 2013/053420 A1 - Ein Verfahren zur Schaffung einer Verbindung zwischen metallischen Formkörpern und einem Leistungshalbleiterchip ist in
WO 2013/053419 A1 - In
JP 2008 31 1371 A -
JP 2006 20 25 86 A JP 2008 31 13 71 A - In
US 2011/0114 706 A1 - Und schließlich ist in Rudzki, Fortschritt-Berichte VDI Nr. 376: Aufbaukonzepte für die Leistungselektronik mit der Niedertemperaturverbindungstechnik, VDI Verlag, Kapitel
4 , beschrieben, dass durch unterschiedlichen Schichtdickenauftrag und anschließendes Drucksintern innerhalb der Sinterschicht Bereiche unterschiedlicher Porosität erzeugt werden, welche in der flächenmäßigen Erstreckung der Sinterschicht abwechselnd zueinander angeordnet sind, wenn der Auftrag des Sintermaterials in einer welligen Struktur erfolgt ist. Wenn beim beispielsweise punktförmigen Auftragen des Sintermaterials die Punkte sehr dicht beieinander liegen, kann sich im Grenzfall eine plane Struktur mit auch homogener Silberverteilung ergeben. Bei Verwendung von Fügepartnern, welche zueinander gewandte planparallele Oberflächen haben, sind dann eher ganz geringe oder kaum Dichteänderungen innerhalb der Sinterschicht zu erwarten. Tatsächlich ergibt sich, dass beim Drucksintern ein variierendes Höhenprofil des Auftrags von Sintermaterial auf einem Fügepartner im Wesentlichen eingeebnet wird, gleichwohl können Bereiche existieren, in welchen die Sintermaterialschicht nicht oder nur sehr gering an den zusammenzusinternden Oberflächen der Fügepartner verbunden, d. h. angesintert sind. - Die thermomechanische Fehlanpassung der Fügepartner muss über die Verbindungsschicht hinreichend ausgeglichen werden. Das bedeutet, dass die spezifizierten Eigenschaften über den festgelegten Zeitraum erhalten bleiben. Daher ist versucht worden, die Sinterverbindungsschicht möglichst gleichmäßig und dünn auszubilden, damit an allen Stellen nahezu gleich gute Eigenschaften vorhanden sind. Es gibt nun Anwendungsgebiete für das Silbersintern, bei denen die Fügepartner sehr unterschiedliche Wärmeausdehnungskoeffizienten besitzen oder zumindestens ein Fügepartner sehr fragil ausgebildet ist. In diesen Fällen reicht die Elastizität der Silbersinterschicht nicht aus, und die Fehlanpassung führt zu Scherspannungen, welche letztendlich in einer Zerstörung der Integrität der Silbersinterschicht oder einer Kontaktschicht eines Fügepartners enden können.
- Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine Elektronik-Sandwichstruktur und ein Verfahren zu deren Herstellung zu schaffen, bei welchen die Sinterschicht gezielt bezüglich ihrer Eigenschaften dahingehend beeinflusst wird, dass selbst für Fügepartner unterschiedlicher thermischer Ausdehnungskoeffizienten eine hohe Lebensdauer der durch Sintern verbundenen Elektronik-Sandwichstruktur erreicht wird. Die Aufgabe besteht also auch darin, die CTE-Fehlanpassung der Fügepartner besser auszugleichen.
- Diese Aufgabe wird durch eine Elektronik-Sandwichstruktur mit den Merkmalen gemäß Anspruch 1 sowie durch ein Verfahren zum Ausbilden einer Sinterschicht einer Elektronik-Sandwichstruktur gemäß Anspruch 8 gelöst. Zweckmäßige Weiterbildungen sind in den jeweiligen abhängigen Ansprüchen definiert.
- Erfindungsgemäß weist eine Elektronik-Sandwichstruktur zumindest einen ersten und einen zweiten Fügepartner auf, welche mittels einer Sinterschicht zusammengesintert sind. Erfindungsgemäß wird die Sinterschicht, vorzugsweise eine Silbersinterschicht, bezüglich ihrer Flexibilität und Elastizität über eine lokal gezielt angepasste Dichte beeinflusst, um dadurch der Sinterschicht eine verbesserte Ausgleichseigenschaft der Wärmeausdehnungskoeffizienten-Fehlanpassung der Fügepartner zu verleihen. Dabei ist die Sinterschicht als eine im Wesentlichen geschlossene Verbindungsschicht ausgebildet, deren Dichte derart variiert, dass zumindest je ein Bereich höherer Dichte und niedrigerer Dichte miteinander abwechseln. Vorzugsweise sind die Bereiche höherer bzw. niedrigerer Dichte regelmäßig in definierten Mustern in der Sinterschicht hinsichtlich ihrer Verteilung in der Fläche angeordnet. Es ist jedoch auch möglich, dass eine unregelmäßige Verteilung der Bereiche höherer bzw. niedrigerer Dichte innerhalb der Sinterschicht vorgesehen ist. Diese dichte-bedingte Inhomogenität liegt nach dem Sintern vor und rührt daher, dass es zwischen den Fügepartnern Kontaktflächen gibt, die eine sehr gute Festigkeit aufweisen, und zwar hinsichtlich Adhäsion und Kohäsion, und auch Bereiche mit geringerer Festigkeit wie beispielsweise in den Bereichen zwischen den Bereichen höherer Dichte. Solche sich abwechselnden Bereiche mit unterschiedlichen Eigenschaften führen dazu, dass die erfindungsgemäße Sinterschicht, insbesondere eine im Niedertemperatursintern erzeugte Schicht, flexibler ist, aber dennoch gute mechanische Festigkeitseigenschaften aufweist.
- Vorzugweise ist die beim Auftragen und vor dem Sintern fließfähige oder pastöse Sinterschicht mit ihrer Oberfläche regelmäßig uneben ausgebildet, d. h. sie weist insbesondere Bereiche größerer Dicke und Bereiche kleinerer Dicke in definierten Mustern auf. Eine gezielte Variation der Dicke des Sinterpastenauftrags auf die Fügepartner führt dazu, dass beim Aufeinandersintern von planparallelen Oberflächen der Fügepartner sich Bereiche höherer Dichte in den Bereichen dickeren Sinterpastenauftrags und Bereiche geringerer Dichte in den Bereichen dünneren Sinterpastenauftrags ergeben.
- Erfindungsgemäß sind die Fügepartner mit einer solchen Oberfläche vorgesehen, welche der Sinterschicht zugewandt ist, welche beim Endzustand nach dem Sintern unterschiedliche Abstände zueinander aufweisen. Dies kann beispielsweise durch eine Stufung bzw. ein Höhenprofil in der Oberfläche zumindest eines der Fügepartner oder durch zumindest bereichsweise nicht-planparalleles Ausbilden der Oberfläche zumindest eines der Fügepartner erreicht werden. In den Bereichen geringeren Abstands der Fügepartner nach dem Sintern ergibt sich somit eine dünnere Sinterschicht, wohingegen in den Bereichen größeren Abstands eine dickere Sinterschicht ausgebildet ist. Bei zunächst vollkommen gleichmäßigem Sinterpastenauftrag führt das schließlich dazu, dass in den Bereichen geringeren Abstands der beiden Fügeflächen zueinander, d. h. der beiden Oberflächen der Fügepartner, eine höhere Dichte als in den Bereichen größeren Abstandes der Fügeflächen sich ausbildet. Je nach Ausbildung der Fügeflächen der jeweiligen Fügepartner kann damit eine regelmäßige Verteilung der Bereiche höherer Dichte innerhalb der Sinterschicht oder eine unregelmäßige Verteilung der Bereiche höherer Dichte in der Sinterschicht erzielt werden.
- Beim Auftragen der pastösen bzw. hochviskosen und nur leicht fließfähigen Sintermaterialschicht mit unterschiedlicher Dicke in unterschiedlichen Bereichen auf einer Oberfläche der beiden Fügepartner liegt somit nach dem Auftragen der Sinterpaste und nach dem Trocknen, jedoch vor dem Sintern wegen der welligen bzw. hügeligen Struktur ein Höhenprofil der aufgetragenen Sinterpaste vor. Dies Höhenprofil stellt ein erstes Höhenprofil dar und betrifft die aufgetragene Sinterpaste. Beim Vorsehen von zumindest bereichsweise nicht-planparallel angeordneten, jeweils auf die Sinterschicht weisenden Oberflächen der Fügepartner ist ebenfalls ein Höhenprofil vorhanden. Dieses zweite Höhenprofil ist somit ein Höhenprofil, welches an der Oberfläche zumindest eines der Fügepartner ausgebildet ist, wobei vorzugsweise die aufgetragene ebenfalls nur leicht fließfähige oder pastöse, jedenfalls eine relativ hohe Viskosität aufweisende Sinterpaste im Wesentlichen mit einer gleichmäßigen Dicke auf die jeweilige Oberfläche des jeweiligen Fügepartners aufgetragen ist, so dass wegen des Höhenprofils der zumindest einen Oberfläche eines der beiden Fügepartner nach dem Sintern eine Sinterschicht ausgebildet ist, welche nicht nur Bereiche unterschiedlicher Dicke, sondern auch Bereiche unterschiedlicher Dichte aufweist. Die Variation in der Dichte in Richtung, d. h. in der Fläche, der Schicht der nach dem Sintern ausgebildeten Verbindungsschicht bietet den Vorteil, dass die Verbindungsschicht flexibler gegenüber Spannungen ist, welche durch unterschiedliche Materialien und unterschiedlichen Wärmeausdehnungskoeffizienten der zueinander zusammengesinterten Teile der Elektronik-Sandwichstruktur resultieren. Man spricht auch von einem sog. „Stress Relief“, welchen eine derartige erfindungsgemäß ausgebildete Verbindungsschicht ermöglicht.
- Die Fügepartner weisen zumindest bereichsweise planparallel zueinander angeordnete, jeweils der Verbindungsschicht zugewandte Oberflächen auf. Es ist jedoch auch möglich, dass die Fügepartner kontinuierlich im Abstand zur gegenüberliegenden Fügefläche des anderen Fügepartners verlaufende Oberflächen bzw. Abstände der Fügeflächen zueinander, d. h. zumindest bereichsweise nicht-planparallele Oberflächen, aufweisen. Wenn beide Fügepartner so ausgebildet sind, dass der jeweils gegenüberliegende Fügepartner sozusagen bezüglich der Oberflächengestaltung gespiegelt zu dem anderen Fügepartner ist, ergeben sich Bereiche planparalleler Anordnung der einander zugewandten Oberfläche der Fügepartner, was zu in diesen Bereichen im Wesentlichen konstanter Dicke der Sinterschicht nach erfolgtem Sintern führt.
- Vorzugweise wird die Sinterpaste in definierten Mustern aus punktartigen kreisförmigen Flächen oder aus streifenförmigen Flächen aufgetragen. Wenn zum Zwecke des Sinterns die Fügepartner aufeinandergesintert werden, entsteht bei planparalleler Anordnung der beiden zueinander gewandten, zwischen sich die Sinterschicht einschließenden Oberflächen der Fügepartner eine Sinterschicht bzw. Verbindungsschicht mit im Wesentlichen konstanter Dicke, wobei in den Bereichen höheren Auftrags der Sinterschicht vor dem Sintern nach dem Sintern Bereiche höherer Dichte vorhanden sind. Unter punktartigen kreisförmigen Flächen soll in diesem Zusammenhang ein tröpfchenweises Auftragen der Sinterpaste auf der jeweiligen Fügefläche verstanden werden, wobei ein solches Tröpfchen selbstverständlich eine dreidimensionale Ausbildung hat, aber hier als punktartig bezeichnet werden soll. Die Sinterpaste wird dabei vorzugsweise Punkt neben Punkt aufgetragen, so dass eine insgesamt hügelige oder wellige Ausbildung der auf einem Fügepartner zunächst aufgetragenen Sinterpaste entsteht, gegen welche der zweite Fügepartner beim Sintern angedrückt wird.
- Eine gezielte Variation der Dicke des Schichtauftrages auf einen Fügepartner kann sich z.B. durch die Wahl des Auftragsverfahrens ergeben. Beim Siebdrucken können durch Maschen oder maskierte Bereiche dünnere Schichtdicken erzielt werden als in unmaskierten Bereichen des Siebes. Beim Ink-Jet-Verfahren werden punktförmige Anhäufungen erreicht, die ebenfalls zu Bereichen dickerer und zu Bereichen dünnerer Schichtdicke beitragen. Beim Spritzen werden nebeneinanderliegende zeilenartige Schichtdickenvariationen erreicht, bzw. bei gegeneinander verschränkten Spuren können gemusterte Schichtdickenvariationen erzielt werden.
- Vorzugsweise ist der erste Fügepartner ein Metall und der zweite Fügepartner ein metallisierter Nichtleiter oder ein metallisierter Halbleiter. Und weiter vorzugsweise ist die Sinterschicht die im Wesentlichen Silber enthaltende Verbindungsschicht.
- Vorzugsweise ist die Elektronik-Sandwichstruktur so ausgebildet, dass der erste Fügepartner ein Potenzialflächenelement und der zweite Fügepartner ein Substrat einer Leistungshalbleiterstruktur sind.
- Weiter vorzugsweise weist die Verbindungsschicht eine Dicke von 5 bis 20 µm, insbesondere von 10 bis 15 µm, insbesondere 10 µm auf.
- Gemäß einem zweiten Aspekt der Erfindung weist das Verfahren zum Ausbilden einer Sinterschicht einer Elektronik-Sandwichstruktur die folgenden Schritte auf:
- a) Zunächst wird eine fließfähige oder pastöse, im Wesentlichen kontinuierliche Sintermaterialschicht auf einen ersten Fügepartner aufgetragen.
- b) Daran schließt sich ein Trocknen dieser Sintermaterialschicht an.
- c) Nach dem Sintern des ersten Fügepartners mit der Sinterschicht auf einem zweiten Fügepartner werden in der eine lokal gezielt angepasste Dichte aufweisenden Sinterschicht miteinander abwechselnde, sich jeweils über die Dicke der Sinterschicht erstreckende Bereiche der Sinterschicht mit höherer Dichte und mit niedrigerer Dichte erzeugt.
- d) Es erfolgt ein Komprimieren der Sintermaterialschicht während des Sinterns des ersten Fügepartners mit der Sinterschicht auf einem zweiten Fügepartner, wobei sich die Bereiche jeweils in Dickenrichtung der Sinterschicht über deren Dicke erstrecken und die Bereiche höherer Dichte Kontaktflächen zwischen den Fügepartnern aufweisen, deren Festigkeit hinsichtlich Adhäsion und Kohäsion höher ist als an den Kontaktflächen in den Bereichen geringerer Dichte, deren Festigkeit geringer als in den Bereichen höherer Dichte ist.
- Vorzugweise wird das Sintern als Niedertemperatursintern durchgeführt. Weiter vorzugsweise wird die Sintermaterialschicht mit bereichsweise variierender Dicke auf den Fügepartner, d. h. in Form einer ein erstes Höhenprofil aufweisenden Schicht, aufgetragen und werden der erste und der zweite Fügepartner mit ihren planparallel angeordneten, jeweils auf die Sinterschicht weisenden Oberflächen aufeinandergesintert. Vorzugsweise ist die Sinterschicht die im Wesentlichen Silber aufweisende Verbindungsschicht. Durch das Auftragen der Sintermaterialschicht mit variierender Dicke auf den ersten Fügepartner wird beim nachfolgenden Sintern des zweiten Fügepartners auf den ersten Fügepartner eine Verbindungsschicht erzeugt, welche Bereiche höherer Dichte gefolgt bzw. umgeben von Bereichen geringerer Dichte aufweist. Damit wird die Elastizität und Flexibilität der Verbindungsschicht der Elektronik-Sandwichstruktur erhöht, so dass die Lebensdauer und Zuverlässigkeit im Betrieb erhöht werden.
- Vorzugsweise wird die Sintermaterialschicht durch Siebdrucken, Ink-Jet-Auftragen, Aufspritzen oder Dispensieren erzeugt. Die jeweils angewandten unterschiedlichen Verfahren führen zu einer gestalterischen Freiheit im Aufbringen der Sinterpaste in definierten Mustern, so dass nach dem Trocknen und Sintern eine definierte Verteilung der Bereiche erhöhter Dichte der Verbindungsschicht über die Verbindungsschicht erzielt wird.
- Vorzugsweise wird die Sintermaterialschicht in Punkten oder Streifen in definierten Mustern aufgebracht. Es ist jedoch auch möglich, dass die Punkte oder Streifen in unregelmäßigen Mustern aufgebracht werden; wie es auch möglich ist, dass Streifen in sich kreuzender Anordnung aufgebracht werden.
- Um Bereiche unterschiedlicher Dichte der Verbindungsschicht zu erzeugen, ist es gemäß einer Weiterbildung der Erfindung auch möglich, dass Fügepartner mit bereichsweise planparallel angeordneten, jeweils auf die Sinterschicht weisenden Oberflächen aufeinandergesintert werden. Wenn ein Fügepartner beispielsweise in seinem zentralen Bereich eine Verdickung aufweist, d. h. eine größere Dicke aufweist als in seinem Randbereich, und mit dieser Verdickung sozusagen in die Sinterschicht, welche auf dem gegenüberliegenden Fügepartner in im Wesentlichen gleicher Dicke als Sintermaterialschicht aufgetragen ist, hineingesintert wird, ergeben sich Bereiche geringerer Dichte an den Randbereichen, weil dort der Abstand zwischen den aufeinanderzuweisenden Oberflächen der Fügepartner größer ist als im zentralen Bereich der beiden zusammengesinterten Fügepartner, in welchem ein Bereich erhöhter Dichte der Sinterschicht erzeugt worden ist. Vorzugsweise sind die auf die Sinterschicht bzw. Verbindungsschicht weisenden Oberflächen zumindest bereichsweise nicht-planparallel ausgebildet. Das bedeutet, dass diese Oberflächen ein zweites Höhenprofil aufweisen, welches nach dem Sintern zu Bereichen variierender Dichte in der Verbindungsschicht führt.
- Mit der erfindungsgemäßen Verbindungsschicht mit variierender Dichte in ihrer flächenmäßigen Erstreckung kann eine höhere Zuverlässigkeit und Flexibilität erreicht werden, weil damit vor allen Dingen auch eine Variation des Wärmeausdehnungskoeffizienten der beiden zusammenzusinternden, durchaus aus unterschiedlichen Materialien bestehenden Fügepartner leichter kompensiert werden kann, als wenn eine Verbindungssicht mit konstanter Dicke und/oder konstanter Dichte vorgesehen wird.
- Weitere Vorteile und Ausbildungen der vorliegenden Erfindung werden nun anhand von zwei Ausführungsbeispielen in der nachfolgenden Zeichnung dargestellt. In der Zeichnung zeigen:
-
1a eine prinzipielle Anordnung von zwei Fügepartnern mit einer auf einem Fügepartner angeordneten Sinterschicht variierender Dicke; -
1 b eine Elektronik-Sandwichstruktur mit zusammengesinterten Fügepartnern mit Bereichen erhöhter Dichte in der Sinterschicht; -
2 eine Ansicht eines Schnittes entlang der EbeneA-A zur prinzipiellen Darstellung der Verteilung der Bereiche höherer Dichte in der Sinterschicht; -
3a ein Ausführungsbeispiel mit im Wesentlichen konstanter Dicke der Sinterschicht, aber variierendem Abstand der Fügeflächen der Fügepartner; und -
3b das Beispiel gemäß3a nach dem Sintern mit einem zentralen Bereich höherer Dichte und dezentralen Randbereichen geringerer Dichte der Sinterschicht zwischen den beiden Fügepartnern. - In
1a ist in prinzipieller Anordnung eine zwischen einem ersten Fügepartner1 und einem zweiten Fügepartner2 angeordnete Sintermaterialschicht3 dargestellt. Die Sintermaterialschicht ist in Form einer nur relativ gering fließfähigen bzw. pastösen Sinterpaste auf dem zweiten Fügepartner2 auf seiner dem ersten Fügepartner1 zugewandten Oberfläche bzw. Fügefläche aufgetragen. Die Sinterpaste ist dabei punktförmig aufgetragen, so dass Bereiche3a größerer Dicke und Bereiche3b kleinerer Dicke vor dem Sintern vorhanden sind. Die Sinterpaste hat beim Auftragen eine zähflüssige Konsistenz, deren Viskosität so hoch ist, dass ein vollständiges Verfließen der einzelnen punktförmig aufgetragenen, ein erstes Höhenprofil bildendes „Häufchen“ nicht auftritt. In diesem Zustand erfolgt vor dem Sintern auch noch ein Trocknen der Sinterpaste, so dass die in1a dargestellte Form der Sintermaterialschicht im Wesentlichen einer Form vor dem Sintern entspricht. - In
1b ist in prinzipieller Darstellung die Elektronik-Sandwichstruktur gemäß1a gezeigt, jedoch nach dem Sintern. Der erfolgte Sintervorgang ist durch den oberhalb der1b dargestellten Pfeil symbolisiert. Zwischen dem ersten Fügepartner1 und dem zweiten Fügepartner2 ist eine Sinterschicht3 als Verbindungsschicht ausgebildet. Sie weist Bereiche unterschiedlicher Dichte auf und ist daher inhomogen ausgebildet. Bereiche4b niedrigerer Dichte sind schraffiert gezeichnet, und Bereiche4a höherer Dichte sind durch eine höhere Schraffurdichte gekennzeichnet.1b zeigt, dass die Verbindungsschicht so aufgebaut ist, dass die Bereiche4a höherer Dichte von Bereichen4b niedrigerer Dichte umgeben sind. Während des Sintervorganges werden die Bereiche3a größerer Dicke durch die beim Sintern erfolgende Druckanwendung beim Zusammensintern des ersten Fügepartners1 und des zweiten Fügepartners2 zuerst und stärker zusammengedrückt. In gewisser Weise ist die Konsistenz der Sinterpaste in den „Häufchen“ so ähnlich wie die von Schnee. Denn beim Zusammenpressen wird das Häufchen zunächst abgeflacht und dadurch verdichtet, weshalb an den Bereichen3a größerer Dicke nach dem Sintern Bereiche4a höherer Dichte vorhanden sind. Da die Bereiche3b kleinerer Dicke jedenfalls zunächst beim Zusammensintern der Fügepartner1 ,2 nicht bzw. deutlich weniger zusammengepresst werden als die Bereiche3a größerer Dicke, sind auch nach dem Sintern in den Bereichen3b kleinerer Dicke Bereiche4b niedrigerer Dichte ausgebildet. Die Bereiche4a höherer Dichte sind regelmäßig in der Sinterschicht3 flächenmäßig verteilt. - Diese regelmäßige Anordnung der Bereiche
4a höherer Dichte in der Sinterschicht3 , welche von Bereichen4b niedrigerer Dichte umgeben sind, sind in2 dargestellt, welche eine Schnittansicht entlang der EbeneA-A in1b dargestellt ist. Um ein derartiges Muster einer mehr oder weniger gleichmäßigen Verteilung der Bereiche4a höherer Dichte in der flächenmäßigen Ausdehnung der Verbindungsschicht3 zu erreichen, sind beim Auftrag der Sinterpaste zu einer Sintermaterialschicht auf, wie im vorliegenden Fall, die Fügefläche des zweiten Fügepartners, wie in1a gezeigt, große Sorgfalt und gleichmäßiges Auftragen der einzelnen punktförmigen Sinterpastehäufchen erforderlich, um eine Sintermaterialschicht zu bilden, als im vorliegenden Fall die Verbindungsfläche des zweiten Fügepartners wie in1a gezeigt. Die in den1 und2 dargestellte erfindungsgemäße Sinterschicht bzw. die dargestellte Verbindungsschicht mit Bereichen4a höherer Dichte und Bereichen4b niedrigerer Dichte betrifft ein erstes Ausführungsbeispiel, bei welchem die Fügeflächen des ersten Fügepartners1 und des zweiten Fügepartners2 im Wesentlichen planparallel über der gesamten Sinterschicht ausgebildet sind. Bei einer derartigen planparallelen Ausbildung der Fügeflächen der Fügepartner1 ,2 muss also zur Erzielung einer erfindungsgemäßen Verbindungsschicht der Auftrag der Sinterpaste auf einer Fügefläche derart erfolgen, dass vor dem Sintern die Sinterpaste an ihrer der Fügefläche des anderen Fügepartners zugewandten Oberfläche wellig, hügelig oder berg- und talförmig, d. h. mit dem ersten Höhenprofil, ausgebildet sein. - In
3 ist ein Ausführungsbeispiel für eine Elektronik-Sandwichstruktur mit erfindungsgemäßer Verbindungsschicht variierender Dicke dargestellt, und zwar in3a in einem Zustand mit aufgetragener Sintermaterialschicht bzw. Sinterpaste vor dem Sintern und in3b das Ergebnis der zusammengesinterten Elektronik-Sandwichstruktur gemäß3a, d . h. nach dem Sintern. - Der Unterschied des Ausführungsbeispiels gemäß
3 gegenüber der gemäß den1 und2 beschriebenen Elektronik-Sandwichstruktur besteht nun darin, dass die zum Zwecke des Sinterns aufeinanderzugewandten Fügeflächen des ersten Fügepartners und des zweiten Fügepartners nicht mehr nur planparallel zueinander ausgebildet sind und dass die Sintermaterialschicht im Wesentlichen gleichmäßig, d. h. mit im Wesentlichen konstanter Dicke auf dem zweiten Fügepartner2 aufgetragen ist. Auch bei diesem Ausführungsbeispiel hat die Sinterpaste eine ähnliche Konsistenz wie im Fall des Ausführungsbeispiels gemäß den1 und2 . - Wenn nämlich der Sintervorgang unter Druckanwendung auf einen der oder auf beide Fügepartner
1 ,2 ausgeübt wird, wird durch die Erhöhung der Fügefläche des ersten Fügepartners1 in seinem mittleren Bereich eine stärkere Komprimierung der Sinterpaste der Sintermaterialschicht3 als an dessen Randbereichen erreicht, welche von der Erhöhung der Oberfläche nicht erfasst sind. Die beiden Teilbereiche der Fügefläche des ersten Fügepartners1 sind mit entsprechenden Übergängen aber im Wesentlichen planparallel zu der Fügefläche des zweiten Fügepartners2 , auf welchem die im Wesentlichen gleichmäßig dick aufgetragene Sinterpaste der Sintermaterialschicht3 vorhanden ist. Im Ergebnis des Sinterns entsteht dann ebenfalls wieder eine Elektronik-Sandwichstruktur, bei welcher die beiden Fügepartner zusammengesintert sind und die Verbindungsschicht Bereiche4a höherer Dichte und Bereiche4b niedrigerer Dichte aufweist. Die Bereiche4a höherer Dichte sind in3b durch eine Kreuzschraffur und die Bereiche4b niedrigerer Dichte durch eine normale Schraffur gekennzeichnet. Auch bei diesem Ausführungsbeispiel gemäß3b weist die Verbindungsschicht keinen homogenen Aufbau auf, was ihre Dichte in unterschiedlichen Bereichen anbelangt. Damit ist die erfindungsgemäße Verbindungsschicht in der Lage, durch unterschiedliche, gezielt herbeigeführte Festigkeitsvariationen beispielsweise unterschiedliche Wärmeausdehnungen wegen unterschiedlicher CTEs der zusammenzusinternden beiden Fügepartner1 ,2 bei unterschiedlichen Temperaturen dieser Fügepartner zumindest in hohem Maße auszugleichen. - Bezugszeichenliste
-
- 1
- erster Fügepartner
- 2
- zweiter Fügepartner
- 3
- Sinterschicht / Sintermaterialschicht
- 3a
- Bereich größerer Dicke
- 3b
- Bereich kleinerer Dicke
- 4a
- Bereich höherer Dichte
- 4b
- Bereich niedrigerer Dichte
Claims (11)
- Elektronik-Sandwichstruktur mit einem ersten (1) und mit einem zweiten Fügepartner (2), welche mittels einer aus einer auf zumindest einen der Fügepartner kontinuierlich aufgebrachten Sintermaterialschicht (3) resultierenden Sinterschicht (4a, 4b) zusammengesintert sind, wobei die Sinterschicht (4a, 4b) als eine geschlossene Verbindungsschicht ausgebildet ist, deren lokal gezielt angepasste Dichte in der Fläche der Schicht derart variiert, dass zumindest je ein Bereich höherer Dichte (4a) und niedrigerer Dichte (4b) miteinander abwechseln, wobei sich die Bereiche jeweils in Dickenrichtung der Sinterschicht über deren Dicke erstrecken und die Bereiche höherer Dichte Kontaktflächen zwischen den Fügepartnern (1, 2) aufweisen, deren Festigkeit hinsichtlich Adhäsion und Kohäsion höher ist als an den Kontaktflächen in den Bereichen geringerer Dichte, deren Festigkeit geringer als in den Bereichen höherer Dichte ist, wobei die Fügepartner (1, 2), deren Höhenprofil zu einer unterschiedlichen Dicke und Dichte der Sinterschicht (4a, 4b) führt, zumindest bereichsweise planparallel und nicht-planparallel zueinander angeordnete, jeweils der Verbindungsschicht zugewandte Oberflächen aufweisen und die Verbindungsschicht in den jeweiligen Bereichen planparalleler Anordnung der ihr zugewandten Oberflächen der Fügepartner (1, 2) eine konstante Dicke aufweist.
- Elektronik-Sandwichstruktur nach
Anspruch 1 , dadurch gekennzeichnet, dass die Sinterschicht Bereiche größerer Dichte und Bereiche kleinerer Dichte in definierten Mustern aufweist. - Elektronik-Sandwichstruktur nach
Anspruch 2 , dadurch gekennzeichnet, dass die definierten Muster aus punktartigen kreisförmigen Flächen oder aus streifenförmigen Flächen bestehen. - Elektronik-Sandwichstruktur nach einem der
Ansprüche 1 bis3 , dadurch gekennzeichnet, dass der erste Fügepartner ein Metall und der zweite Fügepartner ein metallisierter Nichtleiter oder ein metallisierter Halbleiter ist. - Elektronik-Sandwichstruktur nach einem der
Ansprüche 1 bis4 , dadurch gekennzeichnet, dass die Sinterschicht die im Wesentlichen Silber enthaltende Verbindungsschicht ist. - Elektronik-Sandwichstruktur nach einem der
Ansprüche 1 bis5 , dadurch gekennzeichnet, dass der erste Fügepartner ein Potenzialflächenelement und der zweite Fügepartner ein Substrat einer Leistungshalbleiterstruktur sind. - Elektronik-Sandwichstruktur nach einem der
Ansprüche 1 bis6 , dadurch gekennzeichnet, dass die Verbindungsschicht eine Dicke von 5 bis 20 µm, insbesondere 10 bis 15 µm, insbesondere 10 µm aufweist. - Verfahren zum Ausbilden einer Sinterschicht einer Elektronik-Sandwichstruktur gemäß einem der
Ansprüche 1 bis7 , welches die folgenden Schritte aufweist: a) Auftragen einer zähflüssigen oder pastösen, kontinuierlichen Sintermaterialschicht auf einem ersten Fügepartner, b) Trocknen der Sintermaterialschicht, c) Erzeugen von miteinander abwechselnden Bereichen in der als Verbindungsschicht ausgebildeten, eine lokal gezielt angepasste Dichte aufweisenden Sinterschicht mit höherer Dichte und mit niedrigerer Dichte, wobei sich die Bereiche jeweils über die Dicke der Sinterschicht erstrecken, d) Komprimieren der Sintermaterialschicht während des Sinterns des ersten Fügepartners mit der Sinterschicht auf einem zweiten Fügepartner, wobei sich die Bereiche jeweils in Dickenrichtung der Sinterschicht über deren Dicke erstrecken und die Bereiche höherer Dichte Kontaktflächen zwischen den Fügepartnern aufweisen, deren Festigkeit hinsichtlich Adhäsion und Kohäsion höher ist als an den Kontaktflächen in den Bereichen geringerer Dichte, deren Festigkeit geringer als in den Bereichen höherer Dichte ist. - Verfahren nach
Anspruch 8 , bei welchem das Sintern als Niedertemperatursintern durchgeführt wird. - Verfahren nach einem der
Ansprüche 8 oder9 , bei welchem die Sinterschicht durch Siebdrucken, Ink-Jet-Auftragen, Aufspritzen oder Dispensieren erzeugt wird. - Verfahren nach
Anspruch 8 oder9 , bei welchem der erste und der zweite Fügepartner mit ihren zumindest bereichsweise nicht-planparallel angeordneten, jeweils auf die Sintermaterialschicht weisenden Oberflächen aufeinandergesintert werden, nachdem die Sintermaterialschicht mit in den jeweiligen Bereichen konstanter Dicke auf den Fügepartner aufgetragen worden ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014222818.2A DE102014222818B4 (de) | 2014-11-07 | 2014-11-07 | Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern |
US15/524,038 US10332858B2 (en) | 2014-11-07 | 2015-10-30 | Electronic sandwich structure with two parts joined together by means of a sintering layer |
CN201580072487.7A CN107112304B (zh) | 2014-11-07 | 2015-10-30 | 具有借助于有较高密度和较低密度的交替区域的烧结层结合在一起的两个部分的电子夹层结构以及对应的制造方法 |
PCT/EP2015/075283 WO2016071233A2 (en) | 2014-11-07 | 2015-10-30 | Electronic sandwich structure with two parts to be joined that are sintered together by means of a sintering layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014222818.2A DE102014222818B4 (de) | 2014-11-07 | 2014-11-07 | Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014222818A1 DE102014222818A1 (de) | 2016-05-12 |
DE102014222818B4 true DE102014222818B4 (de) | 2019-01-03 |
Family
ID=54478009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014222818.2A Active DE102014222818B4 (de) | 2014-11-07 | 2014-11-07 | Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern |
Country Status (4)
Country | Link |
---|---|
US (1) | US10332858B2 (de) |
CN (1) | CN107112304B (de) |
DE (1) | DE102014222818B4 (de) |
WO (1) | WO2016071233A2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6399906B2 (ja) * | 2014-11-20 | 2018-10-03 | 三菱電機株式会社 | パワーモジュール |
US20170294397A1 (en) * | 2016-04-08 | 2017-10-12 | Hamilton Sundstrand Corporation | Die and substrate assembly with graded density bonding layer |
EP3416186A1 (de) * | 2017-06-14 | 2018-12-19 | Infineon Technologies AG | Halbleitersubstratanordnung mit bereichen mit unterschiedlichen porositäten und verfahren zur herstellung davon |
JP7130445B2 (ja) * | 2018-06-05 | 2022-09-05 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202586A (ja) | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
JP2008311371A (ja) | 2007-06-13 | 2008-12-25 | Denso Corp | 接合方法及び接合体 |
DE102009022660B3 (de) * | 2009-05-26 | 2010-09-16 | Semikron Elektronik Gmbh & Co. Kg | Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung |
US20110114706A1 (en) | 2008-06-25 | 2011-05-19 | Panasonic Corporation | Mounting structure, and method of manufacturing mounting structure |
WO2013053419A1 (de) | 2011-10-15 | 2013-04-18 | Danfoss Silicon Power Gmbh | Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen |
WO2013053420A1 (de) | 2011-10-15 | 2013-04-18 | Danfoss Silicon Power Gmbh | Leistungshalbleiterchip mit metallischen formkörpern zum kontaktieren mit dickdrähten oder bändchen sowie verfahren zu dessen herstellung |
DE102014105462A1 (de) * | 2013-04-17 | 2014-10-23 | Infineon Technologies Austria Ag | Halbleiterleistungsbauelement mit einer wärmesenke |
DE102014213083A1 (de) * | 2013-08-08 | 2015-02-12 | Mitsubishi Electric Corporation | Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4017347A (en) * | 1974-03-27 | 1977-04-12 | Gte Sylvania Incorporated | Method for producing ceramic cellular structure having high cell density |
JP3831208B2 (ja) | 2001-05-22 | 2006-10-11 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
WO2003039844A1 (de) * | 2001-10-30 | 2003-05-15 | Concept Laser Gmbh | Verfahren zur herstellung von dreidimensionalen sinter-werkstücken |
JP5525335B2 (ja) | 2010-05-31 | 2014-06-18 | 株式会社日立製作所 | 焼結銀ペースト材料及び半導体チップ接合方法 |
KR101204187B1 (ko) | 2010-11-02 | 2012-11-23 | 삼성전기주식회사 | 소성 접합을 이용한 파워 모듈 및 그 제조 방법 |
DE102011078582A1 (de) | 2011-07-04 | 2013-01-10 | Robert Bosch Gmbh | Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht |
DE202012004434U1 (de) | 2011-10-15 | 2012-08-10 | Danfoss Silicon Power Gmbh | Metallformkörper zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten |
DE102011088431B4 (de) | 2011-12-13 | 2022-04-14 | Robert Bosch Gmbh | Bondverbindung, Verfahren zum Herstellen einer Bondverbindung und Bondwerkzeug |
DE102012221396A1 (de) | 2012-11-22 | 2014-06-05 | Robert Bosch Gmbh | Anordnung für elektronische Baugruppen mit einer Verbindungsschicht mit einer Gradientenstruktur und/oder mit Abrundungen im Eckbereich |
-
2014
- 2014-11-07 DE DE102014222818.2A patent/DE102014222818B4/de active Active
-
2015
- 2015-10-30 CN CN201580072487.7A patent/CN107112304B/zh active Active
- 2015-10-30 WO PCT/EP2015/075283 patent/WO2016071233A2/en active Application Filing
- 2015-10-30 US US15/524,038 patent/US10332858B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202586A (ja) | 2005-01-20 | 2006-08-03 | Nissan Motor Co Ltd | 接合方法及び接合構造 |
JP2008311371A (ja) | 2007-06-13 | 2008-12-25 | Denso Corp | 接合方法及び接合体 |
US20110114706A1 (en) | 2008-06-25 | 2011-05-19 | Panasonic Corporation | Mounting structure, and method of manufacturing mounting structure |
DE102009022660B3 (de) * | 2009-05-26 | 2010-09-16 | Semikron Elektronik Gmbh & Co. Kg | Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung |
WO2013053419A1 (de) | 2011-10-15 | 2013-04-18 | Danfoss Silicon Power Gmbh | Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen |
WO2013053420A1 (de) | 2011-10-15 | 2013-04-18 | Danfoss Silicon Power Gmbh | Leistungshalbleiterchip mit metallischen formkörpern zum kontaktieren mit dickdrähten oder bändchen sowie verfahren zu dessen herstellung |
DE102014105462A1 (de) * | 2013-04-17 | 2014-10-23 | Infineon Technologies Austria Ag | Halbleiterleistungsbauelement mit einer wärmesenke |
DE102014213083A1 (de) * | 2013-08-08 | 2015-02-12 | Mitsubishi Electric Corporation | Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln |
Non-Patent Citations (1)
Title |
---|
Rudzki J: „Aufbaukonzept für die Leitungselektronik mit der Niedertemperatur-Verbindungstechnik" (Book Series: Fortschritt-Berichte VDI; series 21, No. 376) 2006, VDI Verlag GmbH, Düsseldorf, Germany; ISBN: 978-3-18-337621-6 * |
Also Published As
Publication number | Publication date |
---|---|
DE102014222818A1 (de) | 2016-05-12 |
CN107112304B (zh) | 2021-07-27 |
CN107112304A (zh) | 2017-08-29 |
US10332858B2 (en) | 2019-06-25 |
WO2016071233A3 (en) | 2016-06-30 |
US20180331065A1 (en) | 2018-11-15 |
WO2016071233A2 (en) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1330867B1 (de) | Betätigungselement und verfahren zu seiner herstellung | |
DE102014222819B4 (de) | Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung | |
DE102014222818B4 (de) | Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern | |
EP2729965B1 (de) | Verfahren zum herstellen eines halbleiterbauelements mit strukturierter sinterverbindungsschicht und halbleiterbauelement mit strukturierter sinterverbindungsschicht | |
DE102016110858B4 (de) | Gleitlager und Verfahren zum Herstellen desselben | |
DE102014213083B4 (de) | Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln | |
EP3036761B1 (de) | Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat | |
DE102014206608A1 (de) | Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube | |
DE102006025711A1 (de) | Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben | |
DE102014206601A1 (de) | Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube | |
DE102007037538A1 (de) | Baugruppe sowie Herstellung einer Baugruppe | |
WO2013013964A1 (de) | Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser | |
DE112014006572T5 (de) | Systeme und verfahren zum verstärkten kleben | |
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
EP1476907A2 (de) | Piezoaktor mit strukturierter aussenelektrode | |
EP2345095B1 (de) | Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Aussenelektrode bei einem Piezoaktor | |
WO2022012903A1 (de) | Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement | |
DE102008052914A1 (de) | Piezoaktor mit Sollbruchschicht | |
DE102015114579B4 (de) | Halbleiterchip | |
DE102007004893B4 (de) | Piezoelektrischer Vielschichtaktor und Verfahren zu seiner Herstellung | |
DE102018214778A1 (de) | Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul | |
DE102019217386A1 (de) | Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung | |
DE102006023088A1 (de) | Leistungshalbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102019108977B4 (de) | Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner | |
EP2184518A2 (de) | Flachdichtung sowie Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |
Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE |