DE102009046858B3 - Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls - Google Patents
Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls Download PDFInfo
- Publication number
- DE102009046858B3 DE102009046858B3 DE102009046858A DE102009046858A DE102009046858B3 DE 102009046858 B3 DE102009046858 B3 DE 102009046858B3 DE 102009046858 A DE102009046858 A DE 102009046858A DE 102009046858 A DE102009046858 A DE 102009046858A DE 102009046858 B3 DE102009046858 B3 DE 102009046858B3
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- semiconductor module
- copper
- metallization
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Revoked
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims description 10
- 238000001465 metallisation Methods 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000004382 potting Methods 0.000 claims abstract description 38
- 150000001875 compounds Chemical class 0.000 claims abstract description 24
- 230000035515 penetration Effects 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 14
- 238000005266 casting Methods 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 4
- 239000002318 adhesion promoter Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 229920002050 silicone resin Polymers 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 24
- 229940125898 compound 5 Drugs 0.000 description 17
- 238000005476 soldering Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- GXNNLIMMEXHBKV-UHFFFAOYSA-N 1,2,4-trichloro-3-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C=CC=2Cl)Cl)=C1 GXNNLIMMEXHBKV-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PQTCMBYFWMFIGM-UHFFFAOYSA-N gold silver Chemical compound [Ag].[Au] PQTCMBYFWMFIGM-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einem Leistungshalbleiterchip (8), der auf einer Metallisierungsschicht (22) eines Isolationsträgers (20) angeordnet ist. An die dem Schaltungsträger (2) abgewandte Seite des Leistungshalbleiterchips (8) ist an einer Verbindungsstelle (8c) ein Anschlussleiter (85) gebondet. Eine Vergussmasse (5) erstreckt sich vom Schaltungsträger (2) zumindest bis über die dem Schaltungsträger (2) abgewandte Seite (2) des Leistungshalbleiterchips (8) und überdeckt diese vollständig. Außerdem umschließt sie den Anschlussleiter (85) zumindest im Bereich der Verbindungsstelle (8c). Die Vergussmasse weist nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 auf. Beim Betrieb des Leistungshalbleitermoduls wird der Leistungshalbleiterchip (8) für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben.
Description
- Die Erfindung betrifft ein Leistungshalbleitermodul. Die in Leistungshalbleitermodulen verbauten Leistungshalbleiterchips werden häufig bei sehr hohen Temperaturen betrieben. Im Lauf der Weiterentwicklung der Leistungshalbleiterchips steigen die zulässigen Sperrschichttemperaturen im weiter an. Hierdurch entsteht die Problematik, dass sich eine sehr weiche Vergussmasse, z. B. ein Silikongel, die in das Leistungshalbleitermodul eingefüllt ist, von anderen Komponenten des Moduls wie z. B. Leistungshalbleiterchips, Anschlussleitern usw., die in die Vergussmasse eingebettet sind, im Lauf der Zeit unter Ausbildung von Hohlräumen oder Rissen ablöst. Hierdurch kann die Isolationsfestigkeit des Moduls beeinträchtigt werden.
- Au der
US 6,545,364 B2 ist ein elektrischer Schaltkreis mit einer Leiterbahnstruktur bekannt, auf der ein Halbleiterchip angeordnet ist. Auf seiner der Leiterbahnstruktur abgewandten Seite weist der Halbleiterchip eine Rückseitenmetallisierung auf. Ein erstes Ende einer metallischen Anschlussplatte aus Kupfer kontaktiert die Rückseitenmetallisierung mit Hilfe eines Lotes oder einer leitfähigen Paste. Das andere Ende der Anschlussplatte ist, ebenfalls Hilfe eines Lotes oder einer leitfähigen Paste, elektrisch leitend mit der Leiterbahnstruktur verbunden. Der Schaltkreis weist außerdem ein Isolationsharz auf, in das insbesondere die Leiterbahnstruktur eingebettet ist, das die Leiterbahnstruktur stützt, und das sich bis über die metallische Anschlussplatte hinaus erstreckt. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul mit einer Vergussmasse und einem Leistungshalbleiterchip bereitzustellen, bei dem auch bei hohen Betriebs- und/oder Lagertemperaturen die Ausbildung der genannten Hohlräume und Risse verhindert oder zumindest gegenüber herkömmlichen Leistungshalbleitermodulen verbessert wird. Eine weitere Aufgabe besteht darin, ein Verfahren zum Betrieb eines Leistungshalbleitermoduls bei hohen Temperaturen bereitzustellen.
- Diese Aufgaben werden durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 bzw. durch ein Verfahren zum Betrieb eines Leistungshalbleitermoduls gemäß Patentanspruch 11 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Ein Leistungshalbleitermodul umfasst einen Leistungshalbleiterchip, einen Schaltungsträger, einen elektrischen Anschlussleiter, sowie eine Vergussmasse. Der Schaltungsträger weist einen Isolationsträger mit einer Oberseite auf, auf der eine Metallisierungsschicht angeordnet ist. Der Leistungshalbleiterchip ist auf der dem Isolationsträger abgewandten Seite der Metallisierungsschicht auf dem Schaltungsträger angeordnet. Auf seiner dem Schaltungsträger abgewandten Oberseite weist der Leistungshalbleiterchip eine Chipmetallisierung aus Kupfer oder aus einer Kupferlegierung auf, wobei die Dicke dieser Chipmetallisierung wenigstens 1 μm beträgt. Der Anschlussleiter ist an einer Verbindungsstelle mit der Chipmetallisierung verbunden. Die Vergussmasse erstreckt sich vom Schaltungsträger zumindest bis über die dem Schaltungsträger abgewandte Seite des Leistungshalbleiterchips und überdeckt diese vollständig. Außerdem umschließt sie den Anschlussleiter so, dass er an keiner Stelle frei liegt. Die Vergussmasse weist außerdem nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 auf.
- Bei dem Verfahren zum Betrieb eines Leistungshalbleitermoduls wird ein solches Leistungshalbleitermodul für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben.
- Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
-
1 einen Vertikalschnitt durch ein mit einer Vergussmasse vergossenes Leistungshalbleitermodul; -
2 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels eines Bonddrahts elektrisch angeschlossen ist; -
3 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels eines Clips elektrisch angeschlossen ist; -
4 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels einer Anschlusslasche elektrisch angeschlossen ist; und -
5 eine Draufsicht auf ein anderes Leistungshalbleitermodul mit abgenommenem Gehäusedeckel vor dem Vergießen mit einer Vergussmasse. - Die nachfolgende detaillierte Beschreibung bezieht sich auf die begleiteten Zeichnungen, welche einen Teil der Beschreibung bilden, und in denen anhand konkreter Ausgestaltungen erläutert wird, auf welche Weise die Erfindung realisiert werden kann. Diesbezügliche Richtungsangaben wie z. B. ”oben”, ”unten”, ”vorne”, ”hinten”, ”vordere”, ”hintere” etc. wird in Bezug auf die Ausrichtung der erläuterten Figuren verwendet. Da die Elemente in den Ausgestaltungen in einer Vielzahl von verschiedenen Ausrichtungen angeordnet werden können, dient die richtungsgebundene Terminologie lediglich zur anschaulichen Erläuterung und ist in keiner Weise als beschränkend zu verstehen. Es wird darauf hingewiesen, dass die vorliegende Erfindung auch andere Ausgestaltungen umfassen kann. Weiterhin wird darauf hingewiesen, dass die Merkmale der verschiedenen, nachfolgend beschriebenen beispielhaften Ausgestaltungen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anders erwähnt ist, oder sofern nicht die Kombination bestimmter Merkmale aus technischen Gründen unmöglich ist.
-
1 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul100 . Das Leistungshalbleitermodul100 weist einen oder mehrere Leistungshalbleiterchips8 auf, die beispielsweise als MOSFETs, IGBTs, JFETs, Dioden, Thyristoren oder beliebige andere Leistungshalbleiterbauelemente ausgebildet sein können. - Die Leistungshalbleiterchips
8 des Leistungshalbleitermoduls100 sind auf einem oder mehreren Substraten2 angeordnet, das bzw. die wiederum mittels einer Verbindungsschicht42 fest mit einer optionalen, gemeinsamen Bodenplatte1 des Leistungshalbleitermoduls100 verbunden sind. Die Leistungshalbleiterchips8 sind Halbleiterchips mit hohen Nennströmen und/oder hohen Nennspannungen. Beispielsweise können die Nennströme größer als 50 A oder größer als 75 A sein, die Nennspannungen größer als zum Beispiel 400 V. Zudem können die Leistungshalbleiterchips Grundflächen von beispielsweise mehr als 5,5 mm × 5,5 mm oder mehr als 7 mm × 7 mm aufweisen. Um die Leistungshalbleiterchips8 elektrisch kontaktieren zu können, weisen sie auf ihrer dem betreffenden Substrat2 abgewandten Oberseite eine obere Chipmetallisierung auf, sowie auf ihrer dem betreffenden Substrat2 zugewandten Unterseite eine untere Chipmetallisierung. In1 sind die obere und die untere Chipmetallisierung jedoch nicht im Detail dargestellt. - Jedes der Substrate
2 umfasst einen als flaches Plättchen ausgebildeten Isolationsträger20 , der auf seiner nachfolgend als Oberseite20t bezeichneten oberen Hauptfläche mit einer oberen Metallisierung22 und auf seiner nachfolgend als Unterseite20b bezeichneten unteren Hauptfläche mit einer optionalen unteren Metallisierung21 versehen ist. Die obere Metallisierung22 ist strukturiert und weist dadurch voneinander beabstandete Leiterbahnen221 ,222 ,223 ,224 ,225 ,226 auf. - Die Leiterbahnen der oberen Metallisierung
21 können je nach Bedarf beliebig geformt sein. So können zumindest einige Leiterbahnen flächig ausgebildet sein oder einen flächigen Abschnitt aufweisen, so dass ein flächiger Abschnitt der oberen Metallisierung22 vorliegt, auf dem ein oder mehrere der Leistungshalbleiterchips8 mittels einer Verbindungsschicht41 unter Ausbildung einer elektrisch leitenden Verbindung zwischen dem flächigen Abschnitt und einer unterseitigen Metallisierung des oder der betreffenden Leistungshalbleiterchips8 befestigt werden können. - Als Verbindungstechniken zur Herstellung der Verbindungsschichten
42 und/oder 41 eignen sich z. B. Löten, Diffusionslöten, elektrisch leitendes Kleben. Ebenso geeignet ist Niedertemperatur-Drucksintern (NTV, LTJT). Es können für verschiedene Verbindungsschichten41 , und/oder für verschiedene Verbindungsschichten42 ,41 beliebige Verbindungstechniken in beliebigen Kombinationen miteinander eingesetzt werden. - Bei dem genannten Niedertemperatur-Drucksintern wird eine Paste mit Silber und einem Lösungsmittel zwischen die zu verbindenden Fügepartner eingebracht, also z. B. zur Herstellung einer Verbindungsschicht
41 zwischen einen Leistungshalbleiterchip8 und die obere Metallisierung22 , oder zur Herstellung der Verbindungsschicht42 zwischen die untere Metallisierung21 und die Bodenplatte1 . Um eine besonders hohe Festigkeit der Verbindung zu erhalten ist es vorteilhaft, wenn die miteinander zu verbindenden Teile an ihren miteinander zu verbindenden Oberflächen jeweils eine Beschichtung aus einem Edelmetall oder einer Edelmetalllegierung, z. B. aus Silber, Gold oder einer Gold-Silber-Legierung, aufweisen. - Die Fügepartner und die dazwischen befindliche Paste werden dann mit einem hohen Druck und in einem vorgegebenen Temperaturbereich in einer sauerstoffhaltigen Atmosphäre aneinander gepresst, wodurch eine feste und dauerhafte Verbindung zwischen den Fügepartner entsteht.
- Soweit Verbindungsschichten
42 und/oder 41 als Lötverbindungen ausgebildet sind, können die Verbindungsbereiche der oberen Metallisierung22 , der unteren Metallisierung21 sowie der Bodenplatte1 eine Oberflächenbeschichtung aufweisen, welche die Lötbarkeit verbessert. Als Materialien für derartige Oberflächenbeschichtungen eignen sich beispielsweise Silber, NiAu, NiPd oder NiPdAu. - Die Metallisierungen
21 und22 sind fest mit der Unterseite20b bzw. mit der Oberseite20t des Isolationsträgers20 verbunden. Bei dem Isolationsträger20 kann es sich z. B. um eine Keramik handeln. Als Keramikmaterialien hierfür eignen sich beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). Die Metallisierungen21 und22 bestehen aus Kupfer oder einer Kupferlegierung mit mehr als 90 Gew% oder zu mehr als 99 Gew% Kupfer. Ebenso können die Metallisierungen21 und/oder 22 jedoch auch aus CuFe2P oder CuSn6 gebildet sein. Bei dem Substrat2 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding), ein DAB-Substrat (DAB = Direct Aluminium Bonding) oder um ein AMB-Substrat (AMB = Active Metal Brazing) handeln. - Die elektrische Verschaltung des oder der Leistungshalbleiterchips
8 erfolgt zum einen durch die in der oberen Metallisierung22 des Substrats2 ausgebildeten Leiterbahnen. Zum anderen können elektrische Anschlussleiter vorgesehen sein, die z. B. als Bonddraht85 oder als metallische Verschienung9 mit einer oder mehreren Schienen, als flaches Bändchen (das z. B. ähnlich einem Bonddraht gebondet und während des Bondvorgangs von einer Rolle abgewickelt, gebondet und abschnitten werden kann), oder als vorgefertigtes Verbindungsblech mit etwa rechteckigem Leiterquerschnitt (”Clip”) ausgebildet sein können. Ein Anschlussleiter (hier lediglich beispielhaft der Bonddraht85 ) kann beispielsweise an einer Verbindungsstelle8c auf eine obere Metallisierung eines Leistungshalbleiterchips8 und/oder an einer Verbindungsstelle22c auf eine obere Metallisierung22 eines Substrates2 gebondet oder gelötet sein. Eine Schiene der Verschienung9 kann z. B. mit einer oberen Metallisierung eines Leistungshalbleiterchips8 oder einer oberen Metallisierung22 eines Substrates2 durch Löten, Diffusionslöten, Niedertemperatur-Drucksintern oder Ultraschallbonden verbunden werden. Verbindungen zwischen einer Schiene und einer oberen Metallisierung22 eines Substrates2 können außerdem auch durch Schweißen hergestellt werden. - Das Leistungshalbleitermodul
100 umfasst weiterhin ein Gehäuse6 mit einem umlaufenden, ringförmig geschlossenen, elektrisch isolierenden Gehäuserahmen61 , sowie einem optionalen Gehäusedeckel62 . Das Gehäuse6 kann beispielsweise aus Kunststoff bestehen und im Spritzgussverfahren hergestellt sein. Durch das Gehäuse6 und die Bodenplatte1 , die aus einem thermisch gut leitenden Material, beispielsweise aus Kupfer oder Aluminium, oder aus einer Legierung mit zumindest einem dieser Metalle besteht, entsteht ein im wesentlichen geschlossener Innenraum, in dem die Leistungshalbleiterchips8 und das oder die Substrate2 angeordnet sind. - Um das Leistungshalbleitermodul
100 extern zum Beispiel an eine Stromversorgung, eine Last, eine Steuereinheit usw. anzuschließen, sind Anschlüsse91 ,92 ,93 ,94 vorgesehen. Die Anschlüsse91 ,92 können zum Beispiel als Stromversorgungsanschlüsse ausgebildet sein und elektrisch und/oder mechanisch mit Abschnitten221 ,222 ,223 ,224 ,225 ,226 der oberen Metallisierung22 verbunden sein. Stromversorgungsanschlüsse können auch im Rahmen des Gehäuses positioniert und mit Bondrähten mit der oberen Substratmetallisierung22 verbunden sein. Die Anschlüsse93 ,94 können zum Beispiel Steueranschlüsse für einen oder mehrere der Leistungshalbleiterchips8 , oder Ausgangsanschlüsse, an denen Signale ausgegeben werden können, die Informationen betreffend den Status des Moduls100 bereitstellen. - Über den Leistungshalbleiterchips
8 ist eine optionale gedruckte Leiterplatte (PCB) 95 zum Verschalten interner Treiberanschlüsse vorgesehen. Die gedruckte Leiterplatte95 kann auch mit Steuerelektronik zum Ansteuern der steuerbaren der Leistungshalbleiterchips8 ausgestattet sein. Leistungshalbleitermodule, die eine Steuerelektronik enthalten, werden auch als intelligente Leistungsmodule (IPM – Intelligent Power Modules) bezeichnet. - Zur Erhöhung der Isolationsfestigkeit ist das Leistungshalbleitermodul
100 mit einer Vergussmasse5 vergossen. Die Vergussmasse5 kann sich in einer vertikalen Richtung v vom Schaltungsträger2 zumindest bis über die dem Schaltungsträger2 abgewandte Seite der Leistungshalbleiterchips8 erstrecken und diese vollständig überdecken. Außerdem kann sie zumindest die Anschlussleiter85 vollständig oder zumindest teilweise umschließen, die auf die den Schaltungsträgern2 abgewandten Seiten der Leistungshalbleiterchips8 gebondet sind, so, dass diese Anschlussleiter85 an keiner Stelle frei liegen. Sie kann sich außerdem optional bis über die Leiterplatte95 hinaus und sogar bis über die gegebenenfalls auf der Leiterplatte95 montierten Bauelemente erstrecken, so dass auch die Leiterplatte95 und ggf. die Bauelemente vollständig von der Vergussmasse5 überdeckt und in diese eingebettet sind. Hierdurch werden die in dem Leistungshalbleitermodul verbauten Komponenten sowohl elektrisch isoliert als auch mechanisch stabilisiert. Seitlich neben einem Schaltungsträger2 kann sich die Vergussmasse 5 außerdem bis zur Bodenplatte1 erstrecken, wie dies in dem gezeigten Beispiel zwischen den beiden Substraten2 der Fall ist. - Die Vergussmasse
5 weist nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 und optional von größer oder gleich 10 auf. Sie ist damit wesentlich härter als die üblichen für das Vergießen von Leistungshalbleitermodulen verwendeten Weichvergussmassen, deren Penetration etwa im Bereich von 50 bis 70 liegt. Hierdurch ergibt sich jedoch das Problem, dass beim Betrieb des Leistungshalbleitermoduls100 aufgrund der hohen Temperaturen und Temperaturwechselbelastungen starke Scherkräfte und Zugkräfte zwischen der Vergussmasse5 und den Anschlussleitern9 ,85 auftreten. Aufgrund dieser Kräfte verbietet sich der Einsatz einer derart harten Vergussmasse5 bei herkömmlichen Leistungshalbleitermodulen, da die in herkömmlichen Leistungshalbleitermodulen eingesetzten Anschlussleiter bzw. deren Verbindungen mit einer Oberseite eines Leistungshalbleiterchips und/oder mit einer oberen Substratmetallisierung keine ausreichende Langzeitstabilität aufweisen. - Deshalb ist bei Leistungshalbleitermodulen gemäß der vorliegenden Erfindung die Verwendung von Anschlussleitern
9 ,85 vorgesehen, die aus einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Materialien mit einem derart hohem Kupferanteil weisen eine signifikant höhere mechanische Stabilität auf als die Anschlussleiter bei herkömmlichen Leistungshalbleitermodulen, die typischer Weise aus Aluminium oder aluminiumbasierten Legierungen bestehen. Durch die Verwendung der genannten kupferbasierten Materialien kann zumindest bei solchen Anschlussleitern9 ,85 , die an mechanisch besonders neuralgischen Stellen des Leistungshalbleitermoduls angeordnet oder angeschlossen sind – trotz des Einsatzes einer diese Anschlussleiter9 ,85 kontaktierenden oder umschließenden harten Vergussmasse5 – eine ausreichende mechanische Dauerstabilität von den Anschlussleitern9 ,85 selbst und/oder von deren Verbindungsstellen beispielsweise mit einer Chipoberseite8t oder einer oberen Substratmetallisierung22 erreicht werden. - Beispielsweise kann es vorgesehen sein, dass alle Anschlussleiter
9 ,85 des Leistungshalbleitermoduls100 , die an Verbindungsstellen8c mit einer Chipoberseite8t verbunden sind und die zumindest an diesen Verbindungsstellen8c von der Vergussmasse5 bedeckt sind, aus einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Da die höchsten Temperaturen des Leistungshalbleitermoduls 100 im Bereich der Leistungshalbleiterchips8 auftreten, lassen sich durch diese Maßnahme signifikante Verbesserungen gegenüber herkömmlichen Modulen erzielen. - Weiterhin kann es vorteilhaft sein, wenn das gesamte Leistungshalbleitermodul
100 keine von der Vergussmasse5 ganz oder zumindest teilweise bedeckten Anschlussleiter9 ,85 aufweist, die aus einem anderen als einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Diese Verbesserungen wirken sich in besonderem Maße dann vorteilhaft aus, wenn die Leistungshalbleiterchips8 im Schaltwechselbetrieb eingesetzt werden, wie dies z. B. bei Umrichtern der Fall ist. Im Schaltwechselbetrieb werden die Leistungshalbleiterchips8 hochfrequent abwechselnd aufeinander folgend ein- und ausgeschaltet, so dass starke und schnell wechselnde Temperaturschwankungen auftreten, was vor allem die auf die Verbindungsstellen8c an den Chipoberseiten, aber auch die auf die Verbindungsstellen22t an der oberen Substratmetallisierung22 wirkenden Temperaturwechselbelastungen weiter erhöht. - Andererseits ist es nicht wünschenswert, dass die Vergussmasse
5 sehr hart eingestellt ist, da es dann wiederum zu starken thermomechanischen Spannungen zwischen der Vergussmasse5 und insbesondere den Anschlussleitern9 ,85 kommen kann. Es kann daher vorteilhaft sein, wenn die Vergussmasse5 nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von größer oder gleich 10 besitzt. - Bei der Vergussmasse
5 kann es sich beispielsweise um ein Silikongel, oder ein Silikonharz oder ein Epoxidharz handeln. Sie kann als ein-, zwei- oder mehrkomponentiger Vergusswerkstoff ausgebildet sein. Beispielsweise kann die Vergussmasse5 als zweikomponentiges Phenylsilikongel mit internem Haftvermittler ausgebildet sein. Die Penetration des Vergusses kann z. B. durch Variation des Mischungsverhältnisses der beiden Komponenten von härter zu Harz eingestellt werden. - Der Betrieb eines solchen Leistungshalbleitermoduls
100 kann so erfolgen, dass zumindest einer der Leistungshalbleiterchips8 für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C oder für eine Dauer von wenigstens 10 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 160°C betrieben wird. Insbesondere, wenn ein Leistungshalbleiterchip8 für eine Dauer von wenigstens 10 s bei einer Sperrschichttemperatur von nicht weniger als 175°C betrieben wird, kann es vorteilhaft sein, wenn ein an diesen Leistungshalbleiterchip8 gebondeter Bonddraht85 aus reinem Kupfer oder zu wenigstens 99,9 Gew% aus Kupfer besteht. - Die
2 bis4 zeigen jeweils einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse5 vergossenen Leistungshalbleitermoduls100 . Das Modul100 weist wenigstens einen Leistungshalbleiterchip8 auf, der als vertikaler Leistungshalbleiterchip ausgebildet ist, und der einen Halbleiterkörper80 umfasst, eine untere Chipmetallisierung81 , die an der dem Substrat2 zugewandten Seite des Leistungshalbleiterchips8 angeordnet ist, und eine obere Chipmetallisierung82 , die an der dem Substrat2 abgewandten Seite des Leistungshalbleiterchips8 angeordnet ist. Ergänzend zu den gezeigten Chipmetallisierungen81 ,82 zwischen dem Halbleiterkörper20 und der betreffenden Chipmetallisierung81 ,82 noch eine oder mehrere optionale Metallisierungsschichten, z. B. als Diffusionsbarrieren, vorgesehen sein. Ebenso können auf den dem Halbleiterkörper80 abgewandten Seiten der gezeigten Chipmetallisierungen81 ,82 noch eine oder mehrere weitere optionale Metallisierungsschichten vorgesehen sein, beispielsweise um die Lötbarkeit zu verbessern oder um eine Oxidation der betreffenden Chipmetallisierung81 ,82 zu verhindern. - Um den Leistungshalbleiterchip
8 oberseitig elektrisch anzuschließen, ist die obere Chipmetallisierung82 an einer Verbindungsstelle8c mit einem Anschlussleiter85 elektrisch leitend verbunden. Als Verbindungstechniken eignen sich hierzu beispielsweise Ultraschallbonden, Löten, Niedertemperatur-Drucksintern oder elektrisch leitendes Kleben. Der Anschlussleiter85 und die obere Chipmetallisierung82 sind zumindest im Bereich der Verbindungsstelle8c in die Vergussmasse5 eingebettet. - Da die Vergussmasse
5 nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von 10 bis 30 aufweist, ist es erforderlich, dass wegen der eingangs erläuterten Problematik erforderlich, dass die Verbindung eine ausreichende mechanische Stabilität aufweist. Um diese Stabilität zu erreichen, ist es vorgesehen, dass die obere Chipmetallisierung82 aus Kupfer besteht oder zumindest Kupfer aufweist und dass sie eine Dicke von wenigstens 1 μm aufweist. Die obere Chipmetallisierung82 kann beispielsweise auch überwiegend, d. h. zu mehr als 50 Gew%, aus Kupfer bestehen. Außerdem besteht der Anschlussleiter85 aus einem der folgenden Materialien: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. - In
2 ist der Anschlussleiter85 als Bonddraht ausgebildet, in3 als Clip oder Bändchen, und in4 als externe Anschlusslasche oder als Teil einer internen Verschienung des Moduls100 . Anstelle von nur einem Anschlussleiter können auch zwei oder mehr Anschlussleiter in beliebigen Kombinationen miteinander an weiteren, auf der oberen Chipmetallisierung82 befindlichen Verbindungsstellen8c der oberen Chipmetallisierung82 elektrisch leitend verbunden sein, z. B. um die für den Leistungshalbleiterchip8 erforderliche Stromtragfähigkeit zu erreichen. - Unabhängig davon, ob die obere Chipmetallisierung
82 mit nur einem oder mehreren Anschlussleitern85 angeschlossen ist, kann es beispielsweise vorgesehen sein, dass die Summe der Leiterquerschnitte aller Anschlussleiter85 , die an jeweils einer oberhalb der oberen Chipmetallisierung82 befindlichen Verbindungsstelle8c mit der oberen Chipmetallisierung82 verbunden sind, wenigstens 0,75 mm2 beträgt. -
5 zeigt eine Draufsicht auf ein anderes Leistungshalbleitermodul100 vor dem Vergießen mit einer Vergussmasse. Der Gehäusedeckel ist noch nicht auf den Gehäuserahmen61 aufgesetzt. Das Modul100 umfasst beispielhaft drei Substrate2 , von denen zwei mit Leistungshalbleiterchips8 bestückt sind. Wie in dieser Ansicht zu erkennen ist, können Bonddrähte85 nicht nur zwischen Leistungshalbleiterchips8 und Leiterbahnen221 ,222 ,223 ,224 ,225 ,226 ,227 der oberen Metallisierungen22 der Substrate2 vorgesehen sein, sondern auch zwischen Leiterbahnen226 ,224 ,225 ,227 und im Gehäuseinneren befindlichen Abschnitten von Außenanschlüssen91 ,92 ,93 bzw.94 . Nach dem Herstellen aller modulinternen Verbindungen kann das Modul mit einer Vergussmasse vergossen werden, die dieselben Eigenschaften aufweist und aus denselben Materialien oder Materialzusammensetzungen bestehen kann wie die anhand von1 erläuterte Vergussmasse5 . - Die vorliegende Erfindung wurde beispielhaft anhand von Ausführungsbeispielen erläutert. Grundsätzlich umfasst die Erfindungen jedoch auch andere Beispiele, die den erläuterten Prinzipien genügen. Zum Beispiel ist die Erfindung nicht auf Leistungshalbleitermodule beschränkt, die eine metallische Bodenplatte
1 aufweisen. Sie lässt sich auch bei so genannten ”bodenplattenlosen” Modulen einsetzen, bei denen die Unterseite des Moduls im wesentlichen nicht durch eine Bodenplatte1 sondern durch einen oder mehrere Schaltungsträger2 gebildet wird.
Claims (12)
- Leistungshalbleitermodul mit – einem Schaltungsträger (
2 ), der einen Isolationsträger (20 ) mit einer Oberseite (20t ) umfasst, auf der eine Metallisierungsschicht (22 ) angeordnet ist; – einem Leistungshalbleiterchip (8 ), der auf der dem Isolationsträger (20 ) abgewandten Seite der Metallisierungsschicht (22 ) auf dem Schaltungsträger (2 ) angeordnet ist, und der auf seiner dem Schaltungsträger (2 ) abgewandten Oberseite (8t ) eine obere Chipmetallisierung (82 ) aus Kupfer oder aus einer Kupferlegierung mit einer Dicke (d82) von größer oder gleich 1 μm aufweist; – einem elektrischen Anschlussleiter (85 ) aus Kupfer oder einer Kupferlegierung, der an einer Verbindungsstelle (8c ) mit der oberen Chipmetallisierung (82 ) verbunden ist; – einer Vergussmasse (5 ), die – sich vom Schaltungsträger (2 ) zumindest bis über die dem Schaltungsträger (2 ) abgewandte Seite des Leistungshalbleiterchips (8 ) erstreckt und diese vollständig überdeckt; – den Anschlussleiter zumindest im Bereich der Verbindungsstelle (8c ) umschließt; – nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 aufweist. - Leistungshalbleitermodul nach Anspruch 1, bei dem der Anschlussleiter (
85 ) aus reinem Kupfer, zu wenigstens 90 Gew% aus Kupfer, zu wenigstens 99 Gew% aus Kupfer oder zu wenigstens 99,9 Gew% aus Kupfer besteht. - Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem der Anschlussleiter (
85 ) als Bonddraht ausgebildet ist. - Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem der Anschlussleiter (
85 ) als Bändchen oder als metallischer Clip ausgebildet ist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Vergussmasse (
5 ) aus einem der folgenden Vergusswerkstoffe gebildet ist: – einem einkomponentigen Vergusswerkstoff; – einem zweikomponentigen Vergusswerkstoff; – einem Silikongel; – einem zweikomponentigen Phenylsilikongel mit internem Haftvermittler; – einem Silikonharz; – einem Epoxidharz. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (
20 ) als Keramikplättchen ausgebildet ist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Anschlussleiter (
85 ) und jeder weitere Anschlussleiter des Leistungshalbleitermoduls, der zumindest teilweise von der Vergussmasse (5 ) bedeckt ist, aus einem der in Anspruch 2 genannten Materialien gebildet ist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Vergussmasse (
5 ) nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von größer oder gleich 10 aufweist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Anschlussleiter (
85 ) an der Verbindungsstelle (8c ) an die dem Schaltungsträger (2 ) abgewandte Seite des Leistungshalbleiterchips (8 ) gebondet oder gelötet oder elektrisch leitend geklebt ist. - Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem ein oder mehrere Anschlussleiter (
85 ) vorgesehen sind, von denen jeder an jeweils einer an einer oberhalb der oberen Chipmetallisierung (82 ) befindlichen Verbindungsstelle (8c ) elektrisch leitend an die dem Schaltungsträger (2 ) abgewandte Seite des Leistungshalbleiterchips (8 ) gebondet oder gelötet oder elektrisch leitend geklebt ist, wobei die Summe der Leiterquerschnitte aller dieser Anschlussleiter (85 ) wenigstens 0,75 mm2 beträgt. - Verfahren zum Betrieb eines Leistungshalbleitermoduls, das gemäß einem der vorangehenden Ansprüche ausgestaltet ist, und bei dem der Leistungshalbleiterchip (
8 ) für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben wird. - Verfahren nach Anspruch 11, bei dem der Leistungshalbleiterchip (
8 ) für eine Dauer von wenigstens 10 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 160°C betrieben wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009046858A DE102009046858B3 (de) | 2009-11-19 | 2009-11-19 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
US12/949,017 US9129934B2 (en) | 2009-11-19 | 2010-11-18 | Power semiconductor module and method for operating a power semiconductor module |
CN201010610706.1A CN102136469B (zh) | 2009-11-19 | 2010-11-19 | 功率半导体模块以及操作功率半导体模块的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009046858A DE102009046858B3 (de) | 2009-11-19 | 2009-11-19 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102009046858B3 true DE102009046858B3 (de) | 2011-05-05 |
Family
ID=43829086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009046858A Revoked DE102009046858B3 (de) | 2009-11-19 | 2009-11-19 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
Country Status (3)
Country | Link |
---|---|
US (1) | US9129934B2 (de) |
CN (1) | CN102136469B (de) |
DE (1) | DE102009046858B3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013204883A1 (de) * | 2013-03-20 | 2014-09-25 | Robert Bosch Gmbh | Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4036967B1 (de) * | 2011-06-27 | 2024-03-13 | Rohm Co., Ltd. | Halbleitermodul |
US8963321B2 (en) * | 2011-09-12 | 2015-02-24 | Infineon Technologies Ag | Semiconductor device including cladded base plate |
JP5888995B2 (ja) * | 2012-01-16 | 2016-03-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102012211952B4 (de) * | 2012-07-09 | 2019-04-25 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement |
JP5741772B2 (ja) * | 2012-11-05 | 2015-07-01 | 日本精工株式会社 | 半導体モジュール |
CN102931175B (zh) * | 2012-11-14 | 2015-04-08 | 江苏爱普特半导体有限公司 | 一种晶闸管模块 |
US9064869B2 (en) * | 2013-08-23 | 2015-06-23 | Infineon Technologies Ag | Semiconductor module and a method for fabrication thereof by extended embedding technologies |
CN104867918A (zh) * | 2014-02-26 | 2015-08-26 | 西安永电电气有限责任公司 | 塑封式ipm模块及其dbc板的固定结构 |
DE102014111895A1 (de) | 2014-08-20 | 2016-02-25 | Infineon Technologies Ag | Metallisierte elektrische Komponente |
US9633957B2 (en) * | 2014-11-28 | 2017-04-25 | Infineon Technologies Ag | Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device |
JP7153649B2 (ja) * | 2016-12-16 | 2022-10-14 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | ゲートパスインダクタンスが低いパワー半導体モジュール |
US10074590B1 (en) * | 2017-07-02 | 2018-09-11 | Infineon Technologies Ag | Molded package with chip carrier comprising brazed electrically conductive layers |
US10283447B1 (en) * | 2017-10-26 | 2019-05-07 | Infineon Technologies Ag | Power semiconductor module with partially coated power terminals and method of manufacturing thereof |
US10304788B1 (en) | 2018-04-11 | 2019-05-28 | Semiconductor Components Industries, Llc | Semiconductor power module to protect against short circuit event |
RU184560U1 (ru) * | 2018-05-16 | 2018-10-30 | Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" | Силовой полупроводниковый модуль |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545364B2 (en) * | 2000-09-04 | 2003-04-08 | Sanyo Electric Co., Ltd. | Circuit device and method of manufacturing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10064691A1 (de) | 2000-12-22 | 2002-07-04 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung |
US6774465B2 (en) * | 2001-10-05 | 2004-08-10 | Fairchild Korea Semiconductor, Ltd. | Semiconductor power package module |
DE10357796B4 (de) | 2003-12-10 | 2007-09-27 | Infineon Technologies Ag | Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung |
DE102004021927B4 (de) * | 2004-05-04 | 2008-07-03 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul |
DE102005016650B4 (de) * | 2005-04-12 | 2009-11-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen |
DE102005030247B4 (de) | 2005-06-29 | 2009-06-04 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit |
DE102006018765A1 (de) * | 2006-04-20 | 2007-10-25 | Infineon Technologies Ag | Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung |
DE102006046851B4 (de) | 2006-10-02 | 2011-02-10 | Infineon Technologies Ag | Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers |
US8164176B2 (en) * | 2006-10-20 | 2012-04-24 | Infineon Technologies Ag | Semiconductor module arrangement |
US7821130B2 (en) * | 2008-03-31 | 2010-10-26 | Infineon Technologies Ag | Module including a rough solder joint |
US8237260B2 (en) * | 2008-11-26 | 2012-08-07 | Infineon Technologies Ag | Power semiconductor module with segmented base plate |
-
2009
- 2009-11-19 DE DE102009046858A patent/DE102009046858B3/de not_active Revoked
-
2010
- 2010-11-18 US US12/949,017 patent/US9129934B2/en active Active
- 2010-11-19 CN CN201010610706.1A patent/CN102136469B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545364B2 (en) * | 2000-09-04 | 2003-04-08 | Sanyo Electric Co., Ltd. | Circuit device and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013204883A1 (de) * | 2013-03-20 | 2014-09-25 | Robert Bosch Gmbh | Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul |
Also Published As
Publication number | Publication date |
---|---|
CN102136469B (zh) | 2016-08-03 |
US20110115068A1 (en) | 2011-05-19 |
US9129934B2 (en) | 2015-09-08 |
CN102136469A (zh) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009046858B3 (de) | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE102007046021B4 (de) | Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102008023127B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102005049687B4 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung | |
DE102006049949B3 (de) | Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102006060768B4 (de) | Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte | |
DE102009045181B4 (de) | Leistungshalbleitermodul | |
DE102009028360B3 (de) | Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102006060484B4 (de) | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102007016061B4 (de) | Modul mit Halbleiterchip und Verfahren | |
DE102014114808B4 (de) | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE112007000994T5 (de) | Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur | |
DE102009056787A1 (de) | Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102006031405A1 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle | |
DE102014110845A1 (de) | Mehrchipbauelement mit einem Substrat | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R026 | Opposition filed against patent |
Effective date: 20110728 |
|
R006 | Appeal filed | ||
R008 | Case pending at federal patent court | ||
R034 | Decision of examining division/federal patent court maintaining patent in limited form now final | ||
R037 | Decision of examining division or of federal patent court revoking patent now final | ||
R107 | Publication of grant of european patent cancelled |