DE102009046858B3 - Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls - Google Patents

Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls Download PDF

Info

Publication number
DE102009046858B3
DE102009046858B3 DE102009046858A DE102009046858A DE102009046858B3 DE 102009046858 B3 DE102009046858 B3 DE 102009046858B3 DE 102009046858 A DE102009046858 A DE 102009046858A DE 102009046858 A DE102009046858 A DE 102009046858A DE 102009046858 B3 DE102009046858 B3 DE 102009046858B3
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
copper
metallization
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Revoked
Application number
DE102009046858A
Other languages
English (en)
Inventor
Hans Dr. Hartung
Dirk Dr. Siepe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43829086&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102009046858(B3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102009046858A priority Critical patent/DE102009046858B3/de
Priority to US12/949,017 priority patent/US9129934B2/en
Priority to CN201010610706.1A priority patent/CN102136469B/zh
Application granted granted Critical
Publication of DE102009046858B3 publication Critical patent/DE102009046858B3/de
Revoked legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • H01L2224/84205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13062Junction field-effect transistor [JFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einem Leistungshalbleiterchip (8), der auf einer Metallisierungsschicht (22) eines Isolationsträgers (20) angeordnet ist. An die dem Schaltungsträger (2) abgewandte Seite des Leistungshalbleiterchips (8) ist an einer Verbindungsstelle (8c) ein Anschlussleiter (85) gebondet. Eine Vergussmasse (5) erstreckt sich vom Schaltungsträger (2) zumindest bis über die dem Schaltungsträger (2) abgewandte Seite (2) des Leistungshalbleiterchips (8) und überdeckt diese vollständig. Außerdem umschließt sie den Anschlussleiter (85) zumindest im Bereich der Verbindungsstelle (8c). Die Vergussmasse weist nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 auf. Beim Betrieb des Leistungshalbleitermoduls wird der Leistungshalbleiterchip (8) für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul. Die in Leistungshalbleitermodulen verbauten Leistungshalbleiterchips werden häufig bei sehr hohen Temperaturen betrieben. Im Lauf der Weiterentwicklung der Leistungshalbleiterchips steigen die zulässigen Sperrschichttemperaturen im weiter an. Hierdurch entsteht die Problematik, dass sich eine sehr weiche Vergussmasse, z. B. ein Silikongel, die in das Leistungshalbleitermodul eingefüllt ist, von anderen Komponenten des Moduls wie z. B. Leistungshalbleiterchips, Anschlussleitern usw., die in die Vergussmasse eingebettet sind, im Lauf der Zeit unter Ausbildung von Hohlräumen oder Rissen ablöst. Hierdurch kann die Isolationsfestigkeit des Moduls beeinträchtigt werden.
  • Au der US 6,545,364 B2 ist ein elektrischer Schaltkreis mit einer Leiterbahnstruktur bekannt, auf der ein Halbleiterchip angeordnet ist. Auf seiner der Leiterbahnstruktur abgewandten Seite weist der Halbleiterchip eine Rückseitenmetallisierung auf. Ein erstes Ende einer metallischen Anschlussplatte aus Kupfer kontaktiert die Rückseitenmetallisierung mit Hilfe eines Lotes oder einer leitfähigen Paste. Das andere Ende der Anschlussplatte ist, ebenfalls Hilfe eines Lotes oder einer leitfähigen Paste, elektrisch leitend mit der Leiterbahnstruktur verbunden. Der Schaltkreis weist außerdem ein Isolationsharz auf, in das insbesondere die Leiterbahnstruktur eingebettet ist, das die Leiterbahnstruktur stützt, und das sich bis über die metallische Anschlussplatte hinaus erstreckt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul mit einer Vergussmasse und einem Leistungshalbleiterchip bereitzustellen, bei dem auch bei hohen Betriebs- und/oder Lagertemperaturen die Ausbildung der genannten Hohlräume und Risse verhindert oder zumindest gegenüber herkömmlichen Leistungshalbleitermodulen verbessert wird. Eine weitere Aufgabe besteht darin, ein Verfahren zum Betrieb eines Leistungshalbleitermoduls bei hohen Temperaturen bereitzustellen.
  • Diese Aufgaben werden durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 bzw. durch ein Verfahren zum Betrieb eines Leistungshalbleitermoduls gemäß Patentanspruch 11 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein Leistungshalbleitermodul umfasst einen Leistungshalbleiterchip, einen Schaltungsträger, einen elektrischen Anschlussleiter, sowie eine Vergussmasse. Der Schaltungsträger weist einen Isolationsträger mit einer Oberseite auf, auf der eine Metallisierungsschicht angeordnet ist. Der Leistungshalbleiterchip ist auf der dem Isolationsträger abgewandten Seite der Metallisierungsschicht auf dem Schaltungsträger angeordnet. Auf seiner dem Schaltungsträger abgewandten Oberseite weist der Leistungshalbleiterchip eine Chipmetallisierung aus Kupfer oder aus einer Kupferlegierung auf, wobei die Dicke dieser Chipmetallisierung wenigstens 1 μm beträgt. Der Anschlussleiter ist an einer Verbindungsstelle mit der Chipmetallisierung verbunden. Die Vergussmasse erstreckt sich vom Schaltungsträger zumindest bis über die dem Schaltungsträger abgewandte Seite des Leistungshalbleiterchips und überdeckt diese vollständig. Außerdem umschließt sie den Anschlussleiter so, dass er an keiner Stelle frei liegt. Die Vergussmasse weist außerdem nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 auf.
  • Bei dem Verfahren zum Betrieb eines Leistungshalbleitermoduls wird ein solches Leistungshalbleitermodul für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
  • 1 einen Vertikalschnitt durch ein mit einer Vergussmasse vergossenes Leistungshalbleitermodul;
  • 2 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels eines Bonddrahts elektrisch angeschlossen ist;
  • 3 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels eines Clips elektrisch angeschlossen ist;
  • 4 einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse vergossenen Leistungshalbleitermoduls, bei dem ein Leistungshalbleiterchip oberseitig mittels einer Anschlusslasche elektrisch angeschlossen ist; und
  • 5 eine Draufsicht auf ein anderes Leistungshalbleitermodul mit abgenommenem Gehäusedeckel vor dem Vergießen mit einer Vergussmasse.
  • Die nachfolgende detaillierte Beschreibung bezieht sich auf die begleiteten Zeichnungen, welche einen Teil der Beschreibung bilden, und in denen anhand konkreter Ausgestaltungen erläutert wird, auf welche Weise die Erfindung realisiert werden kann. Diesbezügliche Richtungsangaben wie z. B. ”oben”, ”unten”, ”vorne”, ”hinten”, ”vordere”, ”hintere” etc. wird in Bezug auf die Ausrichtung der erläuterten Figuren verwendet. Da die Elemente in den Ausgestaltungen in einer Vielzahl von verschiedenen Ausrichtungen angeordnet werden können, dient die richtungsgebundene Terminologie lediglich zur anschaulichen Erläuterung und ist in keiner Weise als beschränkend zu verstehen. Es wird darauf hingewiesen, dass die vorliegende Erfindung auch andere Ausgestaltungen umfassen kann. Weiterhin wird darauf hingewiesen, dass die Merkmale der verschiedenen, nachfolgend beschriebenen beispielhaften Ausgestaltungen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anders erwähnt ist, oder sofern nicht die Kombination bestimmter Merkmale aus technischen Gründen unmöglich ist.
  • 1 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul 100. Das Leistungshalbleitermodul 100 weist einen oder mehrere Leistungshalbleiterchips 8 auf, die beispielsweise als MOSFETs, IGBTs, JFETs, Dioden, Thyristoren oder beliebige andere Leistungshalbleiterbauelemente ausgebildet sein können.
  • Die Leistungshalbleiterchips 8 des Leistungshalbleitermoduls 100 sind auf einem oder mehreren Substraten 2 angeordnet, das bzw. die wiederum mittels einer Verbindungsschicht 42 fest mit einer optionalen, gemeinsamen Bodenplatte 1 des Leistungshalbleitermoduls 100 verbunden sind. Die Leistungshalbleiterchips 8 sind Halbleiterchips mit hohen Nennströmen und/oder hohen Nennspannungen. Beispielsweise können die Nennströme größer als 50 A oder größer als 75 A sein, die Nennspannungen größer als zum Beispiel 400 V. Zudem können die Leistungshalbleiterchips Grundflächen von beispielsweise mehr als 5,5 mm × 5,5 mm oder mehr als 7 mm × 7 mm aufweisen. Um die Leistungshalbleiterchips 8 elektrisch kontaktieren zu können, weisen sie auf ihrer dem betreffenden Substrat 2 abgewandten Oberseite eine obere Chipmetallisierung auf, sowie auf ihrer dem betreffenden Substrat 2 zugewandten Unterseite eine untere Chipmetallisierung. In 1 sind die obere und die untere Chipmetallisierung jedoch nicht im Detail dargestellt.
  • Jedes der Substrate 2 umfasst einen als flaches Plättchen ausgebildeten Isolationsträger 20, der auf seiner nachfolgend als Oberseite 20t bezeichneten oberen Hauptfläche mit einer oberen Metallisierung 22 und auf seiner nachfolgend als Unterseite 20b bezeichneten unteren Hauptfläche mit einer optionalen unteren Metallisierung 21 versehen ist. Die obere Metallisierung 22 ist strukturiert und weist dadurch voneinander beabstandete Leiterbahnen 221, 222, 223, 224, 225, 226 auf.
  • Die Leiterbahnen der oberen Metallisierung 21 können je nach Bedarf beliebig geformt sein. So können zumindest einige Leiterbahnen flächig ausgebildet sein oder einen flächigen Abschnitt aufweisen, so dass ein flächiger Abschnitt der oberen Metallisierung 22 vorliegt, auf dem ein oder mehrere der Leistungshalbleiterchips 8 mittels einer Verbindungsschicht 41 unter Ausbildung einer elektrisch leitenden Verbindung zwischen dem flächigen Abschnitt und einer unterseitigen Metallisierung des oder der betreffenden Leistungshalbleiterchips 8 befestigt werden können.
  • Als Verbindungstechniken zur Herstellung der Verbindungsschichten 42 und/oder 41 eignen sich z. B. Löten, Diffusionslöten, elektrisch leitendes Kleben. Ebenso geeignet ist Niedertemperatur-Drucksintern (NTV, LTJT). Es können für verschiedene Verbindungsschichten 41, und/oder für verschiedene Verbindungsschichten 42, 41 beliebige Verbindungstechniken in beliebigen Kombinationen miteinander eingesetzt werden.
  • Bei dem genannten Niedertemperatur-Drucksintern wird eine Paste mit Silber und einem Lösungsmittel zwischen die zu verbindenden Fügepartner eingebracht, also z. B. zur Herstellung einer Verbindungsschicht 41 zwischen einen Leistungshalbleiterchip 8 und die obere Metallisierung 22, oder zur Herstellung der Verbindungsschicht 42 zwischen die untere Metallisierung 21 und die Bodenplatte 1. Um eine besonders hohe Festigkeit der Verbindung zu erhalten ist es vorteilhaft, wenn die miteinander zu verbindenden Teile an ihren miteinander zu verbindenden Oberflächen jeweils eine Beschichtung aus einem Edelmetall oder einer Edelmetalllegierung, z. B. aus Silber, Gold oder einer Gold-Silber-Legierung, aufweisen.
  • Die Fügepartner und die dazwischen befindliche Paste werden dann mit einem hohen Druck und in einem vorgegebenen Temperaturbereich in einer sauerstoffhaltigen Atmosphäre aneinander gepresst, wodurch eine feste und dauerhafte Verbindung zwischen den Fügepartner entsteht.
  • Soweit Verbindungsschichten 42 und/oder 41 als Lötverbindungen ausgebildet sind, können die Verbindungsbereiche der oberen Metallisierung 22, der unteren Metallisierung 21 sowie der Bodenplatte 1 eine Oberflächenbeschichtung aufweisen, welche die Lötbarkeit verbessert. Als Materialien für derartige Oberflächenbeschichtungen eignen sich beispielsweise Silber, NiAu, NiPd oder NiPdAu.
  • Die Metallisierungen 21 und 22 sind fest mit der Unterseite 20b bzw. mit der Oberseite 20t des Isolationsträgers 20 verbunden. Bei dem Isolationsträger 20 kann es sich z. B. um eine Keramik handeln. Als Keramikmaterialien hierfür eignen sich beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). Die Metallisierungen 21 und 22 bestehen aus Kupfer oder einer Kupferlegierung mit mehr als 90 Gew% oder zu mehr als 99 Gew% Kupfer. Ebenso können die Metallisierungen 21 und/oder 22 jedoch auch aus CuFe2P oder CuSn6 gebildet sein. Bei dem Substrat 2 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding), ein DAB-Substrat (DAB = Direct Aluminium Bonding) oder um ein AMB-Substrat (AMB = Active Metal Brazing) handeln.
  • Die elektrische Verschaltung des oder der Leistungshalbleiterchips 8 erfolgt zum einen durch die in der oberen Metallisierung 22 des Substrats 2 ausgebildeten Leiterbahnen. Zum anderen können elektrische Anschlussleiter vorgesehen sein, die z. B. als Bonddraht 85 oder als metallische Verschienung 9 mit einer oder mehreren Schienen, als flaches Bändchen (das z. B. ähnlich einem Bonddraht gebondet und während des Bondvorgangs von einer Rolle abgewickelt, gebondet und abschnitten werden kann), oder als vorgefertigtes Verbindungsblech mit etwa rechteckigem Leiterquerschnitt (”Clip”) ausgebildet sein können. Ein Anschlussleiter (hier lediglich beispielhaft der Bonddraht 85) kann beispielsweise an einer Verbindungsstelle 8c auf eine obere Metallisierung eines Leistungshalbleiterchips 8 und/oder an einer Verbindungsstelle 22c auf eine obere Metallisierung 22 eines Substrates 2 gebondet oder gelötet sein. Eine Schiene der Verschienung 9 kann z. B. mit einer oberen Metallisierung eines Leistungshalbleiterchips 8 oder einer oberen Metallisierung 22 eines Substrates 2 durch Löten, Diffusionslöten, Niedertemperatur-Drucksintern oder Ultraschallbonden verbunden werden. Verbindungen zwischen einer Schiene und einer oberen Metallisierung 22 eines Substrates 2 können außerdem auch durch Schweißen hergestellt werden.
  • Das Leistungshalbleitermodul 100 umfasst weiterhin ein Gehäuse 6 mit einem umlaufenden, ringförmig geschlossenen, elektrisch isolierenden Gehäuserahmen 61, sowie einem optionalen Gehäusedeckel 62. Das Gehäuse 6 kann beispielsweise aus Kunststoff bestehen und im Spritzgussverfahren hergestellt sein. Durch das Gehäuse 6 und die Bodenplatte 1, die aus einem thermisch gut leitenden Material, beispielsweise aus Kupfer oder Aluminium, oder aus einer Legierung mit zumindest einem dieser Metalle besteht, entsteht ein im wesentlichen geschlossener Innenraum, in dem die Leistungshalbleiterchips 8 und das oder die Substrate 2 angeordnet sind.
  • Um das Leistungshalbleitermodul 100 extern zum Beispiel an eine Stromversorgung, eine Last, eine Steuereinheit usw. anzuschließen, sind Anschlüsse 91, 92, 93, 94 vorgesehen. Die Anschlüsse 91, 92 können zum Beispiel als Stromversorgungsanschlüsse ausgebildet sein und elektrisch und/oder mechanisch mit Abschnitten 221, 222, 223, 224, 225, 226 der oberen Metallisierung 22 verbunden sein. Stromversorgungsanschlüsse können auch im Rahmen des Gehäuses positioniert und mit Bondrähten mit der oberen Substratmetallisierung 22 verbunden sein. Die Anschlüsse 93, 94 können zum Beispiel Steueranschlüsse für einen oder mehrere der Leistungshalbleiterchips 8, oder Ausgangsanschlüsse, an denen Signale ausgegeben werden können, die Informationen betreffend den Status des Moduls 100 bereitstellen.
  • Über den Leistungshalbleiterchips 8 ist eine optionale gedruckte Leiterplatte (PCB) 95 zum Verschalten interner Treiberanschlüsse vorgesehen. Die gedruckte Leiterplatte 95 kann auch mit Steuerelektronik zum Ansteuern der steuerbaren der Leistungshalbleiterchips 8 ausgestattet sein. Leistungshalbleitermodule, die eine Steuerelektronik enthalten, werden auch als intelligente Leistungsmodule (IPM – Intelligent Power Modules) bezeichnet.
  • Zur Erhöhung der Isolationsfestigkeit ist das Leistungshalbleitermodul 100 mit einer Vergussmasse 5 vergossen. Die Vergussmasse 5 kann sich in einer vertikalen Richtung v vom Schaltungsträger 2 zumindest bis über die dem Schaltungsträger 2 abgewandte Seite der Leistungshalbleiterchips 8 erstrecken und diese vollständig überdecken. Außerdem kann sie zumindest die Anschlussleiter 85 vollständig oder zumindest teilweise umschließen, die auf die den Schaltungsträgern 2 abgewandten Seiten der Leistungshalbleiterchips 8 gebondet sind, so, dass diese Anschlussleiter 85 an keiner Stelle frei liegen. Sie kann sich außerdem optional bis über die Leiterplatte 95 hinaus und sogar bis über die gegebenenfalls auf der Leiterplatte 95 montierten Bauelemente erstrecken, so dass auch die Leiterplatte 95 und ggf. die Bauelemente vollständig von der Vergussmasse 5 überdeckt und in diese eingebettet sind. Hierdurch werden die in dem Leistungshalbleitermodul verbauten Komponenten sowohl elektrisch isoliert als auch mechanisch stabilisiert. Seitlich neben einem Schaltungsträger 2 kann sich die Vergussmasse 5 außerdem bis zur Bodenplatte 1 erstrecken, wie dies in dem gezeigten Beispiel zwischen den beiden Substraten 2 der Fall ist.
  • Die Vergussmasse 5 weist nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 und optional von größer oder gleich 10 auf. Sie ist damit wesentlich härter als die üblichen für das Vergießen von Leistungshalbleitermodulen verwendeten Weichvergussmassen, deren Penetration etwa im Bereich von 50 bis 70 liegt. Hierdurch ergibt sich jedoch das Problem, dass beim Betrieb des Leistungshalbleitermoduls 100 aufgrund der hohen Temperaturen und Temperaturwechselbelastungen starke Scherkräfte und Zugkräfte zwischen der Vergussmasse 5 und den Anschlussleitern 9, 85 auftreten. Aufgrund dieser Kräfte verbietet sich der Einsatz einer derart harten Vergussmasse 5 bei herkömmlichen Leistungshalbleitermodulen, da die in herkömmlichen Leistungshalbleitermodulen eingesetzten Anschlussleiter bzw. deren Verbindungen mit einer Oberseite eines Leistungshalbleiterchips und/oder mit einer oberen Substratmetallisierung keine ausreichende Langzeitstabilität aufweisen.
  • Deshalb ist bei Leistungshalbleitermodulen gemäß der vorliegenden Erfindung die Verwendung von Anschlussleitern 9, 85 vorgesehen, die aus einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Materialien mit einem derart hohem Kupferanteil weisen eine signifikant höhere mechanische Stabilität auf als die Anschlussleiter bei herkömmlichen Leistungshalbleitermodulen, die typischer Weise aus Aluminium oder aluminiumbasierten Legierungen bestehen. Durch die Verwendung der genannten kupferbasierten Materialien kann zumindest bei solchen Anschlussleitern 9, 85, die an mechanisch besonders neuralgischen Stellen des Leistungshalbleitermoduls angeordnet oder angeschlossen sind – trotz des Einsatzes einer diese Anschlussleiter 9, 85 kontaktierenden oder umschließenden harten Vergussmasse 5 – eine ausreichende mechanische Dauerstabilität von den Anschlussleitern 9, 85 selbst und/oder von deren Verbindungsstellen beispielsweise mit einer Chipoberseite 8t oder einer oberen Substratmetallisierung 22 erreicht werden.
  • Beispielsweise kann es vorgesehen sein, dass alle Anschlussleiter 9, 85 des Leistungshalbleitermoduls 100, die an Verbindungsstellen 8c mit einer Chipoberseite 8t verbunden sind und die zumindest an diesen Verbindungsstellen 8c von der Vergussmasse 5 bedeckt sind, aus einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Da die höchsten Temperaturen des Leistungshalbleitermoduls 100 im Bereich der Leistungshalbleiterchips 8 auftreten, lassen sich durch diese Maßnahme signifikante Verbesserungen gegenüber herkömmlichen Modulen erzielen.
  • Weiterhin kann es vorteilhaft sein, wenn das gesamte Leistungshalbleitermodul 100 keine von der Vergussmasse 5 ganz oder zumindest teilweise bedeckten Anschlussleiter 9, 85 aufweist, die aus einem anderen als einem der folgenden Materialien bestehen: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer. Diese Verbesserungen wirken sich in besonderem Maße dann vorteilhaft aus, wenn die Leistungshalbleiterchips 8 im Schaltwechselbetrieb eingesetzt werden, wie dies z. B. bei Umrichtern der Fall ist. Im Schaltwechselbetrieb werden die Leistungshalbleiterchips 8 hochfrequent abwechselnd aufeinander folgend ein- und ausgeschaltet, so dass starke und schnell wechselnde Temperaturschwankungen auftreten, was vor allem die auf die Verbindungsstellen 8c an den Chipoberseiten, aber auch die auf die Verbindungsstellen 22t an der oberen Substratmetallisierung 22 wirkenden Temperaturwechselbelastungen weiter erhöht.
  • Andererseits ist es nicht wünschenswert, dass die Vergussmasse 5 sehr hart eingestellt ist, da es dann wiederum zu starken thermomechanischen Spannungen zwischen der Vergussmasse 5 und insbesondere den Anschlussleitern 9, 85 kommen kann. Es kann daher vorteilhaft sein, wenn die Vergussmasse 5 nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von größer oder gleich 10 besitzt.
  • Bei der Vergussmasse 5 kann es sich beispielsweise um ein Silikongel, oder ein Silikonharz oder ein Epoxidharz handeln. Sie kann als ein-, zwei- oder mehrkomponentiger Vergusswerkstoff ausgebildet sein. Beispielsweise kann die Vergussmasse 5 als zweikomponentiges Phenylsilikongel mit internem Haftvermittler ausgebildet sein. Die Penetration des Vergusses kann z. B. durch Variation des Mischungsverhältnisses der beiden Komponenten von härter zu Harz eingestellt werden.
  • Der Betrieb eines solchen Leistungshalbleitermoduls 100 kann so erfolgen, dass zumindest einer der Leistungshalbleiterchips 8 für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C oder für eine Dauer von wenigstens 10 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 160°C betrieben wird. Insbesondere, wenn ein Leistungshalbleiterchip 8 für eine Dauer von wenigstens 10 s bei einer Sperrschichttemperatur von nicht weniger als 175°C betrieben wird, kann es vorteilhaft sein, wenn ein an diesen Leistungshalbleiterchip 8 gebondeter Bonddraht 85 aus reinem Kupfer oder zu wenigstens 99,9 Gew% aus Kupfer besteht.
  • Die 2 bis 4 zeigen jeweils einen Vertikalschnitt durch einen Abschnitt eines mit einer Vergussmasse 5 vergossenen Leistungshalbleitermoduls 100. Das Modul 100 weist wenigstens einen Leistungshalbleiterchip 8 auf, der als vertikaler Leistungshalbleiterchip ausgebildet ist, und der einen Halbleiterkörper 80 umfasst, eine untere Chipmetallisierung 81, die an der dem Substrat 2 zugewandten Seite des Leistungshalbleiterchips 8 angeordnet ist, und eine obere Chipmetallisierung 82, die an der dem Substrat 2 abgewandten Seite des Leistungshalbleiterchips 8 angeordnet ist. Ergänzend zu den gezeigten Chipmetallisierungen 81, 82 zwischen dem Halbleiterkörper 20 und der betreffenden Chipmetallisierung 81, 82 noch eine oder mehrere optionale Metallisierungsschichten, z. B. als Diffusionsbarrieren, vorgesehen sein. Ebenso können auf den dem Halbleiterkörper 80 abgewandten Seiten der gezeigten Chipmetallisierungen 81, 82 noch eine oder mehrere weitere optionale Metallisierungsschichten vorgesehen sein, beispielsweise um die Lötbarkeit zu verbessern oder um eine Oxidation der betreffenden Chipmetallisierung 81, 82 zu verhindern.
  • Um den Leistungshalbleiterchip 8 oberseitig elektrisch anzuschließen, ist die obere Chipmetallisierung 82 an einer Verbindungsstelle 8c mit einem Anschlussleiter 85 elektrisch leitend verbunden. Als Verbindungstechniken eignen sich hierzu beispielsweise Ultraschallbonden, Löten, Niedertemperatur-Drucksintern oder elektrisch leitendes Kleben. Der Anschlussleiter 85 und die obere Chipmetallisierung 82 sind zumindest im Bereich der Verbindungsstelle 8c in die Vergussmasse 5 eingebettet.
  • Da die Vergussmasse 5 nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von 10 bis 30 aufweist, ist es erforderlich, dass wegen der eingangs erläuterten Problematik erforderlich, dass die Verbindung eine ausreichende mechanische Stabilität aufweist. Um diese Stabilität zu erreichen, ist es vorgesehen, dass die obere Chipmetallisierung 82 aus Kupfer besteht oder zumindest Kupfer aufweist und dass sie eine Dicke von wenigstens 1 μm aufweist. Die obere Chipmetallisierung 82 kann beispielsweise auch überwiegend, d. h. zu mehr als 50 Gew%, aus Kupfer bestehen. Außerdem besteht der Anschlussleiter 85 aus einem der folgenden Materialien: aus reinem Kupfer, aus wenigstens 90 Gew% Kupfer, aus wenigstens 99 Gew% Kupfer, oder aus wenigstens 99,9 Gew% Kupfer.
  • In 2 ist der Anschlussleiter 85 als Bonddraht ausgebildet, in 3 als Clip oder Bändchen, und in 4 als externe Anschlusslasche oder als Teil einer internen Verschienung des Moduls 100. Anstelle von nur einem Anschlussleiter können auch zwei oder mehr Anschlussleiter in beliebigen Kombinationen miteinander an weiteren, auf der oberen Chipmetallisierung 82 befindlichen Verbindungsstellen 8c der oberen Chipmetallisierung 82 elektrisch leitend verbunden sein, z. B. um die für den Leistungshalbleiterchip 8 erforderliche Stromtragfähigkeit zu erreichen.
  • Unabhängig davon, ob die obere Chipmetallisierung 82 mit nur einem oder mehreren Anschlussleitern 85 angeschlossen ist, kann es beispielsweise vorgesehen sein, dass die Summe der Leiterquerschnitte aller Anschlussleiter 85, die an jeweils einer oberhalb der oberen Chipmetallisierung 82 befindlichen Verbindungsstelle 8c mit der oberen Chipmetallisierung 82 verbunden sind, wenigstens 0,75 mm2 beträgt.
  • 5 zeigt eine Draufsicht auf ein anderes Leistungshalbleitermodul 100 vor dem Vergießen mit einer Vergussmasse. Der Gehäusedeckel ist noch nicht auf den Gehäuserahmen 61 aufgesetzt. Das Modul 100 umfasst beispielhaft drei Substrate 2, von denen zwei mit Leistungshalbleiterchips 8 bestückt sind. Wie in dieser Ansicht zu erkennen ist, können Bonddrähte 85 nicht nur zwischen Leistungshalbleiterchips 8 und Leiterbahnen 221, 222, 223, 224, 225, 226, 227 der oberen Metallisierungen 22 der Substrate 2 vorgesehen sein, sondern auch zwischen Leiterbahnen 226, 224, 225, 227 und im Gehäuseinneren befindlichen Abschnitten von Außenanschlüssen 91, 92, 93 bzw. 94. Nach dem Herstellen aller modulinternen Verbindungen kann das Modul mit einer Vergussmasse vergossen werden, die dieselben Eigenschaften aufweist und aus denselben Materialien oder Materialzusammensetzungen bestehen kann wie die anhand von 1 erläuterte Vergussmasse 5.
  • Die vorliegende Erfindung wurde beispielhaft anhand von Ausführungsbeispielen erläutert. Grundsätzlich umfasst die Erfindungen jedoch auch andere Beispiele, die den erläuterten Prinzipien genügen. Zum Beispiel ist die Erfindung nicht auf Leistungshalbleitermodule beschränkt, die eine metallische Bodenplatte 1 aufweisen. Sie lässt sich auch bei so genannten ”bodenplattenlosen” Modulen einsetzen, bei denen die Unterseite des Moduls im wesentlichen nicht durch eine Bodenplatte 1 sondern durch einen oder mehrere Schaltungsträger 2 gebildet wird.

Claims (12)

  1. Leistungshalbleitermodul mit – einem Schaltungsträger (2), der einen Isolationsträger (20) mit einer Oberseite (20t) umfasst, auf der eine Metallisierungsschicht (22) angeordnet ist; – einem Leistungshalbleiterchip (8), der auf der dem Isolationsträger (20) abgewandten Seite der Metallisierungsschicht (22) auf dem Schaltungsträger (2) angeordnet ist, und der auf seiner dem Schaltungsträger (2) abgewandten Oberseite (8t) eine obere Chipmetallisierung (82) aus Kupfer oder aus einer Kupferlegierung mit einer Dicke (d82) von größer oder gleich 1 μm aufweist; – einem elektrischen Anschlussleiter (85) aus Kupfer oder einer Kupferlegierung, der an einer Verbindungsstelle (8c) mit der oberen Chipmetallisierung (82) verbunden ist; – einer Vergussmasse (5), die – sich vom Schaltungsträger (2) zumindest bis über die dem Schaltungsträger (2) abgewandte Seite des Leistungshalbleiterchips (8) erstreckt und diese vollständig überdeckt; – den Anschlussleiter zumindest im Bereich der Verbindungsstelle (8c) umschließt; – nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von kleiner oder gleich 30 aufweist.
  2. Leistungshalbleitermodul nach Anspruch 1, bei dem der Anschlussleiter (85) aus reinem Kupfer, zu wenigstens 90 Gew% aus Kupfer, zu wenigstens 99 Gew% aus Kupfer oder zu wenigstens 99,9 Gew% aus Kupfer besteht.
  3. Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem der Anschlussleiter (85) als Bonddraht ausgebildet ist.
  4. Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem der Anschlussleiter (85) als Bändchen oder als metallischer Clip ausgebildet ist.
  5. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Vergussmasse (5) aus einem der folgenden Vergusswerkstoffe gebildet ist: – einem einkomponentigen Vergusswerkstoff; – einem zweikomponentigen Vergusswerkstoff; – einem Silikongel; – einem zweikomponentigen Phenylsilikongel mit internem Haftvermittler; – einem Silikonharz; – einem Epoxidharz.
  6. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) als Keramikplättchen ausgebildet ist.
  7. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Anschlussleiter (85) und jeder weitere Anschlussleiter des Leistungshalbleitermoduls, der zumindest teilweise von der Vergussmasse (5) bedeckt ist, aus einem der in Anspruch 2 genannten Materialien gebildet ist.
  8. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Vergussmasse (5) nach DIN ISO 2137 bei einer Temperatur von 25°C eine Penetration von größer oder gleich 10 aufweist.
  9. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der Anschlussleiter (85) an der Verbindungsstelle (8c) an die dem Schaltungsträger (2) abgewandte Seite des Leistungshalbleiterchips (8) gebondet oder gelötet oder elektrisch leitend geklebt ist.
  10. Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem ein oder mehrere Anschlussleiter (85) vorgesehen sind, von denen jeder an jeweils einer an einer oberhalb der oberen Chipmetallisierung (82) befindlichen Verbindungsstelle (8c) elektrisch leitend an die dem Schaltungsträger (2) abgewandte Seite des Leistungshalbleiterchips (8) gebondet oder gelötet oder elektrisch leitend geklebt ist, wobei die Summe der Leiterquerschnitte aller dieser Anschlussleiter (85) wenigstens 0,75 mm2 beträgt.
  11. Verfahren zum Betrieb eines Leistungshalbleitermoduls, das gemäß einem der vorangehenden Ansprüche ausgestaltet ist, und bei dem der Leistungshalbleiterchip (8) für eine Dauer von wenigstens 20 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 150°C betrieben wird.
  12. Verfahren nach Anspruch 11, bei dem der Leistungshalbleiterchip (8) für eine Dauer von wenigstens 10 Sekunden bei einer Sperrschichttemperatur von nicht weniger als 160°C betrieben wird.
DE102009046858A 2009-11-19 2009-11-19 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls Revoked DE102009046858B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009046858A DE102009046858B3 (de) 2009-11-19 2009-11-19 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US12/949,017 US9129934B2 (en) 2009-11-19 2010-11-18 Power semiconductor module and method for operating a power semiconductor module
CN201010610706.1A CN102136469B (zh) 2009-11-19 2010-11-19 功率半导体模块以及操作功率半导体模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009046858A DE102009046858B3 (de) 2009-11-19 2009-11-19 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls

Publications (1)

Publication Number Publication Date
DE102009046858B3 true DE102009046858B3 (de) 2011-05-05

Family

ID=43829086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009046858A Revoked DE102009046858B3 (de) 2009-11-19 2009-11-19 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls

Country Status (3)

Country Link
US (1) US9129934B2 (de)
CN (1) CN102136469B (de)
DE (1) DE102009046858B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204883A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4036967B1 (de) * 2011-06-27 2024-03-13 Rohm Co., Ltd. Halbleitermodul
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
JP5741772B2 (ja) * 2012-11-05 2015-07-01 日本精工株式会社 半導体モジュール
CN102931175B (zh) * 2012-11-14 2015-04-08 江苏爱普特半导体有限公司 一种晶闸管模块
US9064869B2 (en) * 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
CN104867918A (zh) * 2014-02-26 2015-08-26 西安永电电气有限责任公司 塑封式ipm模块及其dbc板的固定结构
DE102014111895A1 (de) 2014-08-20 2016-02-25 Infineon Technologies Ag Metallisierte elektrische Komponente
US9633957B2 (en) * 2014-11-28 2017-04-25 Infineon Technologies Ag Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device
JP7153649B2 (ja) * 2016-12-16 2022-10-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト ゲートパスインダクタンスが低いパワー半導体モジュール
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
US10304788B1 (en) 2018-04-11 2019-05-28 Semiconductor Components Industries, Llc Semiconductor power module to protect against short circuit event
RU184560U1 (ru) * 2018-05-16 2018-10-30 Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" Силовой полупроводниковый модуль

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10064691A1 (de) 2000-12-22 2002-07-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
DE10357796B4 (de) 2003-12-10 2007-09-27 Infineon Technologies Ag Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung
DE102004021927B4 (de) * 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
DE102005016650B4 (de) * 2005-04-12 2009-11-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit stumpf gelöteten Anschluss- und Verbindungselementen
DE102005030247B4 (de) 2005-06-29 2009-06-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006046851B4 (de) 2006-10-02 2011-02-10 Infineon Technologies Ag Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204883A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul

Also Published As

Publication number Publication date
CN102136469B (zh) 2016-08-03
US20110115068A1 (en) 2011-05-19
US9129934B2 (en) 2015-09-08
CN102136469A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102009045181B4 (de) Leistungshalbleitermodul
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102007016061B4 (de) Modul mit Halbleiterchip und Verfahren
DE102014114808B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R026 Opposition filed against patent

Effective date: 20110728

R006 Appeal filed
R008 Case pending at federal patent court
R034 Decision of examining division/federal patent court maintaining patent in limited form now final
R037 Decision of examining division or of federal patent court revoking patent now final
R107 Publication of grant of european patent cancelled