DE102013204883A1 - Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul - Google Patents

Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul Download PDF

Info

Publication number
DE102013204883A1
DE102013204883A1 DE102013204883.1A DE102013204883A DE102013204883A1 DE 102013204883 A1 DE102013204883 A1 DE 102013204883A1 DE 102013204883 A DE102013204883 A DE 102013204883A DE 102013204883 A1 DE102013204883 A1 DE 102013204883A1
Authority
DE
Germany
Prior art keywords
substrate
layer
electrical
electronic component
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013204883.1A
Other languages
English (en)
Inventor
Rainer Heinrich Hoerlein
Michael Guenther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013204883.1A priority Critical patent/DE102013204883A1/de
Publication of DE102013204883A1 publication Critical patent/DE102013204883A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements (8) auf einem Substrat (2) sowie ein korrespondierendes Elektronikmodul (1) mit einem Substrat (2), wobei bei dem Kontaktierungsverfahren eine Paste (6.2) auf einen vorgegebenen Kontaktbereich (4) des Substrats (2) aufgebracht wird, wobei über ein Verbindungsverfahren ein Stoffschluss des Bauelements (8) mit der Paste (6.2) und dem Substrat (2) gebildet wird, sowie ein korrespondierendes Elektronikmodul (1) mit einem auf einem Substrat (2) kontaktierten elektrischen und/oder elektronischen Bauelement (8). Erfindungsgemäß wird vor dem Aufbringen der Paste (6.2) der Kontaktbereich (4) des Substrats (2) durch einen Laserstrahl eines Lasers strukturiert.

Description

  • Stand der Technik
  • Die Erfindung geht aus von einem Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements nach der Gattung des unabhängigen Patentanspruchs 1 sowie von einem Elektronikmodul mit mindestens einem auf einem Substrat kontaktierten elektronischen und/oder elektrischen Bauelement nach der Gattung des unabhängigen Patentanspruchs 10.
  • Üblicherweise wird bei Elektronikmodulen die elektrische und/oder mechanische Verbindung zwischen einem Bauelement und einem Substrat oder einem Schaltungsträger durch Löten, Schweißen, Kleben oder Sintern realisiert.
  • Bei einem bekannten Sinterverfahren kann beispielsweise eine getrocknete Sinterpaste auf einen Schaltungsträger mit einer Oberflächenmetallisierung gedruckt werden. Über einen Sinterprozess wird dann ein stoffschlüssiger Kontakt zwischen der Sinterpaste, dem Schaltungsträger und dem Bauelement hergestellt.
  • Des Weiteren ist bekannt, dass mindestens eine Kontaktfläche von mindestens einem Kontaktpartner angeraut oder strukturiert werden kann, um eine kraftschlüssige und/oder formschlüssige Verbindung zwischen zwei Kontaktpartnern herzustellen.
  • In der Patentschrift DE 10 2006 023 940 B4 wird beispielsweise ein Verfahren zur Nanostrukturierung eines Substrats durch direkte Laserablation beschrieben. Eine Oberfläche des Substrats wird mit einem Laserintensitätsmuster bestrahlt.
  • Das Intensitätsmuster weist mindestens einen Hochintensitätsbereich und mindestens einen Niederintensitätsbereich auf, wobei eine Zerstörschwelle der Oberfläche im Hochintensitätsbereich überschritten wird und eine Zerstörschwelle der Oberfläche im Niederintensitätsbereich nicht überschritten wird. Die zu bestrahlende Oberfläche wird vor der Bestrahlung mit einer flüssigen gelartigen und/oder vernetzten Opferschicht beschichtet. Die Opferschicht ist für die zur Musterbildung verwendete Laserstrahlung transparent.
  • In der Offenlegungsschrift DE 10 2009 000 587 A1 wird beispielsweise ein Modul mit einem Halbleiterchip und mit einem eine erste Kupferoberfläche umfassendes Substrat beschrieben. Das Modul enthält eine erste gesinterte Verbindung, welche den Halbleiterchip direkt mit der ersten Kupferoberfläche verbindet.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements mit den Merkmalen des unabhängigen Patentanspruchs 1 sowie das erfindungsgemäße Elektronikmodul mit mindestens einem auf einem Substrat kontaktierten elektronischen und/oder elektrischen Bauelement haben demgegenüber den Vorteil, dass durch den über eine Laserstrahlung strukturierten Kontaktbereich eine Haftungsverbesserung zwischen dem elektronischen und/oder elektrischen Bauelement und dem Substrat erzielt wird, welche durch eine stoffschlüssige Verbindung miteinander verbunden sind. Somit erlauben Ausführungsformen der Erfindung die Herstellung von erheblich robusteren Elektronikmodulen durch eine Verbesserung der Anbindung und/oder Kontaktierung von elektrischen und/oder elektronischen Bauteilen an das Substrat.
  • Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements auf einem Substrat zur Verfügung. Hierbei wird eine Haftvermittlerschicht auf einen vorgegebenen Kontaktbereich des Substrats aufgebracht, wobei über ein Verbindungsverfahren ein Stoffschluss des Bauelements mit der Haftvermittlerschicht und dem Substrat gebildet wird. Erfindungsgemäß wird vor dem Aufbringen der Haftvermittlerschicht der Kontaktbereich des Substrats durch einen Laserstrahl eines Lasers strukturiert.
  • Des Weiteren stellt die Erfindung ein Elektronikmodul mit einem Substrat und mindestens einem elektrischen und/oder elektronischen Bauelement zur Verfügung. In einem vorgegebenen Kontaktbereich des Substrats ist eine als Sinterpaste oder Lotpaste ausgeführte Haftmittlerschicht aufgebracht, über welche das elektrische und/oder elektronische Bauelement mit dem Substrat stoffschlüssig verbunden und mechanisch und/oder elektrisch kontaktiert ist. Erfindungsgemäß ist der Kontaktbereich des Substrats, auf welchen die Sinterpaste oder die Lotpaste aufgebracht ist, durch einen Laserstrahl eines Lasers strukturiert.
  • In vorteilhafter Weise kann ein Formschluss zwischen der Haftvermittlerschicht und dem Substrat durch die Strukturierung des Kontaktbereichs ermöglicht werden indem sich die Haftvermittlerschicht in der Laserstruktur „verkrallt“. Zusätzlich kann sich ein Stoffschluss zwischen der Paste und dem elektrischen und/oder elektronischen Bauelement ausbilden. Dadurch wird auch die Haftfestigkeit zwischen dem auf der Sinterpaste aufgebrachten elektrischen und/oder elektronischen Bauelement und dem Substrat verbessert. Beispielsweise können in vorteilhafter Weise Unterschiede des thermischen Ausdehnungsverhaltens der beiden gefügten Materialien von der Haftvermittlerschicht ausgeglichen werden, wobei die gefügten Materialien dem Material des elektrischen und/oder elektronischen Bauelements und dem Material des Substrats entsprechen. Durch den Ausgleich der unterschiedlichen thermischen Ausdehnungen entstehen in vorteilhafter Weise weniger mechanische Spannungen im korrespondierenden Elektronikmodul. In vorteilhafter Weise können Ausfälle bei hohen Lasten im Bereich der Verbindung zwischen dem Substrat und dem elektronischen und/oder elektrischen Bauelement durch Verringerung der mechanischen Spannungen verhindert werden. Des Weiteren können übliche Spannungen an der Grenze zwischen der Haftvermittlerschicht und dem darunter liegenden Substrat nicht zu einem Lösen der Haftvermittlerschicht führen, da dieses durch die strukturierte Substratoberfläche besser an dem Substrat haftet.
  • Die Strukturierung des Kontaktbereichs durch den Laserstrahl eines Lasers kann einfach und schnell durchgeführt werden, da über Interferenzmuster eine vorgegebene Struktur einfach auf das Substrat übertragen werden kann. Über eine Intensitätsänderung des Laserstrahls können unterschiedliche Veränderungen auf der Kontaktbereichsoberfläche erzielt werden. Des Weiteren können über einen Laserstahl in vorteilhafterweise sich überlagernde Strukturen umgesetzt werden. Zudem kann eine Strukturierung mit einem Laserstrahl auf nahezu allen Oberflächen angewendet werden. In vorteilhafter Weise können über einen Laserstrahl sehr präzise Strukturen gebildet werden. In vorteilhafter Weise können durch die Laserstruktur dünnere und/oder kostengünstige Oberflächenmetallisierungen des Substrats verwendet werden, und trotzdem dieselbe Haftfestigkeit wie bei herkömmlichen stoffschlüssigen Verbindungen mit dickeren Oberflächenmetallisierungen erzielt werden. Des Weiteren können höhere Belastungen an den elektrischen und/oder elektronischen Bauelementen zugelassen werden. Insbesondere können höhere Betriebstemperaturen für die elektrischen und/oder elektronischen Bauelement zugelassen werden, ohne dass sich die Haftvermittlerschicht und/oder die elektrischen und/oder elektronischen Bauelemente vom Substrat lösen.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahrens zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements sowie des im unabhängigen Patentanspruch 10 angegebenen Elektronikmoduls möglich.
  • In vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann das Verbindungsverfahren einem Diffusionslötverfahren oder einem Sinterverfahren entsprechen, wobei die Haftvermittlerschicht bei dem Diffusionslötverfahren als Lotpaste und bei dem Sinterverfahren als Sinterpaste ausgeführt werden kann. In vorteilhafter Weise können durch das Diffusionslötverfahren und durch das Sinterverfahren elektrisch leitfähige stoffschlüssige und stabile Verbindungen geschaffen werden.
  • Unter einem Diffusionslöten bzw. einem SOLID-(Solid-Liquid-Interdiffusion)-Bonden, wird eine bleifreie Verbindungstechnologie auf der Basis des Prinzips der isothermischen Erstarrung verstanden. Eine niedrig schmelzende Lotpaste, die zwischen zwei hochschmelzenden Metallschichten oder Substraten platziert ist, wird erhitzt und reagiert rasch unter Ausbildung intermetallischer Verbindungen, welche einen Schmelzpunkt aufweisen, der höher als der Schmelzpunkt der niedrig schmelzenden Lotpaste ist.
  • Unter einem Sinterverfahren bzw. einem Sinterprozess wird ein Verfahren zur Herstellung oder Veränderung von Stoffen verstanden. Dabei werden feinkörnige, keramische oder metallische Stoffe meist unter erhöhtem Druck erhitzt, wobei die Temperaturen jedoch unterhalb der Schmelztemperatur der Hauptkomponenten liegen, so dass die äußere Form des unter Druck erhitzten Stoffs erhalten bleibt. Dabei kommt es in der Regel zu einer Schwindung, da sich die Partikel des Ausgangsmaterials verdichten und Porenräume aufgefüllt werden. Üblicherweise läuft der Sinterprozess in drei Stadien ab. Im ersten Stadium erfolgt lediglich eine Verdichtung des Stoffs, wohingegen sich im zweiten Stadium die offene Porosität deutlich verringert. Die Festigkeit der Sinterkörper beruht auf den im dritten Stadium gebildeten Sinterhälsen, die durch Oberflächendiffusion zwischen den Pulverpartikeln entstehen.
  • In der Verbindungstechnik wird das Sinterverfahren bzw. der Sinterprozess dazu eingesetzt, um beispielsweise Kontaktpartner eines mehrlagig aufgebauten Leistungsmoduls miteinander zu verbinden. Hierbei kann beispielsweise eine auf Silber basierende Sinterpaste, insbesondere auf einen als Metallsubstrat ausgeführten ersten Kontaktpartner aufgebracht werden. Die Silberpaste wird nach dem Aufbringen getrocknet. Ein zweiter Kontaktpartner wird dann auf die Silberpaste aufgedrückt. Durch den entstehenden Druck und zusätzliches Heizen erfolgt der Sinterprozess bei gleichzeitiger Verbindung der Kontaktpartner.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann durch den Laserstrahl eine mit einer Nanostruktur überlagerte Mikrostruktur im Kontaktbereich gebildet werden. In vorteilhafter Weise können zwei sich überlagernde Strukturen zu einem mechanischen Formschluss führen und die Haftfestigkeit deutlich verbessern. So kann sich das Sintermaterial oder das Lotmaterial mit dem strukturierten Substrat mechanisch „verkrallen“ und in vorteilhafter Weise eine zusätzliche Haftverbesserung erzeugen. Des Weiteren kann die Strukturierung bei einer Auslegung und Herstellung von Elektronikmodulen aller Art angewendet werden, die auf stoffschlüssigen Verbindungen basieren. Des Weiteren ermöglicht die spezielle Art von Struktur, welche mit dem Laser auf dem Substrat erzeugt wird, eine feste Verbindung zwischen den Materialien.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann vor oder nach dem Strukturieren mindestens eine haftverbessernde Schicht auf das Substrat aufgebracht werden. Über die Adhäsion der haftverbessernden Schicht kann die Haftfestigkeit des Haftvermittlerschicht weiter erhöht werden. Die haftverbessernde Schicht ist vorzugsweise als Titanschicht und/oder Palladiumschicht und/oder Platinschicht und/oder Goldschicht und/oder Nickelschicht und/oder Silberschicht ausgeführt. In vorteilhafter Weise können durch unterschiedliche Schichten spezielle Funktionalitäten kombiniert werden, wobei Schwachpunkte der Grenzschichten durch die Laserstruktur gefestigt werden können. Vorteilhafte Kombinationen von Materialien sind hierbei Titan als Haftschicht auf dem Grundwerkstoff des Substrats, Palladium oder Platin und Gold als so genanntes Oberfächenfinish und Funktionsfläche auf die angesintert wird. Eine weitere vorteilhafte Kombination ist Nickel als Haftschicht bzw. Diffusionssperrschicht und Silber oder Gold als Oberflächenfinish. Insbesondere die Adhäsionskräfte einer Nickelschicht haben sich bei hohen mechanischen Verspannungen im System als Schwachpunkt erwiesen und könnten in vorteilhafte Weise über die Struktur im Kontaktbereich an das Substrat angebunden werden, wodurch günstiges Nickel als Material zur Herstellung von Elektronikmodulen verwendet werden kann.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann die erzeugte Struktur zur Entfernung von Oxiden chemisch nachbehandelt werden. Bei der Laserstrukturierung kann die Substratoberfläche oxidiert werden, was zu einer Reduktion in der chemischen Haftung führen kann. Daher kann die strukturierte Fläche des Substrats nochmals chemisch aktiviert werden, um die Oxide zu entfernen.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann das Substrat als Metallsubstrat ausgeführt werden. In vorteilhafter Weise ist ein metallisches Substrat elektrisch und thermisch leitfähig, so dass eine einfache Kontaktierung mit dem Bauelement ermöglicht werden kann. In vorteilhafter Weise kann entstehende Wärme am Bauelement einfach abgeleitet werden.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann das Substrat als Schaltungsträger ausgeführt werden. In vorteilhafter Weise ermöglicht das Kontaktierungsverfahren eine Anbindung von Bauelementen an handelsübliche Schaltungsträger.
  • In weiterer vorteilhafter Ausgestaltung des Kontaktierungsverfahrens kann mit dem Laserstrahl mindestens ein Verbindungsbereich des Substrats vorstrukturiert werden, wobei Moldmasse oder Vergussmasse im Bereich des Verbindungsbereichs und um das elektrische und/oder elektronische Bauelement aufgebracht werden kann. In vorteilhafter Weise kann durch die Strukturierung des Verbindungsbereichs eine Haftverbesserung der Moldmasse oder der Vergussmasse auf dem Substrat erzielt werden. Hierbei ergibt sich in vorteilhafter Weise ein Synergieeffekt, da die Strukturierung des Substrats zum Zwecke der Erhöhung der Haftfestigkeit der stoffschlüssigen Verbindung und zur Verbesserung der Haftfestigkeit der nachfolgend aufgebrachten Moldmasse oder Vergussmasse angewendet werden kann. Dadurch kann in vorteilhafter Weise eine Zeitersparnis erzielt werden. Des Weiteren können Kosten für eine Anbindungsverbesserung der Moldmasse oder Vergussmasse eingespart werden. Die Moldmasse oder Vergussmasse schützt in vorteilhafter Weise das elektrische und/oder elektronische Bauelement und/oder den Kontaktbereich und/oder die stoffschlüssige Verbindung vor äußeren Einflüssen. Des Weiteren kann die Moldmasse als Isoliermaterial eingesetzt werden.
  • In weiterer vorteilhafter Ausgestaltung des Elektronikmoduls kann das mindestens eine elektrische und/oder elektronische Bauelement als Halbleiterbauelement ausgeführt werden. Durch die erhöhte Haftfestigkeit können in vorteilhafter Weise wärmeerzeugende Halbleiterbauelemente und/oder Halbleiterbauelemente mit einer hohen Leistung zuverlässig kontaktiert werden. In vorteilhafter Weise können unterschiedliche Elektronikmodule mit unterschiedlichen Aufgaben und unterschiedlichen Bauelementen mit derselben Kontaktierung geschaffen werden. Beispielsweise wird die Kontaktierung von SiC-Halbleitern ermöglicht, welche eine Stabilität einer Metallisierung auf dem Kontaktbereich des Substrats benötigen. Des Weiteren kann diese Verbindungstechnik in vorteilhafter Weise für Schaltungen mit geringeren Leistungen verwenden werden, bei denen die Silbersintertechnologie oder die Diffusionslöttechnologie wegen hohen thermischen Belastungen eingesetzt wird. Beispielsweise kann ein thermoelektrischer Generator mit dem Substrat verbunden werden.
  • In weiterer vorteilhafter Ausgestaltung des Elektronikmoduls kann das mindestens eine elektrische und/oder elektronische Bauelement und/oder der Schaltungsträger zumindest teilweise ummoldet oder vergossen werden, wobei der Verbindungsbereich für die Moldmasse oder die Vergussmasse auf dem Substrat vorab mit einem Laserstrahl strukturiert ist. Die Moldmasse oder Vergussmasse schützt in vorteilhafter Weise das Elektronikmodul und/oder das elektrische und/oder elektronische Bauelement und/oder den Kontaktbereich vor äußeren Einflüssen.
  • Ausführungsformen der Erfindung
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.
  • Kurze Beschreibung der Zeichnung
  • 1 zeigt eine schematische Schnittdarstellung eines Ausführungsbeispiels eines erfindungsgemäßen Elektronikmoduls.
  • Wie aus 1 ersichtlich ist, umfasst das dargestellte Ausführungsbeispiel eines erfindungsgemäßen Elektronikmoduls 1 ein Substrat 2 und mindestens ein elektrisches und/oder elektronisches Bauelement 8, wobei in einem vorgegebenen Kontaktbereich 4 des Substrats 2 eine Haftmittlerschicht 6 aufgebracht ist, über welche das elektrische und/oder elektronische Bauelement 8 mit dem Substrat stoffschlüssig verbunden und elektrisch und/oder mechanisch kontaktiert ist. Erfindungsgemäß weist das Substrat 2 im Kontaktbereich 4 eine Laserstruktur 10 auf, welche die Haftfestigkeit der auf der Laserstruktur 10 angeordneten Haftvermittlerschicht 6 erhöht. Die Haftvermittlerschicht 6 ist in Abhängigkeit von dem eingesetzten Verbindungsverfahren vorzugsweise als Sinterpaste 6.2 oder Lotpaste ausgeführt. Im dargestellten Ausführungsbeispiel ist die Haftvermittlerschicht 6 als Sinterpaste 6.2 ausgeführt.
  • Das in 1 dargestellte Ausführungsbeispiel des Elektronikmoduls 1 weist ein als Halbleiterbauelement ausgeführtes elektrisches und/oder elektronisches Bauelement 8 auf. Des Weiteren ist das Elektronikmodul 1 vollständig von einer Moldmasse 9 ummoldet. Alternativ kann das Elektronikmodul 1 auch mit einer Vergussmasse vergossen werden. Das Substrat 2 weist zwei Verbindungsbereiche 12 auf, welche ebenfalls eine Laserstruktur 10 aufweisen, so dass auch die Haftfestigkeit der Moldmasse 9 bzw. der Vergussmasse auf dem Substrat 2 in den Verbindungsbereichen 12 erhöht ist.
  • Durch das erfindungsgemäße Verfahren zur Kontaktierung des in 1 dargestellten elektrischen und/oder elektronischen Bauelements 8 auf einem Substrat 2, wird eine Haftvermittlerschicht 6 auf einen vorgegebenen Kontaktbereich 4 des Substrats 2 aufgebracht. Üblicherweise kann die Haftvermittlerschicht 6 beispielsweise auf das Substrat aufgedruckt werden. Anschließend wird über ein Verbindungsverfahren ein Soffschluss des elektrischen und/oder elektronischen Bauelements 8 mit der Haftvermittlerschicht 6 und dem Substrat 2 hergestellt.
  • Erfindungsgemäß wird vor dem Aufbringen der Haftvermittlerschicht 6 in einem zusätzlichen Verfahrensschritt der Kontaktbereich 4 des Substrats 2 durch einen Laserstrahl eines Lasers strukturiert. Die durch den Laserstrahl im Kontaktbereich 4 gebildete Struktur entspricht vorzugsweise einer mit einer Nanostruktur überlagerte Mikrostruktur 12. Es sind aber auch andere Strukturen zur Haftverbesserung der Haftvermittlerschicht 6 auf dem Substrat 2 möglich. In einem zusätzlichen Verfahrensschritt kann der durch den Laserstrahl strukturierte Kontaktbereich 4 chemisch nachbehandelt werden, um beispielsweise Oxide zu entfernen, welche bei der Laserstrukturierung entstehen und zu einer Reduktion der chemischen Haftung führen können.
  • Üblicherweise entspricht das Verbindungsverfahren, mit welchem der Stoffschluss zwischen dem elektrischen und/oder elektronischen Bauelement 8 mit der Haftvermittlerschicht 6 und dem Substrat 2 hergestellt wird, einem Sinterverfahren oder einem Diffusionslötverfahren.
  • Die Haftvermittlerschicht 6 wird bei dem Sinterverfahren als Sinterpaste 6.2 und bei dem Diffusionslötverfahren als Lotpaste ausgeführt. Üblicherweise wird das elektrische und/oder elektronische Bauelement 8 während des Sinterverfahrens bzw. Sinterprozesses auf die getrocknete Sinterpaste, welche Silber aufweist, aufgedrückt und der Kontaktbereich 4 wird zusätzlich erhitzt. Durch das Aufdrücken entsteht der für die Verbindung erforderliche Druck. Das Substrat 2 kann beispielsweise als Metallsubstrat oder als Schaltungsträger 2.2 ausgeführt werden.
  • Bei dem Diffusionslötverfahren wird die niedrig schmelzende Lotpaste zwischen zwei hochschmelzenden Metallschichten oder Substraten platziert und erhitzt. Die Lotpaste reagiert hierbei rasch unter Ausbildung intermetallischer Verbindungen, wobei die intermetallischen Verbindungen einen Schmelzpunkt aufweisen, welcher höher als der Schmelzpunkt der niedrig schmelzenden Lotpaste ist.
  • In einer bevorzugten Ausführungsform des erfindungsgemäßen Kontaktierungsverfahrens wird vor dem Strukturieren des Kontaktbereichs 4 mindestens eine haftverbessernde Schicht auf das Substrat 2 im Bereich des Kontaktbereichs 4 aufgebracht. Durch die Strukturierung wird neben der Haftfestigkeit des Sintermaterials auch die Haftfestigkeit der mindestens einen haftverbessernden Schicht erhöht. Die mindestens eine haftverbessernde Schicht ist beispielsweise als Titanschicht und/oder Palladiumschicht und/oder Platinschicht und/oder Goldschicht und/oder Nickelschicht und/oder Silberschicht ausgeführt. Wurde die haftverbessernde Schicht vor dem Strukturierungsprozess aufgebracht, dann wird diese durch die Laserstrukturierung bei entsprechender Dicke ebenfalls strukturiert bzw. zumindest teilweise wieder entfernt. Daher wird die haftverbessernde Schicht vorzugsweise nach der Laserstrukturierung aufgebracht.
  • Im dargestellten Ausführungsbeispiel des Elektronikmoduls wird mit dem Laserstrahl zusätzlich mindestens ein Verbindungsbereich 12 des Substrats 2 vorstrukturiert, auf welchen in einem weiteren Verfahrensschritt Moldmasse 9 oder Vergussmasse aufgebracht wird. Hierbei kann die Strukturierung des Verbindungsbereichs 12 in vorteilhafter Weise zeitgleich mit dem Strukturieren des Kontaktbereichs 4 erfolgen. In einem weiteren Verfahrensschritt wird dann die Moldmasse 9 oder die Vergussmasse im Bereich des Verbindungsbereichs 12 und um das elektrische und/oder elektronische Bauelements 8 aufgebracht.
  • Alternativ besteht auch die Möglichkeit das Elektronikmodul 1 nicht vollständig zu ummolden oder zu vergießen, sondern nur den Kontaktbereich 4 und/oder das elektrische und/oder elektronische Bauelement 8 zu ummolden oder zu vergießen.
  • Das dargestellte Ausführungsbeispiel des Elektronikmoduls 1 zeigt lediglich ein elektrisches und/oder elektronisches Bauelement 8. Selbstverständlich können mehrere elektrische und/oder elektronische Bauelemente 8 auf dem Substrat 2 angeordnet und mit dem erfindungsgemäßen Verfahren kontaktiert werden. Das Bauelement 8 ist beispielsweise als SiC-Halbleiter ausgeführt, welcher eine Stabilität einer Metallisierung auf dem Kontaktbereich 4 des Substrats 2 benötigt. Alternativ kann das Bauelement 8 auch als ein thermoelektrischer Generator ausgeführt werden, welcher eine große Wärme erzeugt.
  • Das dargestellte Ausführungsbeispiel des Elektronikmoduls 1 weist neben der als Sinterpaste 6.2 ausgeführten Haftvermittlerschicht 6 keine weiteren haftverbessernden Schichten, wie beispielsweise eine Titanschicht und/oder Palladiumschicht und/oder Platinschicht und/oder Goldschicht und/oder Nickelschicht und/oder Silberschicht auf.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102006023940 B4 [0005]
    • DE 102009000587 A1 [0007]

Claims (12)

  1. Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements (8) auf einem Substrat (2), wobei eine Haftvermittlerschicht (6) auf einen vorgegebenen Kontaktbereich (4) des Substrats (2) aufgebracht wird, wobei über ein Verbindungsverfahren ein Stoffschluss des Bauelements (8) mit der Haftvermittlerschicht (6) und dem Substrat (2) hergestellt wird, dadurch gekennzeichnet, dass vor dem Aufbringen der Haftvermittlerschicht (6) der Kontaktbereich (4) des Substrats (2) durch einen Laserstrahl eines Lasers strukturiert wird.
  2. Kontaktierungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verbindungsverfahren einem Diffusionslötverfahren oder einem Sinterverfahren entspricht, wobei die Haftvermittlerschicht (6) bei dem Diffusionslötverfahren als Lotpaste ausgeführt wird, und wobei die Haftvermittlerschicht (6) bei dem Sinterverfahren als Sinterpaste (6.2) ausgeführt wird.
  3. Kontaktierungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass durch den Laserstrahl eine mit einer Nanostruktur überlagerte Mikrostruktur (12) im Kontaktbereich (4) gebildet wird.
  4. Kontaktierungsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass vor oder nach dem Strukturieren mindestens eine haftverbessernde Schicht auf das Substrat (2) aufgebracht wird.
  5. Kontaktierungsverfahren nach Anspruch 4, dadurch gekennzeichnet, dass als haftverbessernde Schicht eine Titanschicht und/oder Palladiumschicht und/oder Platinschicht und/oder Goldschicht und/oder Nickelschicht und/oder Silberschicht auf das Substrat (2) aufgebracht wird.
  6. Kontaktierungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erzeugte Struktur zur Entfernung von Oxiden chemisch nachbehandelt wird.
  7. Kontaktierungsverfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Substrat (2) als Metallsubstrat (2.2) ausgeführt wird.
  8. Kontaktierungsverfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Substrat (2) als Schaltungsträger (2.2) ausgeführt wird.
  9. Kontaktierungsverfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mit dem Laserstrahl mindestens ein Verbindungsbereich (12) des Substrats (2) vorstrukturiert wird, wobei Moldmasse (9) und/oder Vergussmasse im Bereich des Verbindungsbereich (12) und um das elektrische und/oder elektronische Bauelement (8) aufgebracht wird.
  10. Elektronikmodul mit einem Substrat (2) und mindestens einem elektrischen und/oder elektronischen Bauelement (8), wobei in einem vorgegebenen Kontaktbereich (4) des Substrats (2) eine als Sinterpaste (6.2) oder Lotpaste ausgeführte Haftmittlerschicht (6) aufgebracht ist, über welche das elektrische und/oder elektronische Bauelement (8) mit dem Substrat (2) stoffschlüssig verbunden und mechanisch und/oder elektrisch kontaktiert ist, dadurch gekennzeichnet dass das elektrische und/oder elektronische Bauelement (8) nach einem der Ansprüche 1 bis 9 auf dem Substrat (2) kontaktiert ist.
  11. Elektronikmodul nach Anspruch 10, dadurch gekennzeichnet, dass das mindestens eine elektrische und/oder elektronische Bauelement (8) als Halbleiterbauelement ausgeführt ist.
  12. Elektronikmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das mindestens eine elektrische und/oder elektronische Bauelement (8) und/oder das Substrat (2) zumindest teilweise ummoldet und/oder umgossen sind, wobei der Verbindungsbereich (12) für die Moldmasse (9) auf dem Substrat (2) vorab mit einem Laserstrahl strukturiert ist.
DE102013204883.1A 2013-03-20 2013-03-20 Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul Pending DE102013204883A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102013204883.1A DE102013204883A1 (de) 2013-03-20 2013-03-20 Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013204883.1A DE102013204883A1 (de) 2013-03-20 2013-03-20 Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul

Publications (1)

Publication Number Publication Date
DE102013204883A1 true DE102013204883A1 (de) 2014-09-25

Family

ID=51484663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013204883.1A Pending DE102013204883A1 (de) 2013-03-20 2013-03-20 Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul

Country Status (1)

Country Link
DE (1) DE102013204883A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014014473A1 (de) * 2014-09-27 2016-03-31 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
DE102014115319A1 (de) * 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102015102759A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls
DE102018118717A1 (de) * 2018-08-01 2020-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
WO2021013333A1 (en) * 2019-07-22 2021-01-28 Technische Hochschule Aschaffenburg Electrical connection pad with enhanced solderability and corresponding method for laser treating an electrical connection pad
DE102019217386A1 (de) * 2019-11-11 2021-05-12 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE102006023940B4 (de) 2006-05-19 2009-06-10 Laser-Laboratorium Göttingen e.V. Verfahren zur Nanostrukturierung eines Substrats
DE102009000587A1 (de) 2008-02-14 2009-09-17 Infineon Technologies Ag Modul mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche und Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US8319340B2 (en) * 2009-10-01 2012-11-27 Samsung Techwin Co., Ltd. Lead frame and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE102006023940B4 (de) 2006-05-19 2009-06-10 Laser-Laboratorium Göttingen e.V. Verfahren zur Nanostrukturierung eines Substrats
DE102009000587A1 (de) 2008-02-14 2009-09-17 Infineon Technologies Ag Modul mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche und Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
US8319340B2 (en) * 2009-10-01 2012-11-27 Samsung Techwin Co., Ltd. Lead frame and method of manufacturing the same
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014014473C5 (de) 2014-09-27 2022-10-27 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
US9905533B2 (en) 2014-09-27 2018-02-27 Audi Ag Method for producing a semi-conductor arrangement and corresponding semi-conductor arrangement
DE102014014473B4 (de) 2014-09-27 2018-05-24 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
DE102014014473A1 (de) * 2014-09-27 2016-03-31 Audi Ag Verfahren zum Herstellen einer Halbleiteranordnung sowie entsprechende Halbleiteranordnung
DE102014115319A1 (de) * 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
US10147696B2 (en) 2014-10-21 2018-12-04 Osram Opto Semiconductors Gmbh Electronic device and method for producing an electronic device
DE102015102759A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls
DE102018118717A1 (de) * 2018-08-01 2020-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
CN114451073A (zh) * 2019-07-22 2022-05-06 阿沙芬堡应用技术大学 具有改进的可焊性的电连接焊盘
WO2021013333A1 (en) * 2019-07-22 2021-01-28 Technische Hochschule Aschaffenburg Electrical connection pad with enhanced solderability and corresponding method for laser treating an electrical connection pad
DE102019217386A1 (de) * 2019-11-11 2021-05-12 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
US11658045B2 (en) 2019-11-11 2023-05-23 Mahle International Gmbh Method for the production of an electronic arrangement and the electronic arrangement
DE102019217386B4 (de) 2019-11-11 2023-12-14 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls

Similar Documents

Publication Publication Date Title
DE102013204883A1 (de) Verfahren zur Kontaktierung eines elektrischen und/oder elektronischen Bauelements und korrespondierendes Elektronikmodul
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102012201935A1 (de) Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102008055134A1 (de) Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE19817359A1 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
TW201618627A (zh) 用於產生焊接連接之方法
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102010013610B4 (de) Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten
DE102010024520A9 (de) Verfahren zur Erhöhung der thermo-mechanischen Beständigkeit eines Metall-Keramik-Substrats
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE102008055137A1 (de) Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
EP4248493A1 (de) Leistungsmodul, elektrisches gerät und verfahren zur herstellung eines leistungsmoduls
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102012110382A1 (de) Substrat sowie Verfahren zum Herstellen eines Substrates
WO2017080903A1 (de) Kontaktieranordnung für ein leiterplattensubstrat und verfahren zum kontaktieren eines leiterplattensubstrats
DE102016204150A1 (de) Verfahren, Halbleitermodul, Stromrichter und Fahrzeug
DE102009000541A1 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed