DE102012201935A1 - Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements - Google Patents

Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements Download PDF

Info

Publication number
DE102012201935A1
DE102012201935A1 DE102012201935A DE102012201935A DE102012201935A1 DE 102012201935 A1 DE102012201935 A1 DE 102012201935A1 DE 102012201935 A DE102012201935 A DE 102012201935A DE 102012201935 A DE102012201935 A DE 102012201935A DE 102012201935 A1 DE102012201935 A1 DE 102012201935A1
Authority
DE
Germany
Prior art keywords
layer
connection
solder
electronic component
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012201935A
Other languages
English (en)
Inventor
Christiane Frueh
Andreas Fix
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102012201935A priority Critical patent/DE102012201935A1/de
Priority to PCT/EP2013/051400 priority patent/WO2013117438A2/de
Priority to CN201380008409.1A priority patent/CN104094387B/zh
Priority to EP13702765.2A priority patent/EP2812912A2/de
Priority to US14/377,895 priority patent/US9177934B2/en
Publication of DE102012201935A1 publication Critical patent/DE102012201935A1/de
Priority to US14/834,569 priority patent/US20160064350A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8392—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Die Verbindungsanordnung (100, 200, 300, 400) umfasst mindestens ein elektrisches und/oder elektronisches Bauelement (1). Das mindestens eine elektrische und/oder elektronische Bauelement (10) weist mindestens eine Anschlussfläche (11) auf, welche mittels einer Verbindungsschicht (20) mit einem Fügepartner (40) stoffschlüssig verbunden ist. Die Verbindungsschicht (20) kann beispielsweise eine Klebe-, Lot-, Schweiß-, Sinterverbindung oder eine andere bekannte Verbindung sein, welche Fügepartner unter Ausbildung eines Stoffschlusses verbindet. Des Weiteren ist angrenzend zur Verbindungsschicht (20) stoffschlüssig eine Verstärkungsschicht (30’) angeordnet. Die Verstärkungsschicht (30’) weist einen höheren Elastizitätsmodul auf, als die Verbindungsschicht (20). Eine besonders große Schutzwirkung ist dadurch gegeben, wenn die Verstärkungsschicht (30’) durch eine äußere und eine innere Begrenzung (36, 35) rahmenartig ausgebildet ist und zumindest mit ihrer äußeren Begrenzung (36) die Anschlussfläche (11) des mindesten einen elektrischen und/oder elektronischen Bauelements (10) umschließt.

Description

  • Die Erfindung betrifft eine Verbindungsanordnung mindestens eines elektrischen und/oder elektronischen Bauelements mit einem Fügepartner, ein Verbundelement und ein Verfahren zur Ausbildung der Verbindungsanordnung gemäß dem Oberbegriff der unabhängigen Ansprüche.
  • Stand der Technik
  • In vielen Bereichen der Technik werden elektronische Bauelemente, wie z.B. integrierte Schaltkreise (IC), Transistoren oder Dioden, innerhalb elektrischer Schaltungsanordnungen eingesetzt. Hierbei werden verschiedenste elektronische Bauelemente auf einem Basisteil, z.B. Substrat oder Ähnlichem, fixiert. Das Fixieren der elektrischen Bauelemente erfolgt beispielsweise durch eine Verbindungsschicht, wie z.B. eine Klebe-, Lot- oder Sinterschicht. Durch den Unterschied zwischen Raum-, Füge- und Betriebstemperatur, der Steifigkeit der Verbindungsschicht und der stark unterschiedlichen Ausdehnungskoeffizienten von zum Beispiel IC und Substrat, können jedoch sehr hohe mechanische bzw. thermomechanische Spannungen in den elektronischen Bauelementen entstehen. Dadurch kann es insbesondere bei thermischen Belastungen zu einem sogenannten "Muschelbruch" am elektronischen Bauteil kommen, bei dem Teilbereiche der Oberfläche des elektronischen Bauelements herausgebrochen werden. Dies kann zu sehr kurzer Lebensdauer derartiger elektronischer Baugruppen führen.
  • Um die Entstehung von mechanischen Spannungen innerhalb des elektronischen Bauelements zu reduzieren, ist es bekannt, um den Bereich des fixierten elektronischen Bauelements runde Vertiefungen, sogenannte Dimpels, in die Substratoberfläche einzubringen. Durch die runden Vertiefungen wird das Substrat in diesem Bereich elastischer, so dass sich mechanische Spannungen infolge unterschiedlicher Ausdehnungskoeffizienten des Substrats, der Verbindungsschicht und des elektronischen Bauelements bereits in dem von den runden Vertiefungen umschlossenen Bereich des Substrates abbauen können.
  • Das Einbringen der Dimpels ist ein zusätzlicher Fertigungsschritt zur Bereitstellung des Substrates.
  • Aus der Offenlegungsschrift US 2010/0187678 A1 ist eine Anordnung eines Halbleiterchips auf einem Metallsubstrat bekannt. Dabei ist der Halbleiterchip durch Sintern einer Silberpaste bei niedrigem Druck auf dem Metallsubstrat befestigt. Ferner weist der Halbleiterchip Bondverbindungen auf, die den Halbleiterchip mit Kontaktierungsstellen verbinden. Die derart beschriebene Anordnung wird zusammen mit den Bondverbindungen von außen mit einem Metalloxidfilm (SnO, AlO) vollständig beschichtet. Die auf diese Weise beschichtete Anordnung ist weiterhin durch ein Polymermaterial eingekapselt. Die Metalloxidbeschichtung bewirkt eine Stressreduktion für den Halbleiterchip. Eine derartige Beschichtung ist teuer, da sie über die ganze Anordnung aufgetragen werden muss. Ferner ist das Aufbringen der Beschichtung auf der Anordnung als räumliches Gebilde sehr aufwendig und schwierig. Des Weiteren können nur Verfahren verwendet werden, bei welchen die zur Anordnung benachbarten Bereiche vor einer derartigen Beschichtung ausgelassen werden können.
  • Offenbarung der Erfindung
  • Vorteile
  • Der Erfindung liegt die Aufgabe zu Grunde, eine Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelementes derart auszubilden, dass das Bauelement, insbesondere ein Halbleiterchip, temperaturwechselfest im Betrieb, insbesondere innerhalb einer Schaltungsanordnung eines Kraftfahrzeuges, eingesetzt werden kann.
  • Ferner ist es Aufgabe, ein Verfahren zur Ausbildung einer derartigen Verbindungsanordnung anzugeben.
  • Diese Aufgaben werden durch eine Verbindungsanordnung mindestens eines elektrischen und/oder elektronischen Bauelements, ferner durch ein Verbundelement zur Ausbildung der Verbindungsanordnung sowie durch ein Verfahren zur Herstellung desselben gemäß den kennzeichnenden Merkmalen der unabhängigen Ansprüche gelöst.
  • Die Verbindungsanordnung umfasst mindestens ein elektrisches und/oder elektronisches Bauelement. Das mindestens eine elektrische und/oder elektronische Bauelement weist mindestens eine Anschlussfläche auf, welche mittels einer Verbindungsschicht mit einem Fügepartner stoffschlüssig verbunden ist. Die Verbindungsschicht kann beispielsweise eine Klebe-, Lot-, Schweiß-, Sinterverbindung oder eine andere bekannte Verbindung sein, welche Fügepartner unter Ausbildung eines Stoffschlusses verbindet.
  • Kennzeichnend für die erfindungsgemäße Verbindungsanordnung ist, dass angrenzend zur Verbindungsschicht stoffschlüssig eine Verstärkungsschicht angeordnet ist. Die Verstärkungsschicht weist hierfür einen höheren Elastizitätsmodul auf, als die Verbindungsschicht. Auf diese Weise kann in vorteilhafter Weise der Rissbildung in der Verbindungsschicht vorgebeugt werden, welche bei ansonst bekannten Verbindungsanordnungen auf Grund von mechanischen und/oder thermomechanischen Spannungen, insbesondere bei betriebsbedingten Temperaturwechsel, entsteht. Die Wirkung ist darin begründet, dass ein Material mit einem hohen Elastizitätsmodul einer Materialverformung einen hohen Widerstand entgegenbringen kann. Die Verstärkungsschicht verhindert demnach eine überkritische Ausdehnung der Verbindungsschicht oder des mindestens einen mit der Verbindungsschicht verbundenen elektrischen und/oder elektronischen Bauelements. Eine besonders große Schutzwirkung ist dadurch gegeben, wenn die Verstärkungsschicht durch eine äußere und eine innere Begrenzung rahmenartig ausgebildet ist und zumindest mit ihrer äußeren Begrenzung die Anschlussfläche des mindesten einen elektrischen und/oder elektronischen Bauelements umschließt.
  • Rahmenartig bedeutet in diesem Zusammenhang insbesondere, dass die Verstärkungsschicht durch ihre äußere und/oder ihre innere Begrenzung einen zumindest in einer Ebene, insbesondere in einer im Wesentlichen parallelen Ebene zur Anschlussfläche des mindestens einen elektrischen und/oder elektronischen Bauelements, geschlossenen umlaufenden Verlauf aufweist. Die äußere und/oder innere Begrenzung verlaufen bevorzugt im Wesentlichen parallel zur Außenkontur der Anschlussfläche. Die Anschlussfläche kann neben einer quadratischen oder rechteckigen Grundfläche auch eine kreisförmige, ovale oder auch anders geartete Grundfläche aufweisen. Besonders vorteilhaft ist es, wenn die Verstärkungsschicht unterbrechungsfrei ausgeführt ist. Auf diese Weise können an für sich unterschiedliche Ausdehnungen des zumindest einen elektrischen und/oder elektronischen Bauelements, der Verbindungsschicht und des Fügepartners, beispielsweise einem Trägersubstrat, durch die Verbindungsschicht unterbunden werden. Die Verstärkungsschicht wirkt durch die rahmenartige Ausbildung wie ein steifer Gürtel, welcher Kräfte aufnehmen kann, dabei aber keine Verformungen zulässt.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der erfindungsgemäßen Verbindungsanordnung möglich.
  • Eine vorteilhafte Ausführungsform der erfindungsgemäßen Verbindungsanordnung sieht vor, dass die Verbindungsschicht einen Flächenbereich aufweist, welcher über die Anschlussfläche des mindestens einen elektrischen und/oder elektronischen Bauelements hinausragt. In vorteilhafter Weise wird die Verstärkungsschicht in diesem Flächenbereich auf der Verbindungsschicht angeordnet. Besonders vorteilhaft ist es, wenn die auf diesem Flächenbereich angeordnete Verstärkungsschicht mit ihrer inneren Begrenzung mindestens bis zur Anschlussfläche des zumindest einen elektrischen und/oder elektronischen Bauelements reicht. Weiterhin ist vorteilhaft, wenn in dieser Anordnung die Verstärkungsschicht zumindest bereichsweise derart ausgebildet ist, dass die Verstärkungsschicht zusätzlich zumindest über eine Mindesthöhe ein Gehäuse des zumindest einen elektrischen und/oder elektronischen Bauelements umsäumt.
  • Insgesamt ist dadurch sowohl der gefährdete Randbereich der Anschlussfläche als auch des Gehäuses des zumindest einen elektrischen und/oder elektronischen Bauelements vor einer Risseinleitung und/oder Rissausbreitung, beispielsweise infolge betriebsbedingter Temperaturwechsel, wirkungsvoll geschützt.
  • Bei einer alternativen oder weiterführenden Ausführungsform der erfindungsgemäßen Verbindungsanordnung begrenzt die Verstärkungsschicht mit ihrer inneren Begrenzung die seitliche Ausdehnung der Verbindungsschicht. Hierbei umschließt die innere Begrenzung der Verstärkungsschicht die Verbindungsschicht zumindest teilweise oder bevorzugt vollständig über ihre Schichtstärke hinweg. Eine teilweise Begrenzung über die Schichtstärke der Verbindungsschicht kann beispielsweise derart ausgeführt sein, dass die Verstärkungsschicht angrenzend zur Verbindungsschicht auf dem Fügepartner angeordnet ist und in der Schichtstärke geringer ausgeführt ist als die Verbindungsschicht. Weiterhin kann die Verstärkungsschicht innerhalb der Verbindungsschicht zumindest teilweise räumlich integriert angeordnet sein. Hierbei ist beispielsweise die in Richtung der Anschlussfläche des zumindest einen elektrischen und/oder elektronischen Bauteils weisende Seite der Verstärkungsschicht und/oder die in Richtung des Fügepartners weisende Seite der Verstärkungsschicht zumindest teilweise, bevorzugt vollständig, von der Verbindungsschicht überdeckt.
  • Insgesamt ist dadurch eine weitere und in Kombination mit der auf der Verbindungsschicht angeordneten Verstärkungsschicht verbesserte Möglichkeit gegeben, sowohl den gefährdeten Randbereich der Anschlussfläche als auch des Gehäuses des zumindest einen elektrischen und/oder elektronischen Bauelements vor einer Risseinleitung und/oder Rissausbreitung wirkungsvoll zu schützen.
  • Eine vorteilhafte Weiterbildung der erfindungsgemäßen Verbindungsanordnung sieht vor, dass die innere Begrenzung der Verstärkungsschicht zumindest teilsweise – bevorzugt vollständig – bis innerhalb der Anschlussfläche des mindestens einen elektrischen und/oder elektronischen Bauelements reicht. In diesem Fall weist die in Richtung der Anschlussfläche des zumindest einen elektrischen und/oder elektronischen Bauelements weisende Seite der Verstärkungsschicht und die Anschlussfläche selbst einen überlappenden Flächenbereich auf. Besonders vorteilhaft ist es, wenn die Anschlussfläche in dem überlappenden Bereich mit der Verstärkungsschicht stoffschlüssig verbunden ist. Auf diese Weise ist der Randbereich der Anschlussfläche des zumindest einen elektrischen und/oder elektronischen Bauelements unmittelbar an der Verstärkungsschicht fixiert, so dass die Ausdehnungsmöglichkeiten des Bauelements insgesamt auf die geringe Ausdehnungsmöglichkeit der Verstärkungsschicht begrenzt sind. Dadurch ist das Risiko einer Rissbildung und -ausbreitung innerhalb des Bauelements maximal reduziert.
  • Die Verstärkungsschicht ist bevorzugt in Abhängigkeit der gewählten Verbindungsschicht auszuwählen. So ist beispielsweise darauf zu achten, dass zwischen der Verbindungsschicht und der Verstärkungsschicht und bevorzugt auch zwischen der Anschlussfläche des zumindest einen elektrischen und/oder elektronischen Bauelements und/oder dem Fügepartner eine stoffschlüssige Verbindung ausbildbar ist. Dadurch können beispielsweise mechanische und/oder thermomechanische Spannungen, die durch das unterschiedliche Ausdehnungsverhalten des zumindest einen elektrischen und/oder elektronischen Bauelements, der Verbindungsschicht und dem Fügepartner durch die Verstärkungsschicht aufgenommen werden. Hierzu ist weiterhin darauf zu achten, dass die Verstärkungsschicht einen größeren Elastizitätsmodul aufweist als die Verbindungsschicht.
  • Eine vorteilhafte Weiterbildung der erfindungsgemäßen Verbindungsanordnung sieht eine Verstärkungsschicht vor, welche mindestens eine intermetallische Phase umfasst. Intermetallische Phasen weisen einen großen kovalenten Bindungsanteil auf. Dies führt zu einem großen Elastizitätsmodul und hoher Schmelz- bzw. Zersetzungstemperatur, beispielsweise größer 250°C, vor allem 300°C und mehr. Dies ist insbesondere dann vorteilhaft, wenn die Verbindungsanordnung beim Fügen des zumindest einen elektrischen und/oder elektronischen Bauelements mit dem Fügepartner oder im Betrieb hohen Temperaturen ausgesetzt ist. Auf diese Weise kann die Zuverlässigkeit der Verbindungsanordnung auch bei hohen Temperaturen sichergestellt werden.
  • Eine bevorzugte erfindungsgemäße Verbindungsanordnung weist eine Verbindungsschicht auf, welche mindestens ein Metall umfasst, beispielsweise eine metallische Sinterverbindung, insbesondere aus Silber. Ferner ist die Verstärkungsschicht aus einem Lotmaterial gebildet, insbesondere einem Zinn-, Wismut-, Zink-, Gallium- oder Alluminiumbasierten Lotmaterial, wobei nach einer Temperaturbehandlung der Verbindungsschicht und/oder des Lotmaterials die Verstärkungsschicht mindestens eine intermetallische Phase umfasst oder aus mindestens einer metallischen Phase gebildet ist und somit das vorherige Lotmaterial vollständig ersetzt.
  • Besonders vorteilhaft ist es, wenn die Verbindungsschicht, beispielsweise ausgeführt als Sinterformteil, und die Lotschicht in Form eines Verbundelementes ausgebildet sind, welches dann zur Ausbildung der erfindungsgemäßen Verbindungsanordnung zwischen dem zumindest einen elektrischen und/oder elektronischen Bauelements und dem Fügepartner angeordnet wird. Hierbei ist die Lotschicht innerhalb des Verbundelements rahmenartig ausgeführt und auf der Verbindungsschicht angeordnet und/oder derart angrenzend an die Verbindungsschicht angeordnet, dass ihre innere Begrenzung die seitliche Flächenausdehnung der Verbindungsschicht begrenzt. Ein besonderer Vorteil zeigt sich dann darin, dass das Verbundelement in hohen Stückzahlen unabhängig von der Verwendung innerhalb einer Verbindungsanordnung vorab hergestellt werden kann. Des Weiteren sind eine einfache Handhabung und ein Bestücken vergleichbar mit jedem elektrischen und/oder elektronischen Bauelement gegeben.
  • Die Temperaturbehandlung orientiert sich bevorzugt nach dem erforderlichen Lotprofil. Insgesamt ist somit eine sehr einfache und kostengünstige Möglichkeit gegeben, eine temperaturfeste intermetallische Phase durch gängige Verbindungsmaterialien und Verbindungsverfahren auszubilden.
  • Die erfindungsgemäße Verbindungsanordnung eignet sich besonders für Halbleiterbauelemente, beispielsweise aus Silizium, insbesondere mit einer flächigen Anschlussfläche, beispielsweise IGBT, MOSFET, DIODEN und Halbleiterchip. Derartige Bauelemente werden mittels der Verbindungsschicht beispielsweise auf einem DBC-Substrat (Direct copper bonded), einem metallischen Stanzgitter, einem organischen oder keramischen Schaltungsträger oder einem IMS-Substrat (Insulated metal substrate) als Fügepartner befestigt. Die Verbindungsschicht, insbesondere als Sinterschicht, weist bevorzugt eine Schichtstärke von 10–500 µm, insbesondere von 10–300 µm, besonders bevorzugt von 10–100 µm auf. Die Verstärkungsschicht kann in ihrer Schichtstärke ähnlich wie die Verbindungsschicht ausgeführt werden. Ist als Verstärkungsschicht eine Lotschicht gewählt, die insbesondere nach einer Temperaturbehandlung durch zumindest eine intermetallische Phase ersetzt sein soll, sind kleinere Schichtstärken bevorzugt, beispielsweise 0,5–100 μm, insbesondere 0,5–60 μm, besonders bevorzugt 1 μm–30 μm.
  • Das erfindungsgemäße Fügeverfahren gemäß dem unabhängigen Verfahrensanspruchs und die in den darauf rückbezogenen Unteransprüchen gezeigten Ausführungsformen ermöglichen in einfacher und kostengünstiger Weise einer Rissbildung und -weiterleitung innerhalb der Verbindungsschicht und/oder dem zumindest einen elektrischen und/oder elektronischen Bauelements entgegenzuwirken. Hierbei können auch gängige Verbindungsmaterialien verwendet werden, die unter anderem die Verwendung der gebildeten Verbindungsanordnung bei hohen Betriebstemperaturen erlauben.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung. Diese zeigt in:
  • 1a: schematisch eine erste Ausführungsform der erfindungsgemäßen Verbindungsanordnung in einer Seitendarstellung,
  • 1b: schematisch die Ausführung aus der 1a in einer Draufsicht,
  • 2a: schematisch eine zweite Ausführungsform der erfindungsgemäßen Verbindungsanordnung in einer Seitendarstellung,
  • 2b: schematisch eine dritte Ausführungsform der erfindungsgemäßen Verbindungsanordnung in einer Seitendarstellung,
  • 2a: schematisch eine vierte Ausführungsform der erfindungsgemäßen Verbindungsanordnung in einer Seitendarstellung.
  • In den Figuren sind funktional gleiche Bauteile jeweils mit gleichen Bezugszeichen gekennzeichnet.
  • Die 1a und 1b zeigen eine erste Ausführungsform der erfindungsgemäßen Verbindungsanordnung 100. Zur Ausbildung der Verbindungsanordnung 100 wird ein Schaltungssubstrat 40, beispielsweise ein DBC-Substrat, bereitgestellt. Mit dem DBC-Substrat wird ein Halbleiterchip 10 stoffschlüssig verbunden. Hierzu weist der Halbleiterchip 10 auf der dem DBC-Substrat 40 zugewandten Seite eine Anschlussfläche 11 auf. Die Anschlussfläche 11 dient beispielsweise zur elektrischen Kontaktierung des Halbleiterchips 10 und/oder zur dessen Entwärmung. Zur stoffschlüssigen Verbindung wird zwischen der Anschlussfläche 11 und dem DBC-Substrat 40 eine Sinterschicht 20 aus Silber angeordnet. Hierfür kann die Sinterschicht 20 beispielsweise in Pastenform vorliegen und mittels bekannten Pasten-Druckverfahren auf das DBC-Substrat 40 aufgetragen werden. Ebenso kann die Sinterschicht 20 als Sinterformteil ausgebildet werden und in der dann fest vorliegenden und an die Anschlussfläche 11 angepassten Form auf das DBC-Substrat 40 aufgelegt werden. Im konkreten Ausführungsbeispiel wird die Sinterschicht 20 derart ausgebildet, dass ein der Anschlussfläche 11 zugewandter oberer Flächenbereich 21 über die Anschlussfläche 11 des Halbleiterchips 10 hinausragt. Dieser Flächebereich 21 steht – wie in der 1b in der Draufsicht zu erkennen – allgemein umseitig zum Halbleiterchip 10 über. Weiterhin wird auf diesen Flächenbereich 21 eine zinnbasierte Lotschicht 30 – beispielsweise aus SnAg3.5 oder aus SnCu0.7 – mit einer Schichtstärke s, beispielsweise 50 µm, aufgebracht. Auf diese Weise wird die Lotschicht 30 mit einer inneren Begrenzung 35 und einer äußeren Begrenzung 36 ausgebildet. Die innere Begrenzung 35 der Lotschicht 30 reicht hierbei bis zur Anschlussfläche 11. Des Weiteren wird das Gehäuse des Halbleiterchips 10 in Höhe der Schichtstärke s von der Lotschicht 20 umseitig umsäumt.
  • Anschließend wird die so gebildete Anordnung, insbesondere die Sinterschicht 20 und/oder die Lotschicht 30, temperaturbehandelt. Die Temperaturbehandlung erfolgt bevorzugt im Bereich der Schmelztemperatur der Lotschicht 30. In dem Fall, dass die Sintertemperatur der Sinterschicht 20 unterhalb der Schmelztemperatur der Lotschicht 30 liegt, wird infolge der Temperaturbehandlung ein Sintervorgang angestoßen, wodurch der Halbleiterchip 10 mittels der Sinterschicht 20 mit dem DBC-Substrat 40 stoffschlüssig verbunden wird. Gleichzeitig setzen durch die Temperaturbehandlung Festkörperdiffusions-Vorgänge zwischen der Sinterschicht 20 und der Lotschicht 30 ein. Dabei vermischen sich die Metalle und/oder Metalllegierungen beider Schichten 20, 30 zumindest in den Grenzbereichen, d.h. innerhalb des Flächenbereichs 21, und bilden eine Verstärkungsschicht 30’, umfassend mindestens eine intermetallischen Phase, aus. Im Falle von beispielsweise SnAg3.5 als Lotmaterial bildet sich Ag3Sn als intermetallische Phase aus. Im Falle von beispielsweise SnCu0.7 als Lotmaterial bildet sich sowohl Ag3Sn als auch Cu6Sn5 als intermetallische Phasen aus.
  • Indem die Lotschicht 30 mit beispielsweise 50 µm sehr dünn ausgeführt wird, können die Metalle und/oder Metalllegierungen beider Schichten 20, 30 während der Temperaturbehandlung sehr weit in die Lotschicht 30 hinein diffundieren. Bevorzugt wird eine Dauer der Temperaturbehandlung gewählt, bei welcher die Lotschicht 30 durch die gebildete mindestens eine intermetallische Phase im Wesentlichen ersetzt wird und auf diese Weise insgesamt die Verstärkungsschicht 30’ bildet. Aus Gründen der Vereinfachung wurde nicht dargestellt, dass die gebildete intermetallische Phase im Allgemeinen auch bereichsweise in die Sinterschicht 20 hineinreicht.
  • In den 2a–2c sind weitere beispielhafte Ausführungsformen der erfindungsgemäßen Verbindungsanordnung 200, 300, 400 gezeigt. Sie unterscheiden sich hauptsächlich in der Anordnung der Lotschicht 30 und der daraus gebildeten Verstärkungsschicht 30’ innerhalb der Verbindungsanordnung 200, 300, 400.
  • In der zweiten Ausführungsform der erfindungsgemäßen Verbindungsanordnung 200 gemäß der 2a ist die Lotschicht 30 seitlich angrenzend an die Sinterschicht 20 auf dem DBC-Substrat aufgebracht. Dabei verbindet sich die nach der Temperaturbehandlung ausgebildete Verstärkungsschicht 30’ stoffschlüssig sowohl mit der Sinterschicht 20 als auch mit dem DBC-Substrat. Ferner begrenzt die innere Begrenzung 35 die seitliche Flächenausdehnung der Sinterschicht 20.
  • Die dritte beispielhafte Ausführungsform der erfindungsgemäßen Verbindungsanordnung 300 entsprechend der 2b ähnelt der zweiten Ausführungsform. Im Unterschied zu dieser wird die Sinterschicht 20 in der dritten Ausführungsform im Wesentlichen bündig mit der Anschlussfläche 11 bzw. dem Gehäuse des Halbleiterchips 10 ausgeführt. Zusätzlich wird die Lotschicht 30 in ihrer Schichtstärke zumindest im Bereich des Gehäuses des Halbleiterchips 10 derart ausgebildet, dass zumindest eine Mindesthöhe des Gehäuses von einem Teil der Lotschicht 30 bzw. nach der Temperaturbehandlung dann von der Verstärkungsschicht 30’ umseitig umsäumt wird.
  • In der vierten beispielhaften Ausführungsform der erfindungsgemäßen Verbindungsanordnung 400 gemäß der 2c wird die Lotschicht 30 innerhalb der Sinterschicht 20 integriert. Hierbei schließt die der Anschlussfläche 11 zugewandte Seite der Lotschicht 30 eben mit der Sinterschicht 20 ab, welche zumindest über die Schichtstärke s der Lotschicht 30 durch deren innere Begrenzung 35 begrenzt wird. Weiterhin wird die der Anschlussfläche abgewandte Seite der Lotschicht 30 von der Sinterschicht 20 überdeckt. Nach der Temperaturbehandlung verbindet sich die ausgebildete Verstärkungsschicht 30’ stoffschlüssig sowohl mit der Sinterschicht 20 als auch mit dem in die Anschlussfläche 11 reichenden Flächenbereich.
  • Allgemein sind noch weitere Ausführungsformen möglich, welche beispielsweise eine Kombination oder eine Abwandlung der bisher beschriebenen Ausführungsformen darstellen.
  • Zusätzlich kann die Lotschicht grundsätzlich auch erst nach Ausbildung der stoffschlüssigen Verbindung des elektrischen und/oder elektronischen Bauelements, beispielsweise des Halbleiterchips 10, mit dem Fügepartner, beispielsweise mit dem DBC-Substrat 40, aufgetragen und/oder angeordnet werden.
  • Das Aufbringen der Lotschicht 30 auf die Sinterschicht 20 in Form eines Sinterformteils bzw. das seitliche Anordnen der Lotschicht 30 angrenzend zur Verbindungsschicht 20 derart, dass die Lotschicht 30 mit ihrer inneren Begrenzung 35 die seitliche Flächenausdehnung der Verbindungsschicht 20 begrenzt, kann auch bereits vor der Ausbildung der Verbindungsanordnung 100, 200, 300, 400 unter Ausbildung eines Verbundelements erfolgen. In diesem Fall wird das Verbundelement zwischen dem zumindest einen elektrischen und/oder elektronischen Bauelement, beispielsweise dem Halbleiterchip 10, und dem Fügepartner, beispielsweise dem DBC-Substrat, angeordnet und anschließend die Temperaturbehandlung zur Ausbildung der Verstärkungsschicht 30’ durchgeführt.
  • Allgemein ist es auch möglich, die mindestens ein Metall umfassende Verbindungsschicht 20 als Lotschicht vorzusehen, beispielsweise aus einem Zinn-, Wismut-, Zink-, Gallium- oder Aluminium-basierten Weichlot. Ebenso kann allgemein die Verstärkungsschicht 30’ aus einer Metallschicht, insbesondere Zinn, Silber, Kupfer, Zink, Wismut, Gallium und/oder Aluminium enthaltend, ausgebildet sein, welche beispielsweise durch ein chemisches und/oder physikalisches Beschichtungsverfahren aufgetragen wird. Grundsätzlich können Materialien für die Verbindungsschicht 20 und die Verstärkungsschicht 30’ derart ausgewählt werden, dass auf Grund einer Temperaturbehandlung und den dabei zwischen beiden Schichten 20, 30 stattfindenden Diffusionsvorgängen die Verstärkungsschicht 30’ mindestens eine intermetallische Phase umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2010/0187678 A1 [0005]

Claims (14)

  1. Verbindungsanordnung (100, 200, 300, 400) mindestens eines elektrischen und/oder elektronischen Bauelements (10), insbesondere eines Halbleiterchips, mit einem Fügepartner (40), beispielsweise einem Schaltungsträger, wobei das mindestens eine elektrische und/oder elektronische Bauelement (10) mindestens eine Anschlussfläche (11) aufweist, welche mittels einer Verbindungsschicht (20) mit dem Fügepartner (40) stoffschlüssig verbunden ist, dadurch gekennzeichnet, dass angrenzend zur Verbindungsschicht (20) zur Verhinderung von Rissbildung innerhalb der Verbindungsschicht (20) auf Grund von thermischen und/oder thermomechanischen Spannungen stoffschlüssig eine Verstärkungsschicht (30’) angeordnet ist, welche ein höheres Elastizitätsmodul aufweist als die Verbindungsschicht (20), wobei die Verstärkungsschicht (30’) durch eine äußere und eine innere Begrenzung (36, 35) rahmenartig ausgebildet ist und zumindest mit ihrer äußeren Begrenzung (36) die Anschlussfläche (11) des mindestens einen elektrischen und/oder elektronischen Bauelements (10) umschließt.
  2. Verbindungsanordnung (100, 200, 300, 400) nach Anspruch 1, dadurch gekennzeichnet, dass die innere Begrenzung (35) der Verstärkungsschicht (30’) bis innerhalb der Anschlussfläche (11) des mindestens einen elektrischen und/oder elektronischen Bauelements (10) reicht.
  3. Verbindungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Verbindungsschicht (20) einen Flächenbereich (21) aufweist, welcher über die Anschlussfläche (11) des mindestens einen elektrischen und/oder elektronischen Bauelements (10) hinausragt, wobei die Verstärkungsschicht (30’) in diesem Flächenbereich (21) auf der Verbindungsschicht (20) angeordnet ist und/oder dass die Verstärkungsschicht (20) mit ihrer inneren Begrenzung (35) die seitliche Flächenausdehnung der Verbindungsschicht (20) begrenzt.
  4. Verbindungsanordnung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verstärkungsschicht (30’) mindestens eine intermetallische Phase umfasst.
  5. Verbindungsanordnung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungsschicht (20) mindestens ein Metall umfasst und die Verstärkungsschicht (30’) aus einem Lotmaterial (30) gebildet ist, insbesondere aus einem Zinn-, Wismut-, Zink-, Gallium- oder Aluminium-basierten Lotmaterial, wobei nach einer Temperaturbehandlung der Verbindungsschicht (20) und/oder des Lotmaterials (30) die Verstärkungsschicht (30’) mindestens eine intermetallische Phase umfasst oder aus mindestens einer intermetallischen Phase gebildet ist.
  6. Verbindungsanordnung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungsschicht (20) eine Metallschicht ist, insbesondere Zinn, Silber, Kupfer, Zink, Wismut, Gallium und/oder Aluminium enthaltend.
  7. Verbindungsanordnung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungsschicht (20) eine Sinterschicht ist, insbesondere aus Silber.
  8. Verbundelement, insbesondere zur Ausbildung einer Verbindungsanordnung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, umfassend eine Verbindungsschicht (20) enthaltend mindestens ein Metall und eine an die Verbindungsschicht (20) angrenzend angeordnete Lotschicht (30), dadurch gekennzeichnet, dass die Lotschicht (30) durch eine äußere und eine innere Begrenzung (36, 35) rahmenartig ausgeführt ist und auf der Verbindungsschicht (20) angeordnet ist und/oder die Lotschicht (30) mit ihrer inneren Begrenzung (35) die seitliche Flächenausdehnung der Verbindungsschicht (20) begrenzt, wobei das Verbundelement derart ausgeführt ist, bei einer Temperaturbehandlung der Verbindungsschicht (20) und/oder der Lotschicht (30) zwischen der Verbindungsschicht (20) und der Lotschicht (30) zur Verhinderung von Rissbildung innerhalb der Verbindungsschicht (20) auf Grund von thermischen und/oder thermomechanischen Spannungen eine Verstärkungsschicht (30’), umfassend mindestens eine intermetallische Phase, auszubilden, wobei die gebildete Verstärkungsschicht (30’) einen höheren E-Modul aufweist als die Verbindungsschicht (20).
  9. Verbundelement nach Anspruch 8, dadurch gekennzeichnet, dass nach der Temperaturbehandlung zumindest die Lotschicht (30) durch die gebildete Verstärkungsschicht (30’) im Wesentlichen ersetzt ist.
  10. Verbundelement nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die Lotschicht (30) Zinn, Wismut, Zink, Gallium und/oder Aluminium enthält und/oder die Verbindungsschicht (20) eine Sinterschicht oder ein Sinterformteil, insbesondere aus Silber, ist.
  11. Fügeverfahren, insbesondere zur Ausbildung einer Verbindungsanordnung (100, 200, 300, 400) nach einem der Ansprüche 1 bis 7, wobei zur stoffschlüssigen Verbindung eine Verbindungsschicht (20) zwischen der Anschlussfläche (11) mindestens eines elektrischen und/oder elektronischen Bauelements (10) und einem Fügepartner (40) angeordnet wird, dadurch gekennzeichnet, dass angrenzend zur Verbindungsschicht (20) zur Verhinderung von Rissbildung innerhalb der Verbindungsschicht (20) auf Grund von thermischen und/oder thermomechanischen Spannungen eine Verstärkungsschicht (30’) angeordnet wird, welche einen höheren Elastizitätsmodul aufweist als die Verbindungsschicht (20), wobei die Verstärkungsschicht (30’) durch eine äußere und eine innere Begrenzung (36, 35) rahmenartig ausgebildet wird und die Anschlussfläche (11) des mindestens einen elektrischen und/oder elektronischen Bauelements (10) durch zumindest die äußere Begrenzung (36) der Verstärkungsschicht (30’) umschlossen wird.
  12. Fügeverfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Verbindungsschicht (20) mindesten ein Metall umfasst und die Verstärkungsschicht (30’) aus einer Lotschicht (30), insbesondere Zinn, Wismut, Zink, Gallium und/oder Aluminium enthaltend, gebildet wird, wobei die Lotschicht (30) durch eine äußere und eine innere Begrenzung (36, 35) rahmenartig ausgebildet wird und auf einen Flächenbereich (21) der Verbindungsschicht (20) aufgebracht wird, welcher über die Anschlussfläche (11) des mindestens einen elektrischen und/oder elektronischen Bauelements (10) hinausragt, und/oder die Lotschicht (30) derart angeordnet wird, dass sie mit ihrer inneren Begrenzung (35) die seitliche Flächenausdehnung der Verbindungsschicht (20) begrenzt, und die Verbindungsschicht (20) und/oder die Lotschicht (30) temperaturbehandelt werden und zwischen der Verbindungsschicht (20) und der Lotschicht (30) die Verstärkungsschicht (30’) umfassend mindestens eine intermetallische Phase gebildet wird, wobei die gebildete Verstärkungsschicht (30’) einen höheren E-Modul aufweist als die Verbindungsschicht (20), und wobei bevorzugt mindestens die Lotschicht (30) durch die ausgebildete Verstärkungsschicht (30’) im Wesentlichen ersetzt wird.
  13. Fügeverfahren nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, dass nach Ausbildung der stoffschlüssigen Verbindung des mindestens einen elektrischen und/oder elektronischen Bauelements (10) mit der Verbindungsschicht (20) die Lotschicht (30) aufgetragen und/oder angeordnet wird.
  14. Fügeverfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Verbindungsschicht (20) als Sinterschicht oder Sinterformteil, insbesondere aus Silber, ausgebildet wird.
DE102012201935A 2012-02-09 2012-02-09 Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements Withdrawn DE102012201935A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102012201935A DE102012201935A1 (de) 2012-02-09 2012-02-09 Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
PCT/EP2013/051400 WO2013117438A2 (de) 2012-02-09 2013-01-25 Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
CN201380008409.1A CN104094387B (zh) 2012-02-09 2013-01-25 电气元件和/或电子元件的连接装置
EP13702765.2A EP2812912A2 (de) 2012-02-09 2013-01-25 Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
US14/377,895 US9177934B2 (en) 2012-02-09 2013-01-25 Connection arrangement of an electric and/or electronic component
US14/834,569 US20160064350A1 (en) 2012-02-09 2015-08-25 Connection arrangement of an electric and/or electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012201935A DE102012201935A1 (de) 2012-02-09 2012-02-09 Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE102012201935A1 true DE102012201935A1 (de) 2013-08-14

Family

ID=47666103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012201935A Withdrawn DE102012201935A1 (de) 2012-02-09 2012-02-09 Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements

Country Status (5)

Country Link
US (2) US9177934B2 (de)
EP (1) EP2812912A2 (de)
CN (1) CN104094387B (de)
DE (1) DE102012201935A1 (de)
WO (1) WO2013117438A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2884527A3 (de) * 2013-12-12 2015-08-26 Kabushiki Kaisha Toshiba Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016116194A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem trägerelement und einem elektronischen schaltungsbauteil und schaltungsträger
WO2017029082A1 (en) * 2015-08-14 2017-02-23 Danfoss Silicon Power Gmbh Method for manufacturing a semiconductor device and the corresponding device
DE102020117678B3 (de) 2020-07-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit heterogener lötstelle und verfahren zu ihrer herstellung
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083931A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
US20160038293A1 (en) * 2013-03-15 2016-02-11 Conformis, Inc. Posterior-Stabilized Knee Implant Components and Instruments
US9875987B2 (en) 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices
US9589860B2 (en) * 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
KR20170059833A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 스트립기판 및 그 제조 방법
US10969118B2 (en) 2016-05-26 2021-04-06 Electrolux Home Products, Inc. Steam cooking appliance
US9941210B1 (en) 2016-12-27 2018-04-10 Nxp Usa, Inc. Semiconductor devices with protruding conductive vias and methods of making such devices
DE102018221148A1 (de) * 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
US20230131247A1 (en) * 2019-10-31 2023-04-27 Boe Technology Group Co., Ltd. Supporting backplane, manufacturing method therefor and backplane
BR112023003159A2 (pt) * 2020-09-02 2023-04-04 Qualcomm Inc Técnicas de economia de potência em dispositivos de computação através do controle de barramento de comunicação
NL2027068B1 (en) * 2020-12-08 2022-07-07 Stichting Chip Integration Tech Centre Integrated circuit comprising improved die attachment layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US20090051016A1 (en) * 2007-08-20 2009-02-26 Ivan Galesic Electronic component with buffer layer
US20100187678A1 (en) 2009-01-23 2010-07-29 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244566A (en) * 1975-10-06 1977-04-07 Mitsubishi Electric Corp Method of alloying semiconductor pellet
JPS5966131A (ja) 1982-10-08 1984-04-14 Nec Corp 半導体ペレツトの取付け構造
JPH0545009Y2 (de) * 1987-04-06 1993-11-16
JPH01293539A (ja) * 1988-05-23 1989-11-27 Fuji Xerox Co Ltd 半導体装置におけるバンプの形成方法
JP2503282B2 (ja) * 1989-12-08 1996-06-05 富士通株式会社 受光素子キャリア及び該キャリアを有する受光モジュ―ル
JP2956617B2 (ja) * 1996-10-31 1999-10-04 日本電気株式会社 樹脂封止型半導体装置
US6144104A (en) * 1999-03-24 2000-11-07 Visteon Corporation High-operating-temperature electronic component
JP2001230351A (ja) * 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
JP4765098B2 (ja) * 2005-10-13 2011-09-07 富士電機株式会社 半導体装置およびその製造方法
JP2007201314A (ja) * 2006-01-30 2007-08-09 Toyota Central Res & Dev Lab Inc 半導体装置
JP5250524B2 (ja) 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20110303448A1 (en) * 2010-04-23 2011-12-15 Iowa State University Research Foundation, Inc. Pb-Free Sn-Ag-Cu-Al or Sn-Cu-Al Solder
US8513798B2 (en) * 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
JP5608824B2 (ja) * 2011-12-27 2014-10-15 パナソニック株式会社 接合構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058878A1 (de) * 2004-12-06 2006-06-14 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US20090051016A1 (en) * 2007-08-20 2009-02-26 Ivan Galesic Electronic component with buffer layer
US20100187678A1 (en) 2009-01-23 2010-07-29 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2884527A3 (de) * 2013-12-12 2015-08-26 Kabushiki Kaisha Toshiba Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016116194A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem trägerelement und einem elektronischen schaltungsbauteil und schaltungsträger
WO2017029082A1 (en) * 2015-08-14 2017-02-23 Danfoss Silicon Power Gmbh Method for manufacturing a semiconductor device and the corresponding device
US10607962B2 (en) 2015-08-14 2020-03-31 Danfoss Silicon Power Gmbh Method for manufacturing semiconductor chips
DE102020117678B3 (de) 2020-07-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit heterogener lötstelle und verfahren zu ihrer herstellung
US11682644B2 (en) 2020-07-03 2023-06-20 Infineon Technologies Ag Semiconductor device with a heterogeneous solder joint and method for fabricating the same
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
WO2022174955A1 (de) * 2021-02-18 2022-08-25 Siemens Aktiengesellschaft Leistungsmodul, elektrisches gerät und verfahren zur herstellung eines leistungsmoduls

Also Published As

Publication number Publication date
US20150014865A1 (en) 2015-01-15
WO2013117438A3 (de) 2013-10-03
US20160064350A1 (en) 2016-03-03
CN104094387B (zh) 2017-08-08
CN104094387A (zh) 2014-10-08
US9177934B2 (en) 2015-11-03
WO2013117438A2 (de) 2013-08-15
EP2812912A2 (de) 2014-12-17

Similar Documents

Publication Publication Date Title
DE102012201935A1 (de) Verbindungsanordnung eines elektrischen und/oder elektronischen Bauelements
DE10013189B4 (de) Substrat für ein Leistungsmodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102014206608A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014006293T5 (de) Substrat für ein Leistungsmodul und Verfahren zu dessen Herstellung sowie das Substrat für ein Leistungsmodul verwendendes Leistungsmodul
DE102011088218A1 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102012211952A1 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
EP3698400A1 (de) Kühlkörper für eine elektronische komponente, elektronische baugruppe mit einem solchen kühlkörper und verfahren zum erzeugen eines solchen kühlkörpers
DE102008055137A1 (de) Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE102005054268A1 (de) Halbleiterbauteil mit mindestens einem Halbleiterchip und Verfahren zu dessen Herstellung
DE102015209977A1 (de) Halbleitervorrichtung
DE102014115202B4 (de) Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
DE102013102857A1 (de) Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee