DE102006049949B3 - Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben - Google Patents

Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben Download PDF

Info

Publication number
DE102006049949B3
DE102006049949B3 DE200610049949 DE102006049949A DE102006049949B3 DE 102006049949 B3 DE102006049949 B3 DE 102006049949B3 DE 200610049949 DE200610049949 DE 200610049949 DE 102006049949 A DE102006049949 A DE 102006049949A DE 102006049949 B3 DE102006049949 B3 DE 102006049949B3
Authority
DE
Germany
Prior art keywords
chip
semiconductor
semiconductor module
flat conductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610049949
Other languages
English (en)
Inventor
Joachim Dr. Dipl.-Chem. Mahler
Reimund Dr. Dipl.-Chem. Engl
Thomas Dipl.-Ing. Behrens
Wolfgang Dipl.-Ing. Kübler
Rainald Sander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610049949 priority Critical patent/DE102006049949B3/de
Priority to US11/869,845 priority patent/US8330252B2/en
Application granted granted Critical
Publication of DE102006049949B3 publication Critical patent/DE102006049949B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Die Erfindung betrifft ein Halbleitermodul (1) mit Halbleiterchips (3, 4) auf unterschiedlichen Versorgungspotentialen und ein Verfahren zur Herstellung desselben. Dabei weist das Halbleitermodul (1) mindestens einen Halbleiterchip (3) mit Elektroden (5, 6) auf seiner Oberseite (7) und mit einer Rückseitenelektrode (8) auf. Ferner weist das Halbleitermodul (1) mindestens einen Steuerchip (4) auf. Der Halbleiterchip (3) und der Steuerchip (4) liegen auf unterschiedlichen Versorgungspotentialen und sind auf einer gemeinsamen Flachleiterchipinsel (9) angeordnet. Die Flachleiterchipinsel (9) weist einen elektrisch leitenden Teilbereich (10) und eine Isolationsschicht (11) auf. Der Halbleiterchip (3) ist auf dem elektrisch leitenden Teilbereich (10) der Flachleiterchipinsel (9) angeordnet, während auf der Isolationsschicht (11) der Steuerchip (4) stoffschlüssig fixiert ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und ein Verfahren zur Herstellung desselben. Einer der Halbleiterchips weist Elektroden auf seiner Oberseite und eine Rückseitenelektrode auf. Ferner weist das Halbleiterbauelement einen Steuerchip auf, wobei die Elektroden des Halbleiterchips großflächiger sind als sie Signal- und Versorgungselektroden auf der Oberseite des Steuerchips.
  • Unter großflächig bzw. großflächiger wird in diesem Zusammenhang verstanden, dass Leistungsversorgungselektroden bzw. Leistungsausgangselektroden des Halbleiterchips nahezu eine gesamte Seite des Halbleiterchips bedecken und für eine hohe beispielsweise vertikale Stromführung vorgesehen sind. Hingegen beanspruchen kleinflächige Steuerelektroden, die beispielsweise Signale zur Steuerung des Leistungshalbleiterchips oder zur Taktgebung an einen in dem Halbleitermodul vorgesehenen Schaltungsknoten übertragen, lediglich einen Bruchteil einer Seite eines Halbleiterchips. Dabei ist für Leistungshalbleiterchips des MOSFET-Typs oder des IGBT-Typs (Insulated-Gate-Bipolar-Transistor) kennzeichnend, dass eine Leistungsausgangselektrode und eine Steuerelektrode auf einer gemeinsamen Oberseite und eine Leistungsversorgungselektrode auf einer Rückseite als Rückseitenelektrode des Leistungshalbleiterchips angeordnet sind.
  • Zur Ansteuerung des Halbleiterchips beispielsweise in einem Bordnetz werden integrierte Schaltungen als Gate-Treiber ein gesetzt. Ein derartiger Steuerchip mit integrierter Schaltung, der gegenüber dem Halbleiterchip ein unterschiedliches Versorgungspotential erfordert, wie es die Druckschrift DE 10 2005 031 8364 A1 vorsieht, kann als gestapelter Steuerchip auf der Oberseite eines Leistungshalbleiterchips fixiert und verdrahtet werden. Dazu kann der Steuerchip mit einem nicht leitfähigen Medium auf die Oberseite des Leistungshalbleiterchips geklebt werden. Ein derartiger "Chip-auf-Chip-Aufbau" hat folgende Nachteile:
    • 1. Der Steuerchip ist in seiner flächigen Erstreckung auf die flächige Erstreckung der Oberseite des Leistungshalbleiterchips begrenzt;
    • 2. Das Design der Oberseite des Leistungshalbleiterchips muss für den gestapelten Steuerchip angepasst sein;
    • 3. Es besteht die Gefahr der Beschädigung des Leistungshalbleiterchips im Bereich der Klebstofffuge;
    • 4. Es besteht die Gefahr der Beeinträchtigung der Bondflachen der Elektroden auf der Oberseite des Leistungshalbleiterchips durch den elektrisch isolierenden Klebstoff;
    • 5. Die Höhe des Halbleiterchipstapels muss beträchtlich geringer sein als die maximale Dicke der Kunststoffgehäusemasse über der Halbleiterchipinsel.
  • Aus der Druckschrift DE 197 16 674 A1 ist als Halbleitermodul ein Halbleiterbauteil vorgesehen, das zumindest zwei Halbleiterchips aufweist, die auf jeweils voneinander getrennten Halbleiterchipinseln angeordnet sind, so dass sie auf unterschiedlichen Potentialen liegen können. Diese Lösung hat den Nachteil, dass für das Anlegen unterschiedlicher Potentiale kein standardisierter Flachleiterrahmen mit einer einzigen zentralen Halbleiterchipinsel eingesetzt werden kann und teure Sonderfertigungen für Flachleiterrahmen vorzusehen sind.
  • Derartige Halbleitermodule weisen derart ungünstige Außenkontaktanordnungen oder sogenannte "foot-prints" auf, dass der Umverdrahtungsaufwand durch entsprechende Leiterbahnführung auf einer übergeordneten Schaltungsplatine erheblich ist und Platinenfläche benötigt, die für kompakte Anwendungen zur Strom- und Spannungsversorgung in Bordnetzen und/oder in Mobilfunkgeräten mit AC/DC- und/oder DC/DC-Konvertern von Nachteil ist.
  • Ein ähnliches Modul ist auch aus der WO 2006/012110 A2 bekannt. Bei diesem Modul sind mehrere MOSFETs auf ein gemeinsames Substrat montiert, wobei das Substrat jeweils eigene Kontaktflächen für die einzelnen Halbleiterchips aufweist.
  • Die DE 10 2004 035 746 A1 offenbart ein Leistungshalbleiternmodul mit einer wärmeleitenden Bodenplatte aus einem elektrisch isolierenden Material. Die Bodenplatte bewirkt dabei die elektrische Isolierung der Baugruppen mit Leistungshalbleiterchips gegenüber einem gemeinsamen Kühlkörper.
  • Aufgabe der Erfindung ist es, ein räumlich verkleinertes Halbleitermodul anzugeben, das elektrische Leistungen schalten kann und eine Außenkontaktanordnung aufweist, die flächensparend einsetzbar ist und einen Zugriff auf einzelne Elektroden der Halbleiterchips auf unterschiedlichen Versorgungspotentialen ermöglicht sowie die Nachteile im Stand der Technik überwindet.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Bevorzugte Ausführungsformen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und ein Verfahren zur Herstellung desselben angegeben. Dabei weist das Halbleitermodul mindestens einen Halbleiterchip mit Elektroden auf seiner Oberseite und mit einer Rückseitenelektrode auf. Ferner weist das Halbleitermodul mindestens einen Steuerchip auf. Der Halbleiterchip und der Steuerchip liegen auf unterschiedlichen Versorgungspotentialen und sind auf einer gemeinsamen Flachleiterchipinsel angeordnet. Die Flachleiterchipinsel weist einen elektrisch leitenden Teilbereich und eine Isolationsschicht auf. Der Halbleiterchip ist auf dem elektrisch leitenden Teilbereich der Flachleiterchipinsel an geordnet, während auf der Isolationsschicht der Steuerchip stoffschlüssig fixiert ist.
  • Ein Vorteil dieses Halbleitermoduls ist, dass der Steuerchip mit seiner integrierten Schaltung durch ein elektrisch isolierendes Medium auf der gleichen Halbleiterchipinsel wie der Halbleiterchip fixiert ist, so dass es selbst bei angelegten Spannungen von weit über 100 Volt nicht zu elektrischen Durchschlägen in den Steuerchip kommt. Diese Lösung bietet gegenüber den so genannten "Chip-auf-Chip-Aufbauten" den Vorteil, dass auch Gehäuse verwendet werden können, deren Kunststoffgehäusemassedicke über dem Leistungshalbleiterchip nicht groß genug ist, um einen darauf aufgebrachten Steuerchip komplett zu umhüllen. Weiterhin wird in dem erfindungsgemäßen Aufbau durch den Steuerchip keine mechanische Beanspruchung auf den Halbleiterchip ausgeübt. Außerdem ist für den Halbleiterchip die Anordnung der Kontaktflächen der Elektroden weniger restriktiv, da auf der Oberseite des Halbleiters keine Klebefläche für einen Steuerchip auszusparen ist, wie es bei Halbleitermodulen mit gestapelten Halbleiterchips erforderlich ist.
  • Gegenüber Gehäusen mit speziell ausgestanzten getrennten Halbleiterchipinseln auf dem Flachleiterrahmen für den Steuerchip und für den Halbleiterchip besteht der Vorteil, dass im Fall des erfindungsgemäßen Aufbaus kein spezieller Flachleiterrahmen notwendig wird, sondern dass Standard-Flachleiterrahmen des jeweiligen Gehäusetyps verwendet werden können. Mit der vorliegenden Erfindung wird somit erreicht, dass mehrere Halbleiterchips mit ein oder mehreren Logikbauteilen auf derselben Chipinsel elektrisch voneinander getrennt angeordnet werden können. Somit können auch ein oder mehrere Leistungshalbleiterchips mit einem vertikalen Stromfluss elekt risch leitfähig aufgebracht werden. Die elektrische Isolationsfestigkeit der Isolationsschicht aus einem Verbindungsmedium wird derart hoch gewählt, dass eine Spannungsfestigkeit besteht, die höher ist, als die Sperrspannung des Halbleiterchips bzw. der Leistungshalbleiterchips.
  • Vorzugsweise weist der Halbleiterchip auf seiner Rückseite eine großflächige Leistungsversorgungselektrode zum Anlegen eines Versorgungspotentials und auf seiner Oberseite eine großflächige Leistungsausgangselektrode zum Übertragen eines Ausgangsstroms an Leistungsausgänge des Halbleitermoduls sowie eine kleinflächige Steuerelektrode auf. Wird ein Signal an die Steuerelektrode gelegt, schaltet der Leistungshalbleiterchip durch und es fließt vorzugsweise ein vertikaler Durchlassstrom von der Leistungsversorgungselektrode bzw. der Rückseitenelektrode über die großflächige Leistungsausgangselektrode auf der Oberseite des Halbleiterchips zu den Leistungsausgängen des Halbleitermoduls in Form von Flachleitern. Dazu weisen geeignete Leistungsflachleiter einen entsprechend großen, an die Strombelastung angepassten Querschnitt auf.
  • Der Steuerchip, der monolithisch von dem Halbleiterchip getrennt ist, weist auf seiner Oberseite sowohl Versorgungselektroden als auch Eingangssignal- und/oder Steuersignalelektroden auf und steht mit der Steuerelektrode des Halbleiterchips in Wirkverbindung. Dazu kann der Steuerchip einen integrierten Gate-Treiber aufweisen. Die Eingangssignal- und/oder Steuersignalelektroden des Steuerchips stehen über Verbindungselemente mit Signalflachleitern des Halbleitermoduls elektrisch in Verbindung, wobei die Signalflachleiter einen geringeren Querschnitt aufweisen als die Leistungsflachleiter, die mit den Leistungselektroden des Halbleiterchips in Verbindung stehen.
  • Während der Halbleiterchip über seine Rückseitenelektrode und über die Chipinsel mit einem Versorgungspotential verbunden ist, weist das Halbleitermodul in einer weiteren Ausführungsform der Erfindung zusätzliche Versorgungsflachleiter auf, die über entsprechende Verbindungselemente mit den Versorgungselektroden auf der Oberseite des Steuerchips elektrisch verbunden sind.
  • Da der Halbleiterchip auf seiner Oberseite eine Leistungselektrode aufweist, ist ein Hochstromverbindungselement erforderlich, das diese Leistungselektrode auf der Oberseite des Halbleiterchips mit einem entsprechenden Leistungsflachleiter des Halbleitermoduls elektrisch verbindet. Ein derartiges Hochstromverbindungselement kann durch einen Verbindungsbügel in Form eines sogenannten Clips oder durch mehrere Bondbänder oder durch mehrere entsprechend dicke Aluminiumbanddrähte realisiert werden. Als Verbindungselemente für Signal-Steuer- und Versorgungselektroden und der Halbleiterchips untereinander oder mit entsprechenden Flachleitern werden hingegen dünnere Bonddrähte oder Bondbänder eingesetzt.
  • Die Chipinsel, die sowohl den Halbleiterchip als auch den auf einer Isolationsschicht angeordneten Steuerchip aufnimmt, ist vorzugsweise aus einer Kupferlegierung hergestellt, mit der die Rückseitenelektrode des Halbleiterchips elektrisch in Verbindung steht. Außerdem kann diese Chipinsel zusätzlich mit einem oder mehreren Leistungsflachleitern versehen sein, welche die Chipinsel während des Fertigungsprozesses mit dem Flachleiterrahmen verbinden und in Position halten und Leistungsanschlüsse mit Außenkontaktflächen des Halbleitermoduls bilden.
  • In einer weiteren Ausführungsform der Erfindung weist das Halbleitermodul einen Versorgungsflachleiter für ein Massepotential auf, auf dem ein MOSFET mit seiner Drainelektrode oder ein IGBT mit seiner Kollektorelektrode angeordnet sind. Durch den direkten elektrischen Kontakt der Drainelektrode bzw. der Kollektorelektrode mit dem Versorgungsflachleiter des Halbleitermoduls wird gewährleistet, dass eine niederohmige Verbindung zu den Außenkontaktflächen des Halbleitermoduls hergestellt wird. Außerdem ist es vorgesehen, auf der gleichen Halbleiterchipinsel mehrere Leistungshalbleiterchips des MOSFET-Typs und/oder des IGBT-Typs anzuordnen. Auch können auf der gleichen Chipinsel weitere signalverarbeitende Halbleiterchips vorgesehen werden, die mit kleinflächigen Elektroden ausgestattet sind.
  • Vorzugsweise ist zwischen dem Halbleiterchip und der Chipinsel eine Diffusionslotschicht angeordnet. Das Diffusionslotmaterial der Diffusionslotschicht ermöglicht es, dass die Leistungsversorgungselektroden der Leistungshalbleiterchips bei einer Diffusionslottemperatur unter einem vorgegebenen Anpressdruck auf die Versorgungsflachleiter aufgebracht werden können. Dabei entstehen intermetallische Phasen, welche einen höheren Schmelzpunkt aufweisen als die Diffusionslöttemperatur. Die Diffusionslöttemperatur liegt zwischen 180°C und 450°C. Somit sind dann die Leistungshalbleiterchips auch für die nachfolgenden Prozesstemperaturen stabil auf den Versorgungsflachleitern fixiert. Als Diffusionslotmaterial wird vorzugsweise ein Material aus der Gruppe AuSn, AgSn, CuSn oder AgIn verwendet. Dabei verbindet die Diffusionslotschicht innerhalb des Halbleitermoduls mindestens eine großflächige Leistungsversorgungselektrode eines Leistungshalbleiterchips elektrisch und mechanisch mit einem Versorgungsflachleiter.
  • Ein weiterer Vorteil besteht darin, dass der einmal mittels Diffusionslotschicht fixierte Halbleiterchip während der Aushärtetemperaturen zum Aufbringen von aushärtbaren Klebstoffmaterialien und Stoffen, wie Epoxydharz, Acrylharz, Silikonharz, Polyimid, Hochleistungsthermoplasten oder Mischungen derselben, für den zusätzlich auf der Chipinsel anzuordnenden Steuerchip nicht beeinträchtigt wird. Als Isolationsschicht bzw. isolierende Klebschicht zwischen der Chipinsel und dem Steuerchip kann auch ein Kunststofffilm aus Epoxydharz, Acrylharz, Silikonharz, Polyimid, Hochleistungsthermoplasten oder Mischungen derselben angeordnet werden. Derartige Kunststofffilme haben den Vorteil, dass sie in ihrer flächigen Erstreckung exakt auf den Bereich begrenzt werden können, der von dem Steuerchip auf der gemeinsamen Halbleiterchipinsel benötigt wird.
  • Die isolierenden Stoffe der Klebstoffschicht können ungefüllt sein oder mit isolierenden Partikeln aus der Gruppe SiO2, BN, Al2O3, AlN, Diamant oder PTFE gefüllt sein. Derartige Füllungen haben den Vorteil, dass sie den thermischen Ausdehnungskoeffizienten der Klebstoffschicht an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials anpassen können.
  • Um einen Zugriff auf die Elektroden der Halbleiterchips des Halbleitermoduls zu gewährleisten, weisen die Flachleiter oberflächenmontierbare Außenkontaktflächen auf. Dazu können die Außenkontaktflächen Oberflächen von Beschichtungen aus lötbaren Materialien sein. Das hat zusätzlich den Vorteil, dass das Halbleitermodul mit diesen oberflächenmontierbaren Außenkontaktflächen auf entsprechende "foot prints" einer übergeordneten Schaltungsplatine fixiert werden kann.
  • Schließlich weist das Halbleitermodul vorzugsweise ein Kunststoffgehäuse auf, in dessen Kunststoffgehäusemasse der Halbleiterchip, der Steuerchip, Verbindungselemente und Innenabschnitte der Flachleiter sowie der Chipinsel eingebettet sind, wobei Außenabschnitte der Flachleiter von Kunststoffgehäusemasse freigehalten bleiben. Dabei ist von besonderem Vorteil, dass ein derartiges Halbleitermodul eine Dicke aufweist, wie es für Standardbauelementgehäuse normiert ist, und keine Sonderanfertigungen für beispielsweise Spritzgussgehäuse von gestapelte Halbleiterchips erforderlich werden.
  • Ein Verfahren zur Herstellung von Halbleitermodulen mit jeweils mindestens einem Halbleiterchip und einem Steuerchip auf unterschiedlichen Versorgungspotentialen weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Halbleiterchips mit einer Versorgungselektrode auf ihren Rückseiten und Elektroden auf ihren Oberseiten hergestellt. Danach werden Steuerchips mit Versorgungselektroden und Signaleingangs- sowie Steuersignalausgangselektroden auf ihren Oberseiten bereitgestellt. Schließlich wird ein Flachleiterrahmen bereitgestellt, der Halbleitermodulpositionen aufweist, die ihrerseits Flachleiter mit Innen- und Außenabschnitten besitzen, wobei die Flachleiter eine Flachleiterchipinsel umgeben.
  • Nachdem diese drei Komponenten hergestellt oder bereitgestellt sind, werden in den Halbleiterchippositionen jeweils Halbleiterchips auf einen elektrisch leitenden Teilbereich der Chipinsel aufgebracht. Danach erfolgt ein selektives Aufbringen einer Isolationsschicht auf einen weiteren Teilbereich der Flachleiterchipinsel und/oder auf die Rückseiten der Steuerchips. Schließlich werden die Steuerchips auf den isolierenden Teilbereich der Chipinsel bzw. auf den Teilbereich, der für die Steuerchips reserviert ist, in jeder der Halbleitermodulpositionen aufgebracht. Danach erfolgt ein Anbringen von Verbindungselementen zwischen den Flachleitern und den Elektroden der Halbleiterchips sowie zwischen den Elektroden der Halbleiterchips untereinander.
  • Ein derartiges Verfahren hat den Vorteil, dass parallel mehrere Halbleitermodule auf einem Flachleiterrahmen hergestellt werden können. Dazu müssen lediglich nach dem Aufbringen von Verbindungselementen noch die nachfolgenden Verfahrensschritte durchgeführt werden. Dazu gehört ein Einbetten der Halbleiterchips, der Verbindungselemente und der Innenabschnitte der Flachleiter des Flachleiterrahmens in eine Kunststoffgehäusemasse unter Freilassen von Außenabschnitten der Flachleiter. Danach kann ein Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule erfolgen.
  • Vorzugsweise wird als Halbleiterchip ein Leistungshalbleiterchip eingesetzt und es werden auf die Leistungsversorgungselektrode des Leistungshalbleiterchips Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht. Diffusionslotschichten weisen Stoffe der Gruppe AuSn, AgSn, CuSn und/oder InAg auf und bilden intermetallische Phasen beim Diffusionslöten, wobei der Schmelzpunkt derartiger intermetallischer Phasen höher ist als eine Diffusionslöttemperatur.
  • Für das Diffusionslöten wird der Halbleiterchip und der Versorgungsflachleiter auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450 °C aufgeheizt. In den Halbleitermodulpositionen eines Flachleiterrahmens kann dazu ein MOSFET mit vertikaler Driftstrecke und vertikaler Trenchgatestruktur sowie mit Sourceelektrode auf seiner Oberseite und einer Drainelektrode auf seiner Rückseite aufgebracht werden, wobei die Drainelektrode auf den Versorgungsflachleiter diffusionsgelö tet wird. Die andere Leistungsausgangselektrode auf der Oberseite kann dann entweder über ein Verbindungselement mit einem Leistungsausgangsflachleiter über einen Verbindungsbügel oder mehrere Bondbänder oder mehrere dicke Aluminiumbonddrähte verbunden werden. Beim Diffusionslöten wird vorzugsweise ein Anpressdruck ausgeübt, um eine Kontaktgabe während des Aufheizens auf Diffusionslottemperatur sicherzustellen. Es kann jedoch anstelle eines Lötens auch ein Aufkleben mit Hilfe eines Leitklebers erfolgen. Für den Steuerchip ist es hingegen vorgesehen, diesen auf der Chipinsel mit einem isolierenden Klebstoff zu fixieren.
  • Zum Herstellen von Flachleiterrahmen können vorzugsweise ebene Kupferplatten strukturiert werden, indem eine ebene Metallplatte gestanzt wird oder nass bzw. trocken geätzt wird.
  • Anstelle einer Strukturierung einer Metallplatte ist es auch möglich, den Flachleiterrahmen dadurch herzustellen, dass die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend der Hilfsträger von dem entstandenen Flachleiterrahmen entfernt wird.
  • Zum Verpacken der Halbleitermodule aus mindestens einem Halbleiterchip und einem Steuerchip sowie den Verbindungselementen werden diese mittels Spritzgusstechnik in eine Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen der Flachleiter auf der Unterseite des Halbleitermoduls eingebettet.
  • Das Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule kann schließlich mit einer Lasertrenntechnik, mit einem Ätzverfahren oder mit einem Säge- oder Stanzverfahren erfolgen.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer zweiten Ausführungsform der Erfindung;
  • 3 zeigt eine schematische Draufsicht auf das Halbleitermodul gemäß 2.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 1 einer ersten Ausführungsform der Erfindung. Das Halbleitermodul 1 weist in einem Kunststoffgehäuse 38 aus einer Kunststoffgehäusemasse 39 ein Halbleiterbauteil auf, das als Schaltungsträger Flachleiter 37 und eine Flachleiterchipinsel 9 aufweist. Während die Flachleiterchipinsel 9 innerhalb der Kunststoffgehäusemasse 39 eingebettet ist, ragen die Flachleiter 37 auf der rechten Seite der 1 mit einem Leistungsflachleiter 31 und auf der linken Seite der 1 mit einem Versorgungsflachleiter 29 in Form von Außenabschnitten 43 der Flachleiter 37 heraus.
  • Auf den Unterseiten der Außenabschnitte 43 der Flachleiter sind oberflächenmontierbare Außenkontaktflächen 36 angeordnet, die aus einer lötbaren Beschichtung bestehen. Die Innenabschnitte 42 dieser Flachleiter 37 sind von der Kunststoffgehäusemasse 39 umgeben und weisen auf ihren Oberseiten Kontaktanschlussflächen 44 auf, auf denen ein Verbindungselement in Form eines Verbindungsbügels 32 bzw. ein Verbindungselement in Form eines Bonddrahts 28 fixiert sind.
  • Auf der Flachleiterchipinsel 9 sind ein Halbleiterchip 3 mit Leistungselektroden 5 und 8 angeordnet und ein Steuerchip 4 mit einer integrierten Schaltung, der über einen Bonddraht 28 mit einer Steuerelektrode 6 auf der Oberseite 7 des Halbleiterchips 3 elektrisch in Verbindung steht. Während eine Leistungsversorgungselektrode 14 als Rückseitenelektrode 8 auf der Rückseite 13 des Halbleiterchips 3 über eine Diffusionslotschicht 34 mit einem elektrisch leitenden Teilbereich 10 in Verbindung steht, ist der Steuerchip 4 mit seiner Rückseite 40 auf einer Isolationsschicht 11 angeordnet, die eine isolierende Klebstoffschicht 35 darstellt und eine Spannungsfestigkeit von größer als 100 Volt gegenüber dem Potential der Flachleiterchipinsel 9 gewährleistet.
  • Somit sind auf der Flachleiterchipinsel 9 zwei Halbleiterchips 3 und 4 für unterschiedliche Potentiale angeordnet, ohne dass es erforderlich ist, getrennte Halbleiterchipinseln für das Halbleitermodul 1 zur Verfügung zu stellen. Während die Rückseitenelektrode 8 des Leistungshalbleiterchips 3 als Leistungsversorgungselektrode 14 dient, bildet die Leistungselektrode 5 auf der Oberseite 7 des Leistungshalbleiterchips 3 eine Leistungsausgangselektrode 15, welche über den Verbindungsbügel 32, der auch "CLIP" genannt wird und einen für hohe Ströme geeigneten Querschnitt aufweist, mit dem Leistungsflachleiter 31 über die Kontaktanschlussfläche 44 in Verbindung steht.
  • Der Steuerchip 4 kann mehrere Signalelektroden 20 und/oder Versorgungselektroden 18 auf seiner Oberseite 17 aufweisen, während der Leistungshalbleiterchip 3 dieser Ausführungsform des Halbleitermoduls lediglich eine Steuerelektrode 6 in Form einer Gateelektrode aufweist.
  • Beim Anlegen einer Versorgungsspannung an den Versorgungsflachleiter 29 wird über die Kontaktanschlussfläche 44 des Innenabschnitts 42 des Versorgungsflachleiters 29 der Steuerchip 4 über die Versorgungselektrode 18 mit einer Spannung versorgt und kann ein Schaltsignal über die Signalelektrode 20 und die Bonddrahtverbindung 28 zu der Steuerelektrode 6 auf der Oberseite 7 des Leistungshalbleiterchips 3 geben, so dass der Leistungshalbleiterchip 3 einen vertikalen Strompfad durchschaltet, woraufhin ein Durchlassstrom zwischen der Rückseitenelektrode 8, die als Leistungsversorgungselektrode 14 arbeitet, zu der Leistungsausgangselektrode 15 auf der Oberseite 7 des Halbleiterchips fließt. Dieser Durchlassstrom wird über den Verbindungsbügel 32 und die Kontaktanschlussfläche 44 des Innenabschnitts 42 des Leistungsflachleiters 31 an die oberflächenmontierbare Außenkontaktfläche 36 weitergegeben. Somit dient der Steuerchip 4 in dieser Ausführungsform der Erfindung als Gate-Treiber für den Leistungshalbleiterchip 3 und ist mit dem Leistungshalbleiterchip 3 auf einer gemeinsamen Flachleiterinsel 9 trotz unterschiedlicher Versorgungspotentiale angeordnet.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 2 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Umriss des Kunststoffgehäuses, wie er noch in 1 mit einer strichpunktierten Linie gezeigt wird, wurde hier weggelassen. Außerdem zeigt diese zweite Ausführungsform der Erfindung, dass es möglich ist, nicht nur einen Steuerchip 4 auf der Halbleiterchipinsel 9 auf einer Isolationsschicht 11 anzuordnen, sondern dass auch ein weiterer signalverarbeitender Halbleiterchip 33 mit seiner Rückseite 41 über eine weitere Isolationsschicht 12 auf der Flachleiterchipinsel 9 angeordnet werden kann. Dabei liegt die Flachleiterchipinsel 9 auf einem Drainpotential eines MOSFET-Halbleiterchips 3, der mit seinem Rückseitenkontakt 8 über eine Lotverbindung 34 mit dem elektrisch leitenden Teilbereich 10 der Flachleiterchipinsel 9 elektrisch verbunden ist. Die weitere Anordnung von Flachleitern und Verbindungselementen wird in 3 gezeigt.
  • 3 zeigt eine schematische Draufsicht auf das Halbleitermodul 2 gemäß 2. Dieses Halbleitermodul 2 weist für jedes der signalverarbeitenden Halbleiterchip 4 bzw. 33 Versorgungsflachleiter 29 bzw. 30 auf, die an die Versorgungselektroden 19 auf der Oberseite 17 der signalverarbeitenden Halbleiterchips 4 bzw. 33 gelegt werden, während die zweite Versorgungselektrode 18 jeweils über einen Bonddraht 28 auf das Drainpotential des Leistungshalbleiterchips 3 gelegt wird. Die weiteren Signalflachleiter 24 bis 27 stehen über Bonddrähte 28 mit den Signalelektroden 20 bis 23 auf den Oberseiten 17 der signalverarbeitenden Halbleiterchips 4 bzw. 33 elektrisch in Verbindung.
  • Dabei sind die Versorgungsflachleiter 30 und 29 sowie die Signalflachleiter 24 bis 27 für die beiden signalverarbeitenden Halbleiterchips 4 und 33 auf gegenüber liegenden Seiten des Halbleitermoduls 2 aus dem Kunststoffgehäuse 38, dessen Kontur mit einer strichpunktierten Linie gekennzeichnet ist, herausgeführt. Die signalverarbeitenden Halbleiterchips 4 und 33 stehen auch über Bonddrahtverbindungen 28 mit der Steuerelektrode 6 des Leistungshalbleiterchips 3 elektrisch in Verbindung. Diese Steuerelektrode 6 ist über eine weitere Ver bindungsleitung mit einem Gate-Flachleiter G auf dem oberen Rand des Gehäuses 28 verbunden. Ferner werden über Bondbandverbindungen 32 die Leistungsausgänge S1 bis S4 mit den Leistungsflachleitern 31 verbunden, während der elektrisch leitende Teilbereich 10 der Flachleiterchipinsel 9, auf dem die Drainelektrode des Leistungshalbleiterchips 3 angeordnet ist, mit fünf Flachleitern D1 bis D5 aus dem Kunststoffgehäuse herausgeführt ist.
  • Wie die Draufsicht auf dieses Halbleitermodul 2 zeigt, wäre es auch möglich, noch einen weitern Leistungshalbleiterchip auf dieser Standard-Flachleiterchipinsel 9 in dem Bereich der unteren linken Ecke der Flachleiterchipinsel 9 zu positionieren. Eine mit Doppelpunkt und Strichen gekennzeichnete Linie A-A zeigt den Verlauf der Schnittebene für den in 2 gezeigten Querschnitt. Die nicht transparente Kunststoffgehäusemasse ist sowohl in 2 als auch in 3 weggelassen worden, um die Anordnung der Halbleiterchips 3, 4 und 33 in einem elektrisch leitenden Teilbereich 10 bzw. in einem isolierten Teilbereich der Flachleiterchipinsel 9 zu zeigen.
    • 1
    Halbleitermodul (erste Ausführungsform)
    2
    Halbleitermodul (zweite Ausführungsform)
    3
    Halbleiterchip bzw. Leistungschip
    4
    Steuerchip
    5
    Elektrode bzw. Leistungselektrode auf der Oberseite des Halbleiterchips
    6
    Elektrode bzw. Steuerelektrode auf der Oberseite des Halbleiterchips
    7
    Oberseite des Halbleiterchips bzw. des Leistungshalbleiterchips
    8
    Rückseitenelektrode bzw. Leistungselektrode
    9
    Flachleiterchipinsel
    10
    elektrisch leitender Teilbereich
    11
    Isolationsschicht
    12
    Isolationsschicht
    13
    Rückseite des Halbleiterchips
    14
    Leistungsversorgungselektrode
    15
    Leistungsausgangselektrode
    17
    Oberseite des Steuerchips
    18
    Versorgungselektrode
    19
    Versorgungselektrode
    20
    Signalelektrode
    21
    Signalelektrode
    22
    Signalelektrode
    23
    Signalelektrode
    24
    Signalflachleiter
    25
    Signalflachleiter
    26
    Signalflachleiter
    27
    Signalflachleiter
    28
    Verbindungselement bzw. Bonddraht
    29
    Versorgungsflachleiter
    30
    Versorgungsflachleiter
    31
    Leistungsflachleiter
    32
    Verbindungselement bzw. Verbindungsbügel bzw. Bondband
    33
    signalverarbeitender Halbleiterchip
    34
    Diffusionslotschicht
    35
    isolierende Klebstoffschicht
    36
    oberflächenmontierbare Außenkontaktfläche
    37
    Flachleiter
    38
    Kunststoffgehäuse
    39
    Kunststoffgehäusemasse
    40
    Rückseite des Steuerchips s
    41
    Rückseite des signalverarbeitenden Halbleiterchips
    42
    Innenabschnitt eines Flachleiters
    43
    Außenabschnitt eines Flachleiters
    44
    Kontaktanschlussfläche
    D1
    Leistungsflachleiter
    D2
    Leistungsflachleiter
    D3
    Leistungsflachleiter
    D4
    Leistungsflachleiter
    D5
    Leistungsflachleiter
    G
    Gate-Flachleiter
    S1
    Leistungsausgang
    S2
    Leistungsausgang
    S3
    Leistungsausgang
    S4
    Leistungsausgang

Claims (31)

  1. Halbleitermodul aufweisend – mindestens einen Halbleiterchip (3) mit – Elektroden (5, 6) auf seiner Oberseite (7) und – einer Rückseitenelektrode (8), – mindestens einen Steuerchip (4), wobei der Halbleiterchip (3) und der Steuerchip (4) auf unterschiedlichen Versorgungspotentialen liegen; – Flachleiter, die Außenanschlüsse aufweisen und – eine Flachleiterchipinsel (9), wobei die Flachleiterchipinsel (9) einen elektrisch leitenden Teilbereich (10) und eine Isolationsschicht (11) aufweist, – wobei der Halbleiterchip (3) auf dem elektrisch leitenden Teilbereich (10) der Flachleiterchipinsel (9) angeordnet ist und auf der Isolationsschicht (11) der Steuerchip (49) stoffschlüssig fixiert ist.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (3) auf seiner Rückseite (13) eine großflächige Leistungsversorgungselektrode (14) zum Anlegen eines Versorgungspotentials und auf seiner Oberseite (7) eine großflächige Leistungsausgangselektrode (15) zum Übertragen eines Ausgangsstroms an Leistungsausgänge (S1 bis S4) des Halbleitermoduls (1, 2) sowie eine kleinflächige Steuerelektrode (6) aufweist.
  3. Halbleitermodul nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass der Steuerchip (4) auf seiner Oberseite (17) Versorgungselektroden (18, 19), Eingangssignal- und/oder Steuersignalelektroden (20 bis 23) aufweist und mit der Steuerelektrode (6) des Halbleiterchips (3) in Wirkverbindung steht.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) Signalflachleiter (24 bis 27) aufweist, die über Verbindungselemente (28) mit den Eingangssignal- und/oder Steuersignalelektroden (20 bis 23) des Steuerchips (4) und/oder des Halbleiterchips (3) elektrisch in Verbindung stehen.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) Versorgungsflachleiter aufweist, die über Verbindungselemente (28) mit den Versorgungselektroden auf der Oberseite (17) des Steuerchips (4) elektrisch in Verbindung stehen.
  6. Halbleitermodul nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) mindestens einen Leistungsflachleiter (31) aufweist, der über ein Verbindungselement (32) mit einer Leistungselektrode (5) auf der Oberseite (7) des Leistungshalbleiterchips (3) elektrisch in Verbindung steht.
  7. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) als Verbindungselemente (28) für Signal-, Steuer- und Versorgungselektroden (18 bis 23) des Steuerchips (4) und der Halbleiterchips (3) untereinander oder mit entsprechenden Flachleitern (24 bis 27) Bonddrähte (28) oder Bondbänder (32) aufweist.
  8. Halbleitermodul nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) als Verbindungselement (32) für eine oberflächenseitige Leistungselektrode (5) einen Verbindungsbügel in Form eines Clips aufweist.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (9) und die Flachleiter (24 bis 27) eine Kupferlegierung aufweisen.
  10. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chipinsel (9) zusätzlich mit einem Leistungsflachleiter (D1 bis D5) elektrisch in Verbindung steht.
  11. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) einen Versorgungsflachleiter für ein Massepotential aufweist, auf dem ein MOSFET mit seiner Drainelektrode oder ein IGBT mit seiner Kollektorelektrode angeordnet sind.
  12. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) auf der Isolationsfläche der Chipinsel (9) einen weiteren signalverarbeitenden Halbleiterchip (33) vorzugsweise als integrierten Gate-Treiber aufweist.
  13. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Diffusionslotschicht (34) zwischen dem Halbleiterchip (3) und der Chipinsel (9) angeordnet ist.
  14. Halbleitermodul nach Anspruch 13, dadurch gekennzeichnet, dass die Diffusionslotschicht (34) eine intermetallische Phase aus der Gruppe AuSn, AgSn, CuSn oder AgIn aufweist.
  15. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine isolierende Klebstoffschicht (35) zwischen der Chipinsel (9) und dem Steuerchip (4) angeordnet ist, die einen der nachfolgenden Stoffe aufweist, Epoxydharz, Acrylharz, Silikonharz, Polyimid, Hochleistungsthermoplasten oder Mischungen derselben oder einen Kunststofffilm aus diesen Stoffen.
  16. Halbleitermodul nach Anspruch 15, dadurch gekennzeichnet, dass die Stoffe der isolierenden Klebstoffschicht (35) ungefüllt sind oder mit isolierenden Partikeln aus der Gruppe SiO2, BN, Al2O3, AlN, Diamant oder PTFE gefüllt sind.
  17. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiter (37) oberflächenmontierbare Außenkontaktflächen (36) aufweisen.
  18. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1, 2) ein Kunststoffgehäuse (38) aufweist, in dessen Kunststoffgehäusemasse (39), der Halbleiterchip (3), der Steuerchip (4), Verbindungsele mente (28, 32) und Innenabschnitte der Flachleiter (37) sowie der Chipinsel (9) eingebettet sind, und wobei Außenabschnitte der Flachleiter (37) von Kunststoffgehäusemasse (39) freigehalten sind.
  19. Verfahren zur Herstellung von Halbleitermodulen (1, 2) mit jeweils mindestens einem Halbleiterchip (3) und einem Steuerchip (4) auf unterschiedlichen Versorgungspotentialen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Halbleiterchips (3) mit einer Versorgungselektrode (6) auf ihren Rückseiten (13) und Elektroden (5, 6) auf ihren Oberseiten (7); – Herstellen von Steuerchips (4) mit Versorgungselektroden und Signaleingangs- sowie Steuersignalausgangselektroden (18 bis 23) auf ihren Oberseiten (17); – Bereitstellen eines Flachleiterrahmens mit Halbleitermodulpositionen, die Flachleiter (37) mit Innen- und Außenabschnitten aufweisen, wobei die Flachleiter (37) eine Flachleiterchipinsel (9) umgeben; – Aufbringen von einem der Halbleiterchips (3) auf einen elektrisch leitenden Teilbereich (10) der Chipinsel (9) in einer Halbleitermodulposition; – selektives Aufbringen einer Isolationsschicht (11) auf einen Teilbereich der Flachleiterchipinsel (9) und/oder auf die Rückseiten (40, 41) der Steuerchips (11, 12); – Aufbringen von einem der Steuerchips (11, 12) auf den isolierenden Teilbereich der Chipinsel (9) in einer Halbleitermodulposition; – Anbringen von Verbindungselementen (28, 32) zwischen den Flachleitern (37) und den Elektroden der Halbleiterchips (11, 12) sowie zwischen den Elektroden der Halbleiterchips (3, 4, 33) untereinander.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass nach dem Anbringen von Verbindungselementen (28, 32) nachfolgende Verfahrensschritte durchgeführt werden: – Einbetten der Halbleiterchips (3, 4, 33), der Verbindungselemente (28, 32) und der Innenabschnitte (42) der Flachleiter (37) des Flachleiterrahmens in eine Kunststoffgehäusemasse (39) unter Freilassen von Außenabschnitten (43) der Flachleiter (37); – Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 2).
  21. Verfahren nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass der Halbleiterchip (3) ein Leistungshalbleiterchip ist und auf die Leistungsversorgungselektrode des Leistungshalbleiterchips (3) Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen und intermetallische Phasen bei einem Diffusionslöten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur.
  22. Verfahren nach Anspruch 20 oder Anspruch 21, dadurch gekennzeichnet, dass beim Diffusionslöten eine Diffusionslöttemperatur TD mit 180°C ≤ TD ≤ 450 °C eingesetzt wird.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass als Halbleiterchip (3) ein MOSFET oder ein IGBT auf die Chipinsel (9) gelötet oder mit einem Leitkleber fixiert wird.
  24. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass der Steuerchip (4) auf die Chipinsel (9) mit einem isolierenden Klebstoff geklebt wird.
  25. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert wird.
  26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte gestanzt wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
  28. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird.
  29. Verfahren nach einem der Ansprüche 19 bis 28, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 2) eine Lasertrenntechnik eingesetzt wird.
  30. Verfahren nach einem der Ansprüche 19 bis 29, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (2) ein Ätzverfahren eingesetzt wird.
  31. Verfahren nach einem der Ansprüche 19 bis 29, dadurch gekennzeichnet, dass das Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 2) mittels Sägetechnik oder Stanztechnik erfolgt.
DE200610049949 2006-10-19 2006-10-19 Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben Expired - Fee Related DE102006049949B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200610049949 DE102006049949B3 (de) 2006-10-19 2006-10-19 Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
US11/869,845 US8330252B2 (en) 2006-10-19 2007-10-10 Integrated circuit device and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610049949 DE102006049949B3 (de) 2006-10-19 2006-10-19 Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben

Publications (1)

Publication Number Publication Date
DE102006049949B3 true DE102006049949B3 (de) 2008-05-15

Family

ID=39277927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610049949 Expired - Fee Related DE102006049949B3 (de) 2006-10-19 2006-10-19 Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben

Country Status (2)

Country Link
US (1) US8330252B2 (de)
DE (1) DE102006049949B3 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410591B2 (en) * 2007-03-15 2013-04-02 Infineon Technologies Ag Semiconductor module with multiple semiconductor chips
US8648473B2 (en) 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US8847385B2 (en) 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9443760B2 (en) 2012-03-27 2016-09-13 Infineon Technologies Ag Multichip power semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
JP5970316B2 (ja) 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
RU2597835C1 (ru) * 2015-04-23 2016-09-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Алтайский государственный университет" Способ получения кристаллографически ориентированных квазимонокристаллических интерметаллических тонких пленок
US9972559B2 (en) * 2016-05-19 2018-05-15 Hyundai Motor Company Signal block and double-faced cooling power module using the same
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
CN109742069A (zh) * 2019-02-28 2019-05-10 深圳市泰德半导体有限公司 电源芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19716674A1 (de) * 1997-04-21 1998-08-20 Siemens Ag Halbleiter-Bauteil
WO2006012110A2 (en) * 2004-06-24 2006-02-02 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
DE102004035746A1 (de) * 2004-07-23 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
DE102005031836A1 (de) * 2005-07-06 2007-01-18 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696818B1 (de) 1994-08-12 2004-07-07 Infineon Technologies AG Halbleiterbauelement mit isolierendem Gehäuse
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
KR100400028B1 (ko) 2001-05-10 2003-09-29 페어차일드코리아반도체 주식회사 칩-온-칩 구조의 전력용 반도체소자
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE102004047306B4 (de) * 2004-09-29 2008-02-07 Infineon Technologies Ag Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
DE102006012781B4 (de) 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19716674A1 (de) * 1997-04-21 1998-08-20 Siemens Ag Halbleiter-Bauteil
WO2006012110A2 (en) * 2004-06-24 2006-02-02 Fairchild Semiconductor Corporation Integrated transistor module and method of fabricating same
DE102004035746A1 (de) * 2004-07-23 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
DE102005031836A1 (de) * 2005-07-06 2007-01-18 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410591B2 (en) * 2007-03-15 2013-04-02 Infineon Technologies Ag Semiconductor module with multiple semiconductor chips
US8648473B2 (en) 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US8847385B2 (en) 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9443760B2 (en) 2012-03-27 2016-09-13 Infineon Technologies Ag Multichip power semiconductor device

Also Published As

Publication number Publication date
US20080246137A1 (en) 2008-10-09
US8330252B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102009035358A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025040000

Ipc: H01L0025070000