DE102005031836A1 - Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben - Google Patents

Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005031836A1
DE102005031836A1 DE200510031836 DE102005031836A DE102005031836A1 DE 102005031836 A1 DE102005031836 A1 DE 102005031836A1 DE 200510031836 DE200510031836 DE 200510031836 DE 102005031836 A DE102005031836 A DE 102005031836A DE 102005031836 A1 DE102005031836 A1 DE 102005031836A1
Authority
DE
Germany
Prior art keywords
semiconductor
power
sic
area
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200510031836
Other languages
English (en)
Other versions
DE102005031836B4 (de
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510031836 priority Critical patent/DE102005031836B4/de
Priority to US11/428,479 priority patent/US7737551B2/en
Publication of DE102005031836A1 publication Critical patent/DE102005031836A1/de
Application granted granted Critical
Publication of DE102005031836B4 publication Critical patent/DE102005031836B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Die Erfindung betrifft ein Halbleiterleistungsmodul (1) mit SiC-Leistungdioden (D¶1¶ bis D¶8¶) und ein Verfahren zur Herstellung desselben. Dazu weist das Halbleiterleistungsmodul (1) midnestens einen durch Feldeffekt steuerbaren Leistungshalbleiterchip (2) und mehrere ausfallsichere, kleinflächige SiC-Leistungsdioden (D¶1¶ bis D¶8¶) auf. Die Funktion eines ausfallgefährdeten großflächigen SiC-Leistungsdiodenchips wird auf diese kleinflächigen, parallelgeschalteten SiC-Leistungsdiodenchip (D¶1¶ bis D¶8¶) derart verteilt, dass deren Summenfläche aus aktiven SiC-Diodenflächen (F¶1¶ bis F¶8¶) einer flächigen Erstreckung eines großflächigen, nicht ausfallsicheren SiC-Leistungsdiodenchip entspricht.

Description

  • Die Erfindung betrifft ein Halbleiterleistungsmodul mit zumindest einem durch Feldeffekt steuerbaren Leistungshalbleiterchip. Diese empfindlichen Leistungshalbleiterchips sind durch Hochleistungsdioden vor Überspannungen zu schützen. Teilweise sind auch Hochleistungsdioden in einem derartigen Modul erforderlich, um die durch Feldeffekt steuerbaren Leistungshalbleiterchips mit entsprechenden gerichteten Strömen zu versorgen.
  • Leistungsdioden auf der Basis von monokristallinen Siliziumkristallen lassen nur eine begrenzte Strombelastung zu. Die Temperaturfestigkeit von Siliziumdioden ist begrenzt, und bei Temperaturen über 200 °C geht die Funktion einer Silizium-Leistungsdiode über in einen Durchgangswiderstand. Da die Wärmeabfuhrmaßnahmen für Halbleiterleistungsmodule nicht beliebig verbessert werden können, besteht der Bedarf, Silizium-Leistungsdioden zunehmend durch hochtemperaturfeste SiC-Leistungsdioden in Halbleiterleistungsmodulen zu ersetzen.
  • Zur Steigerung der Stromtragfähigkeit von derartigen SiC-Leistungsdioden besteht der Bedarf, die Chipflächen der entsprechenden Halbleiterleistungsbauteile zu vergrößern. Mit Vergrößerung jedoch der Chipflächen, insbesondere bei SiC-Kristallen, führt die jeweilige Defektdichte zu einer geringeren Ausbeute und damit zu einer höheren Ausfallrate für großflächigen Leistungshalbleiterbauteile auf SiC-Basis. So fällt zum Beispiel die Ausbeute von SiC-Einkristallstücken von 89% bei einer Chipfläche von 1 mm2 auf 62%, wenn die Halbleiterchipfläche verdreifacht wird. Damit ist der Nachteil verbunden, dass großflächige SiC-Leistungsdiodenchips mit einem über 10% höheren Ausfallrisiko belastet sind.
  • Ein weiterer Nachteil herkömmlicher Leistungshalbleitermodule besteht darin, dass die Leistungshalbleiterchips und die SiC-Leistungsdioden eutektisch mit ihrer Rückseitenmetallisierung auf entsprechende Metallschichten eines Leistungshalbleiterbauteilgehäuses gelötet werden. Bei den hohen zulässigen Betriebstemperaturen von SiC-Dioden besteht die Gefahr, dass derartige eutektische Lotverbindungen auf den Rückseiten der SiC-Dioden erneut aufschmelzen, so dass die Zuverlässigkeit derartiger Hochleistungsbauteile nicht gewährleistet werden kann.
  • Darüber hinaus benötigt die eutektische Schmelze einen Schmelzsee bzw. Schmelzhof auf der Metallbeschichtung des Leistungshalbleiterbauteilgehäuses der größer ist, als die auf die Metallbeschichtung aufzubringende Rückseite des jeweiligen Leistungshalbleiterelements. Das hat den Nachteil, dass deutlich größere Flächen für die Metallschicht vorzusehen sind, als die Flächensumme der Rückseiten der in einem Halbleiterleistungsmodul anzuordnenden Halbleiterleistungschip.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterleistungsmodul mit mindestens einem durch Feldeffekt steuerbaren Leistungshalbleiterchip anzugeben, das darüber hinaus über eine Stromtragfähigkeit, wie sie einem großflächigen, jedoch ausfallgefährdeten SiC-Leistungsdiodenchip entspricht. Ferner ist es Aufgabe der Erfindung die zur Verfügung stehende Metallschicht eines Leistungshalbleitermodulgehäuses optimal zu nutzen. Schließlich ist es Aufgabe der Erfindung, ein Halb- leiterleistungsmodul anzugeben, bei dem die Fertigungskosten reduziert werden können.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterleistungsmodul mit zumindest einem durch Feldeffekt steuerbaren Leistungshalbleiterchip geschaffen, wobei mehrere ausfallsichere, kleinflächige SiC-Leistungsdioden die Aufgabe und Funktion eines großflächigen, ausfallgefährdeten SiC-Leistungsdiodenchips übernehmen. Dazu wird die Funktion eines ausfallgefährdeten großflächigen SiC-Leistungsdiodenchips auf diese kleinflächigen, parallelgeschalteten SiC-Leistungsdiodenchips derart verteilt, dass deren Summenfläche aus aktiven SiC-Diodenflächen einer flächigen Erstreckung eines großflächigen, nicht ausfallsicheren SiC-Leistungschips entspricht.
  • Ein derartiges Halbleiterleistungsmodul hat den Vorteil, dass die Ausbeute an funktionierenden Halbleiterleistungsmodulen drastisch gesteigert werden kann. Gleichzeitig wird das Problem der Steigerung der Stromtragfähigkeit für ein derartiges Halbleiterleistungsmodul gelöst, ohne Gefahr zu laufen, dass nach Fertigstellung der Halbleiterleistungsmodule mehr als ein Drittel, d.h. über 33% ausfallen. Vielmehr kann die Ausbeute um mehr als 10% durch Einbau von mehreren ausfallsicheren, kleinflächigen SiC-Leistungsdioden gesteigert werden. Durch die Montage von mehreren in einer Matrix angeordneten kleinflächigen SiC-Leistungsdioden in einem Halbleiterleistungsmodulgehäuse lässt sich die effektive Summenchipfläche pro Halbleiterleistungsmodul vervielfachen, ohne auf eine geringere Ausbeute großflächiger SiC-Einkristalle zu sinken.
  • In einer bevorzugten Ausführungsform der Erfindung stehen die Elektrodenoberseiten der kleinflächigen SiC-Leistungsdioden über durchgeschleifte Bondverbindungen elektrisch miteinander in Verbindung. Bei dieser parallelen Multi-Chip-Wirebondmontage wird eine Multi-Stitch- und Wedge- auf Wedge-Wirebond-Technik angewandt. Im Ergebnis wird mit den durchgeschleiften Bondverbindungen ein höherer Fertigungsdurchsatz erreicht, und gleichzeitig die erforderliche Anzahl von Kontaktflächen auf den SiC-Leistungsdioden halbiert, so dass kleinflächige SiC-Leistungsdioden in großer Stückzahl innerhalb eines Halbleiterleistungsmoduls einsetzbar werden. Durch die Wedge- auf Wedge-Wirebond-Technik wird darüber hinaus eine derartige Kontaktfläche auf den kleinflächigen SiC-Leistungsdioden doppelt oder dreifach genutzt, in dem die Bonddrähte übereinander gestapelt auf einer Kontaktfläche einer kleinflächigen SiC-Leistungsdiode gebondet werden.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist es vorgesehen, die Elektroden auf den Rückseiten der kleinflächigen SiC-Leistungsdioden über eine metallische Schicht elektrisch miteinander in Verbindung zu bringen, wobei die Rückseiten mit der metallischen Schicht über ein Diffusionslot elektrisch verbunden werden. Der Vorteil bei einer stoffschlüssigen elektrischen Kontaktierung mittels eines Diffusionslotes liegt einmal darin, dass der Schmelzsee nicht größer ist als die zu kontaktierende Rückseiten der SiC-Leistungsdioden, zumal es zu einer Ausbildung eines klassischen Schmelzsees, wie er bei dem eutektischen Lot üblich ist, überhaupt nicht kommt. Vielmehr basiert das Diffusionslöten auf einer Festkörperdiffusion, bei der sich hohe Konzentrationen der beteiligten metallischen Komponenten in der Diffusionslotschicht ausgleichen und hochschmelzende interme tallische Phasen bilden, deren Schmelzpunkt höher liegt, als die Temperatur, die für die Feststoffdiffusion der Metallatome erforderlich ist.
  • Zwar muss für ein Diffusionslöten eine größere Lotzeit vorgesehen werden, jedoch können danach auf der Metallbeschichtung normale Lotvorgänge durchgeführt werden, ohne dass die SiC-Dioden sich von der Unterlage oder der Metallschicht lösen. Der weitere Vorteil besteht darin, dass durch die höhere Temperaturfestigkeit der Diffusionslotschicht auch die hohe Temperaturfestigkeit der SiC-Dioden benutzt werden kann. Die zulässige Stromdichte durch die SiC-Dioden kann damit um ein Vielfaches gegenüber Siliziumdioden gesteigert werden. Die Nutzung eines Diffusionslotes auf den Chiprückseiten ermöglicht eine kompakte Halbleiterchipmatrix auf dem Chipträger, da hierbei keine Lothöfe oder Schmelzseen um die Halbleiterchips herum auftreten. Außerdem wird durch den Multi-Stitch- und Wedge- auf Wedge-Wirebond-Prozess die Anzahl der für das Kontaktieren der SiC-Leistungsdiodenchips notwendigen Bonddrähte minimiert.
  • Dazu werden in einer bevorzugten Ausführungsform der Erfindung die kleinflächigen, parallelgeschalteten SiC-Leistungsdiodenchips in Zeilen und Spalten nebeneinander angeordnet, wobei ein durchgeschleifter Bonddraht in einer Zeile die Elektroden auf der Oberseite des SiC-Leistungsdiodenchips jeweils einer Zeile verbindet, und ein gemeinsamer durchgeschleifter Bonddraht die Drähte der Zeilen entlang einer Spalte zusammenführt und mit einer Kontaktanschlussfläche, vorzugsweise eines Innenflachleiters, verbindet.
  • Neben den bereits erwähnten kleinflächigen SiC-Leistungsdioden und dem Feldeffekt steuerbaren Leistungshalbleiterchip weist ein bevorzugtes Halbleiterleistungsmodul mindestens einen weiteren Halbleiterchip auf Silizium-Basis auf, der eine integrierte Steuerschaltung besitzt. Derartige Halbleiterchips sind mit einer integrierten Schaltung versehen und koordinieren die Signalverarbeitung sowie die Versorgung der in dem Halbleiterchipmodul zusammengebauten Halbeleiterchips. Vorzugsweise ist dieser weitere Halbleiterchip auf der aktiven Oberseite des mittels Feldeffekt steuerbaren Leistungshalbleiterchips auf Silizium-Basis positioniert. Dieses hat den Vorteil, dass damit eine verminderte Fläche für das Halbleiterleistungsmodul vorgehen werden kann. Außerdem wird eine vorgegebene Halbleiterleistungsmodulgehäusefläche optimal genutzt, da nun praktisch ein Halbleiterchipstapel innerhalb des Halbleitermoduls vorgesehen ist.
  • Das Stapeln des weiteren Halbleiterchips auf dem mittels Feldeffekt steuerbaren Leistungshalbleiterchip ist schon deshalb von Vorteil, da diese weiteren Halbleiterchips in ihrer flächigen Erstreckung kleiner sind, als die mittels Feldeffekt steuerbaren Leistungshalbleiterchips. Somit kann auch eine relativ kurze Verdrahtung zwischen dem Leistungshalbleiterbauteilchip und dem weiteren Halbleiterchip kostengünstig durchgeführt werden. Weiterhin ist es von Vorteil, wenn in dem weiteren Halbleiterchip eine Temperaturüberwachungsschaltung für den darunter angeordneten Leistungshalbleiterchip integriert ist. Mit einer derartigen Temperaturüberwachungsschaltung wird gewährleistet, dass sich der darunter angeordnete, durch Feldeffekt steuerbare Leistungshalbleiterchip nicht auf Temperaturen erwärmt, bei denen er nicht mehr funktionsfähig wäre.
  • Die bisher vorgesehenen Halbleiterkomponenten und die Bondverbindungen sind vorzugsweise in einem metallischen Hohl raumgehäuse als Halbleiterleistungsbauteilgehäuse angeordnet. Derartige Hohlraumgehäuse haben den Vorteil, dass die Oberflächen der Halbleiterleistungschips nicht in wärmeisolierenden Materialien verpackt sind. Außerdem ist es möglich, den Bodenbereich derartiger Hohlraumgehäuse mit einer Wärmesenke auszustatten oder zu verbinden, so dass eine größere Kühlmöglichkeit bzw. Ableitung der Verlustwärme gewährleistet ist. Die metallischen Hohlraumgehäuse haben darüber hinaus den Vorteil, dass sie hochtemperaturfest sind. Neben den metallischen Hohlraumgehäusen können vorzugsweise auch keramische Hohlraumgehäuse eingesetzt werden, die ebenfalls hochtemperaturfest sind.
  • Ferner ist es möglich, für die erfindungsgemäßen Halbleiterleistungsmodule ein Hohlraumgehäuse als Halbleisterleistungsbauteilgehäuse einzusetzen, wobei der Hohlraum in einer Kunststoffgehäusemasse angeordnet ist. Auch in diesem Fall wird vorzugsweise eine metallische Bodenplatte vorgesehen, während metallische Flachleiter durch den Kunststoffgehäuserahmen in den Hohlraum hineinragen und Innenflachleiter bilden, wobei gleichzeitig diese Flachleiter aus dem Hohlraumgehäuse herausragen und als entsprechende Außenflachleiter dienen. Derartige mit einer Kunststoffgehäusemasse versehene Hohlraumgehäuse haben den Vorteil einer relativ preiswerten Fertigung. Die Temperaturfestigkeit dieser Kunststoffgehäusemasse kann weiter erhöht werden, indem sie mit keramischen Partikel zu 95 Gew.% aufgefüllt wird.
  • Ein Verfahren zur Herstellung eines Halbleiterleistungsmoduls mit zumindest einem durch Feldeffekt steuerbaren Leistungshalbleiterchip und mehreren ausfallsicheren, kleinflächigen SiC-Leistungsdioden weist die nachfolgenden Verfahrensschritte auf. Zunächst wird aus einem defektarmen monokristallinem Siliziumwafer ein Feldeffekt steuerbarer Leistungshalbleiterchip hergestellt und außerdem werden auf SiC-Basis aus einem defektreichen einkristallinen SiC-Kristall ausfallsichere, kleinflächige Leistungsdiodenchips hergestellt. Diese kleinflächigen, ausfallsicheren SiC-Leistungsdiodenchips verteilen die Funktion einer großflächigen, ausfallgefährdeten SiC-Leistungsdiode auf mehrere kleinflächige, parallelgeschaltete SiC-Leistungsdioden in der Weise, dass in der Summe die kleinflächigen SiC-Leistungsdiodenchips der flächigen Erstreckung der großflächigen SiC-Leistungsdiode entsprechen.
  • Nachdem eine ausreichende Anzahl derartiger kleinflächiger, ausfallsicherer SiC-Leistungsdioden hergestellt ist, werden zunächst die kleinflächigen SiC-Leistungsdiodenchips unter Diffusionslöten auf eine vorbereitete Metallschicht eines Halbleiterleistungsbauteilgehäuses aufgebracht. Anschließend kann ohne das Problem eines Ablösens der kleinflächigen SiC-Leistungsdioden von der Metallschicht auf eine weitere oder auch auf die gleiche vorbereitete Metallschicht ein Drainanschluss des Leistungshalbleiterchips mittels Auflöten der Rückseitenelektrode des Leistungshalbleiterchips auf die vorbereitete Metallschicht erfolgen. Nach dem Positionieren der unterschiedlichen Leistungshalbleiterchips werden die SiC-Leistungsdiodenchips unter zeilenweisem Durchschleifen von Bonddrähten auf ihren Oberseitenelektroden gebondet. Dieses zeilenweise Durchschleifen wird auch Multi-Stitch-Verfahren genannt. Außerdem wird mindestens ein weiterer Bonddraht quer zu den Zeilen auf vorhandene Bondkontakte mittels Durchschleifen aufgebracht. Dieses Durchschleifen von Bonddrahtanschluss zu Bonddrahtanschluss wird auch Wedge-to-Wedge-Verfahren genannt.
  • Schließlich wird das Halbleiterleistungsbauteilgehäuse mit Hilfe einer selbsttragenden Abdeckung verschlossen. Dieses Verfahren hat den Vorteil, dass es für die Massenfertigung geeignet ist. Darüber hinaus hat es den Vorteil, dass sich beim Diffusionslöten der SiC-Leistungsdioden das Diffusionslot noch während des Halbleiterchipmontageprozesses in eine höher schmelzende Verbindung umwandelt, so dass das Diffusionslot nicht mehr bei den darauf folgenden Halbleiterchipmontageprozessen aufschmilzt. Außerdem kann durch die Nutzung des Diffusionslotprozesses die maximale Chipgröße erhöht werden, da der bei eutektischem Lot standardmäßig auftretende Lothof bzw. Lotsee entfällt und stattdessen lediglich die Chipfläche für das Diffusionslöten benötigt wird. Außerdem erleichtert das Verfahren die Massenfertigung, da die Anzahl der durch Kontaktierung der Chipvorderseite benötigten Bonddrähte unter Nutzung des Multi-Stitch- und Wegde-to-Wedge-Wirebond-Prozesses vermindert wird.
  • Dazu erfolgt das Aufbringen der kleinflächigen SiC-Leistungsdiodenchips unter Diffusionslöten auf eine vorbereitete gemeinsame Metallschicht eines Leistungsbauteilgehäuses unter Anordnen der SiC-Leistungsdioden in Zeilen und Spalten. Darüber hinaus erfolgt das Bonden unter zeilenweisem Durchschleifen von Bonddrähten auf den Oberseitenelektroden der SiC-Leistungsdioden, in dem der Bonddraht nach Verbinden zweier Bondstellen nicht abgetrennt wird, sondern zu der nächsten Bondstelle durchgeschliffen wird, bis alle Bondstellen auf den Oberseiten der SiC-Leistungsdioden einer Zeile untereinander verbunden sind.
  • Darüber hinaus erfolgt das Aufbringen und Durchschleifen mindestens eines Bonddrahtes quer zu den Zeilen auf vorhandenen Bonddrahtkontakten zu einer Kontaktfläche eines Innenflach- leiters dadurch, dass auf einen schon gebondeten Bonddraht einer Bondstelle ein weiterer Bonddraht auf den vorhandenen Bonddraht aufgebondet wird. Zum Verschließen des Halbleiterbauteilgehäuses mit Hilfe einer selbsttragenden Abdeckung wird vorzugsweise ein Auflöten oder ein Aufkleben der Abdeckung als stoffschlüssiges Verbinden eingesetzt.
  • Als Halbleiterleistungsbauteilgehäuse können metallische oder keramische Hohlraumgehäuse aus einem Kunststoffrahmen verwendet werden, wobei in den Kunststoffrahmen ein metallischer Boden und eine metallische Abdeckung einsetzbar sind.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf einen Ausschnitt eines Halbleiterleistungsmoduls mit einer ersten Ausführungsform einer Parallelschaltung von kleinflächigen, ausfallsicheren SiC-Leistungsdioden;
  • 2 zeigt eine schematische Draufsicht auf ein Halbleiterleistungsmodul mit einer zweiten Ausführungsform einer Parallelschaltung von ausfallsicheren SiC-Leistungsdioden.
    •
  • 1 zeigt eine schematische Draufsicht auf einen Aus- schnitt 41 eines Halbleiterleistungsmoduls mit einer ersten Ausführungsform einer Parallelschaltung 42 von kleinflächigen, ausfallsicheren SiC-Leistungsdioden D1 bis D8. Diese kleinflächigen SiC-Leistungsdioden D1 bis D8 weisen SiC-Diodenflächen F1 bis F8 auf, wobei die Summe der Diodenflächen einer flächigen Erstreckung einer großflächigen SiC- Leistungsdiode entspricht. Jedoch ist die Fertigungsausbeute durch das Einsetzen von kleinflächigen, ausfallsicheren SiC-Leistungsdioden D1 bis D8 um mindestens 10 % besser, als beim Einsetzen einer großflächigen ausfallgefährdeten SiC-Leistungsdiode mit gleichem Gesamtflächenmaß. Diese SiC-Leistungsdioden D1 bis D8 weisen auf ihren Oberseiten 3 bis 10 lediglich jeweils eine Elektrode A1 bis Ag auf, auf die ein Bonddraht 11, 12 und 13 gebondet ist. Dazu sind die kleinflächigen SiC-Leistungsdioden D1 bis D8 mit ihren Rückseiten auf eine Metallplatte 14 mittels Diffusionslot aufgelötet.
  • Dieses Diffusionslot wandelt sich noch während des Chip-Montageprozesses in eine höherschmelzende Verbindung um, und schmilz damit nicht mehr bei den darauf folgenden Chip-Montageprozessen für die übrigen Leistungshalbleiterchips eines Halbleiterleistungsmoduls auf. Außerdem kann durch die Nutzung des Diffusionsprozesses die maximale Chipgröße bzw. Chipdichte auf einer metallischen Bodenplatte 33 eines Hohlraumgehäuses erreicht werden, da der sonst standardmäßige Lothof bei eutektischen Lotverbindungen entfällt und stattdessen kann diese Fläche nun als Chipfläche für die kleinflächigen SiC-Leistungsdioden D1 bis D8 genutzt werden, so dass die gesamte benötigte Oberseite der Metallschicht 14 der Bodenplatte 33 nicht wesentlich mehr als den Flächenbedarf einer großflächigen, jedoch nicht ausfallsicheren SiC-Leistungsdiodenchips einnimmt.
  • Mit Hilfe der Bonddrähte 11, 12, und 13 wird eine Hochstrombondverbindung 21 hergestellt, indem ein entsprechend dicker Aluminiumbonddraht für das Durchschleifen der Bondverbindungen eingesetzt wird. Während in dieser ersten Ausführungsform zwei Bonddrähte 12 und 13 für die beiden Zeilen 15 von jeweils vier SiC-Leistungsdioden benötigt wird, ist lediglich ein weiterer durchgeschleifter Bonddraht 11 erforderlich, um die beiden Zeilen 15 mit einem metallischen Flachleiter 36 zu verbinden. Die metallische Bodenplatte 33, auf der die Rückseiten der kleinflächigen SiC-Leistungsdioden D1 bis D8 diffusionsgelötet sind, geht in einen Flachleiter 35 über, der aus dem hier nicht gezeigten Hohlraum eines Hohlraumgehäuses herausragt. Während an dem metallischen Flachleiter 36 die gemeinsame Annode A angeschlossen ist, ist auf dem Flachleiter 35 die gemeinsame Kathode K der parallelgeschalteten, kleinflächigen SiC-Leistungsdioden D1 bis D8 angeordnet. Diese Ausführungsform der Bondverbindungen 11, 12 und 13 wird auch Multi-Stitch- und Wedge-to-Wedge-Wirebonding genannt.
  • 2 zeigt eine schematische Draufsicht auf ein Halbleiterleistungsmodul 1 mit einer zweiten Ausführungsform einer Parallelschaltung 43 von ausfallsicheren, kleinflächigen SiC-Leistungsdioden D1 bis D8. In dieser Ausführungsform der Erfindung weist das Halbleiterleistungsmodul 1 ein Hohlraumgehäuse 32 auf, das aus Keramik, Metall oder Kunststoff aufgebaut sein kann, wobei durch den Gehäuserahmen 44 metallische Flachleiter 34 bis 40 führen, die innerhalb des Gehäuserahmens 44 Kontaktanschlussflächen 17 von Innenflachleitern 18 aufweisen. Die Bodenplatte 33, auf denen die Leistungshalbleiterchips 2 und D1 bis D8 montiert sind, geht in dieser Ausführungsform der Erfindung in einen Außenflachleiter 37 über, während die gemeinsame Annode A der kleinflächigen SiC-Leistungsdioden D1 bis D8 an den Außenflachleiter 34 nach außen geführt wird.
  • Damit liegt die Parallelschaltung 43 mit ihrer gemeinsamen Kathode K auf dem Außenflachleiter 37 und mit ihrer gemeinsamen Annode A auf dem Außenflachleiter 34. Gleichzeitig ist auf der metallischen Bodenplatte 33 dieses Hohlraumgehäuses 32 ein MOSFET-Leistungshalbleiterchip 2 fixiert. Die Unterseite dieses MOSFETs 2 weist einen Drainkontakt D auf, der über die metallische Bodenplatte 33 mit der gemeinsamen Kathode K elektrisch verbunden ist. Auf der aktiven Oberseite 20 des MOSFETs 2 ist ein weiterer Halbleiterchip IC angeordnet, der mit seinen Kontaktflächen 45 teilweise mit den Gate-Elektroden G1 und G2 über Bonddrähte 22 und 23 verbunden ist, und über die Bonddrähte 25, 26, 27 und 28 mit entsprechenden Flachleitern 35, 36, 38 und 39 für Steuersignale S1 bis S4 verbunden ist. Über die Bonddrähte 29, 30 und 31 ist auf der aktiven Oberseite 20 des Leistungshalbleiterchips 2 angeordnete weitere Halbleiterchip IC mit dem Potential der Annode A der Parallelschaltung 43 kleinflächigen SiC-Leistungsdioden D1 bis D8 verbunden, und mit dem Bonddraht 24 ist er mit der Sourceelektrode S des Leistungshalbleiterchips 2 elektrisch verbunden.
  • Ein derartiges integriertes Halbleiterbauelement IC wird vorzugsweise als Steuerschaltung 19 und zu Temperaturüberwachungszwecken auf der aktiven Oberseite 20 des Leistungshalbleiterchips 2 angeordnet, wobei Signalstrom-Bondverbindungen 22 bis 31 die Verbindungen zu den umgebenden Halbleiterbauteilkomponenten des Halbleiterleistungsmoduls 1 herstellen.
    • 1
    Halbleiterleistungsmodul
    2
    Leistungshalbleiterchip bzw. MOSFET
    3 bis 10
    Oberseite von SiC-Leistungsdioden
    11
    durchgeschleifte Bondverbindung
    12
    durchgeschleifte Bondverbindung
    13
    durchgeschleifte Bondverbindung
    14
    Metallschicht bzw. Metallplatte
    15
    Zeile
    16
    Spalte
    17
    Kontaktanschlussfläche
    18
    Innenflachleiter
    19
    Steuerschaltung
    20
    aktiven Oberseite des Leistungshalbleiterchips
    21
    Hochstrombondverbindung
    22 bis 31
    Signalstrombondverbindungen bzw. Bonddrähte
    32
    Halbleiterleistungsbauteilgehäuse bzw. Hohlraumgehäuse
    33
    metallische Bodenplatte
    34 bis 40
    metallische Flachleiter
    41
    Ausschnitt eines Halbleiterleistungsmoduls
    42
    Parallelschaltung (erste Ausführungsform)
    43
    Parallelschaltung (zweite Ausführungsform)
    44
    Gehäuserahmen
    45
    Kontaktflächen
    A
    Annode
    A1 bis A8
    Elektroden der SiC-Leistungsdiodenchips
    D
    Drainelektrode
    D1 bis D8
    kleinflächige SiC-Leistungsdiodenchips
    F1 bis F8
    SiC-Leistungsdiodenflächen
    G1
    Gate-Elektrode
    G2
    Gate-Elektrode
    IC
    integriertes Halbleiterbauelement
    K
    Kathode
    S
    Sourceelektrode
    S1 bis S4
    Flachleiter für Steuersignale

Claims (18)

  1. Halbleiterleistungsmodul mit zumindest einem durch Feldeffekt steuerbaren Leistungshalbleiterchip (2) und mehreren ausfallsicheren kleinflächigen SiC-Leistungsdioden (D1 bis D8), wobei die Funktion eines ausfallgefährdeten großflächigen SiC-Leistungsdiodenchips auf diese kleinflächigen parallelgeschalteten SiC-Leistungsdiodenchips (D1 bis D8) derart verteilt ist, dass deren Summenfläche aus aktiven SiC-Diodenflächen (F1 bis F8) einer flächigen Erstreckung eines großflächigen nicht ausfallsicheren SiC-Leistungsdiodenchips entspricht.
  2. Halbleiterleistungsmodul nach Anspruch 1, dadurch gekennzeichnet, dass die Elektroden (A1 bis A8) auf den Oberseiten (3 bis 8) der kleinflächigen SiC-Leistungsdioden (D1 bis D8) über durchgeschleifte Bondverbindungen (11 bis 13) elektrisch miteinander in Verbindung stehen.
  3. Halbleiterleistungsmodul nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Elektroden auf den Rückseiten der kleinflächigen SiC-Leistungschips (D1 bis D8) über eine metallische Schicht (14) elektrisch miteinander in Verbindung stehen, wobei die Rückseiten mit der metallischen Schicht (14) über ein Diffusionslot elektrisch verbunden sind.
  4. Halbleiterleistungsmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die kleinflächigen, parallelgeschalteten SiC-Leistungs diodenchips (D1 bis D8) in Zeilen (15) und Spalten (16) nebeneinander angeordnet sind, wobei ein durchgeschleifter Bonddraht (11 bis 13) in jeder Zeile (15) die Elektroden (A1 bis A8) auf den Oberseiten (3 bis 8) der SiC-Leistungsdiodenchips (D1 bis D8) jeweils einer Zeile (15) verbindet und ein gemeinsamer durchgeschleifter Bonddraht (11) die Bonddrähte der Zeilen (15) entlang einer Spalte (16) zusammenführt und mit einer Kontaktanschlussfläche eines Innenflachleiters (18) verbindet.
  5. Halbleiterleistungsmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterleistungsmodul (1) mindestens einen weiteren Halbleiterchip (IC) auf Siliziumbasis aufweist, der eine integrierte Steuerschaltung (19) aufweist.
  6. Halbleiterleistungsmodul nach Anspruch 5, dadurch gekennzeichnet, dass der weitere Halbleiterchip (IC) auf der aktiven Oberseite (20) des Feldeffekt steuerbaren Leistungshalbleiterchips (2) auf Siliziumbasis positioniert ist.
  7. Halbleiterleistungsmodul nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass in dem weiteren Halbleiterchip (IC) eine Temperaturüberwachung für den darunter angeordneten Leistungshalbleiterchip (2) integriert ist.
  8. Halbleiterleistungsmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterkomponenten und die Bondverbindungen (11 bis 13 und 21 bis 31) in einem metallischen Hohlraumgehäuse als Halbleiterleistungsbauteilgehäuse (32) angeordnet sind.
  9. Halbleiterleistungsmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Halbleiterkomponenten und die Bondverbindungen (11 bis 13 und 21 bis 31) in einem keramischen Hohlraumgehäuse Halbleiterleistungsbauteilgehäuse (32) angeordnet sind, das eine metallische Bodenbeschichtung (14) und eine Abdeckplatte aufweist.
  10. Halbleiterleistungsmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Halbleiterkomponenten und die Bondverbindungen (11 bis 13 und 21 bis 31) in einem Hohlraumgehäuse Halbleiterleistungsbauteilgehäuse (32)aus einer Kunststoffgehäusemasse angeordnet sind, das eine metallische Bodenplatte (33) und metallische Flachleiter (34 bis 40), die aus dem Hohlraumgehäuse (32) herausragen, aufweist.
  11. Verfahren zur Herstellung eines Halbleiterleistungsmoduls (1) mit zumindest einem durch Feldeffekt steuerbaren Leistungshalbleiterchip (2) und mehreren ausfallsicheren kleinflächigen SiC-Leistungsdioden (D1 bis D8), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Feldeffekt steuerbaren Leistungshalbleiterchips (2) aus einem defektarmen monokristallinen Siliziumwafer; – Herstellen von ausfallsicheren kleinflächigen Leistungsdiodenchips (D1 bis D8) auf SiC-Basis aus einem defektreichen einkristallinen ausfallgefährdeten Siliziumkarbidkristall, wobei die Funktion einer großflächigen SiC-Leistungsdiode auf mehrere kleinflächige, parallelgeschaltete SiC-Leistungsdiodenchips (D1 bis D8) derart verteilt wird, dass in der Summe die kleinflächigen SiC-Leistungsdiodenchips (D1 bis D8) der flächigen Erstreckung der großflächigen SiC-Leistungsdiode entsprechen; – Aufbringen der kleinflächigen SiC-Leistungsdiodenchips (D1 bis D8) unter Diffusionslöten auf eine vorbereitete Metallschicht (14) eines Halbleiterleistungsbauteilgehäuses (32); – Aufbringen mindestens einen der Feldeffekt steuerbaren Leistungshalbleiterchips (2) auf eine vorbereitete Metallschicht (14) für einen Drainanschluss (D) des Leistungshalbleiterchips (2) mittels Auflöten der Rückseitenelektrode des Leistungshalbleiterchips (2) auf die Metallschicht (14); – Bonden unter zeilenweisem Durchschleifen von Bonddrähten (11, 12, 13) auf den Oberseitenelektroden (A1 bis A8) der SiC-Leistungsdiodenchips (D1 bis D8); – Aufbringen und Durchschleifen mindestens eines Bondrahtes (11) quer zu den Zeilen (15) auf vorhandene Bonddrahtkontakte zu einer Kontaktanschlussfläche (17) eines Innenflachleiters (18); – Verschließen des Halbleiterleistungsbauteilgehäuses (32) mit Hilfe einer selbsttragenden Abdeckung.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Aufbringen der kleinflächigen SiC-Leistungsdiodenchips (D1 bis D8) unter Diffusionslöten auf eine vorbereitete gemeinsame Metallschicht (14) eines Halbleiterleistungsbauteilgehäuses (32) unter Anordnen der SiC-Leistungsdiodenchips (D1 bis D8) in Zeilen (15) und Spalten (16) erfolgt.
  13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass das Bonden unter zeilenweisem Durchschleifen von Bonddrähten (11, 12, 13) auf den Oberseitenelektroden (A1 bis A8) der SiC-Leistungsdiodenchips (D1 bis D8) dadurch erfolgt, dass der Bonddraht (11, 12, 13) nach Verbinden zweier Bondstellen nicht aufgetrennt wird, sondern zu der nächsten Bondstelle Durchgeschliffen wird, bis alle Bondstellen auf den Oberseiten (3 bis 10) der SiC-Leistungsdiodenchips (D1 bis D8) einer Zeile untereinander verbunden sind.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das Aufbringen und Durchschleifen mindestens eines Bondrahtes (11) quer zu den Zeilen (15) auf vorhandene Bonddrahtkontakte zu einer Kontaktfläche eines Innenflachleiters (18), dadurch erfolgt, dass auf einen schon gebondeten Bonddraht (11) einer Bondstelle ein weiterer Bonddraht auf den vorhandenen Bonddraht (12, 13) gebondet wird.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass das Verschließen des Halbleiterleistungsbauteilgehäuses (32) mit Hilfe einer selbsttragenden Abdeckung durch Auflöten oder Aufkleben der Abdeckung erfolgt.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass als Halbleiterleistungsbauteilgehäuse (32) eine metallisches Hohlraumgehäuse eingesetzt wird.
  17. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass als Halbleiterleistungsbauteilgehäuse (32) eine keramisches Hohlraumgehäuse eingesetzt wird.
  18. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass als Halbleiterleistungsbauteilgehäuse (32) ein Hohlraumgehäuse aus einem Kunststoffrahmen mit metallischem Boden und metallischer Abdeckung eingesetzt wird.
DE200510031836 2005-07-06 2005-07-06 Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben Expired - Fee Related DE102005031836B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200510031836 DE102005031836B4 (de) 2005-07-06 2005-07-06 Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
US11/428,479 US7737551B2 (en) 2005-07-06 2006-07-03 Semiconductor power module with SiC power diodes and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510031836 DE102005031836B4 (de) 2005-07-06 2005-07-06 Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005031836A1 true DE102005031836A1 (de) 2007-01-18
DE102005031836B4 DE102005031836B4 (de) 2007-11-22

Family

ID=37563375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510031836 Expired - Fee Related DE102005031836B4 (de) 2005-07-06 2005-07-06 Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7737551B2 (de)
DE (1) DE102005031836B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018941B4 (de) * 2005-04-22 2010-07-08 Infineon Technologies Ag Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben
WO2008148095A1 (en) * 2007-05-25 2008-12-04 Astralux, Inc. Hybrid silicon/non-silicon electronic device with heat spreader
CN103828041B (zh) * 2011-09-29 2016-07-06 夏普株式会社 半导体装置
US9093446B2 (en) 2013-01-21 2015-07-28 International Business Machines Corporation Chip stack with electrically insulating walls
EP3160847B1 (de) * 2014-06-26 2018-08-15 Bombardier Inc. Verfahren und vorrichtung zur wartungsunterstützung eines flug- oder fahrzeugs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499707A1 (de) * 1991-02-22 1992-08-26 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
JP2005005593A (ja) * 2003-06-13 2005-01-06 Mitsubishi Electric Corp 半導体パワーモジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
JPS63114138A (ja) * 1986-10-31 1988-05-19 Hitachi Ltd ワイヤ積層ボンデイング方法
JPS6448438A (en) 1987-08-19 1989-02-22 Hitachi Ltd Wire bonding method
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US5897048A (en) * 1996-11-08 1999-04-27 Asm Assembly Automation Ltd. Radial wire bonder and selectable side view inspection system
JPH11346480A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd インバータ装置
DE19935100B4 (de) * 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
DE10124141B4 (de) 2000-09-29 2009-11-26 Infineon Technologies Ag Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US7034345B2 (en) * 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499707A1 (de) * 1991-02-22 1992-08-26 Asea Brown Boveri Ag Abschaltbares Hochleistungs-Halbleiterbauelement
JP2005005593A (ja) * 2003-06-13 2005-01-06 Mitsubishi Electric Corp 半導体パワーモジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2005005593 AA

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102007057346B3 (de) * 2007-11-28 2009-06-10 Fachhochschule Kiel Laminierte Leistungselektronikbaugruppe

Also Published As

Publication number Publication date
US7737551B2 (en) 2010-06-15
US20070013059A1 (en) 2007-01-18
DE102005031836B4 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102005031836B4 (de) Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102015115999B4 (de) Elektronische Komponente
DE112020003763T5 (de) Halbleiterbauteil
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102007036841A1 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE19612838A1 (de) Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
DE19646476A1 (de) Verbindungsstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee