CN103828041B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103828041B
CN103828041B CN201280047577.7A CN201280047577A CN103828041B CN 103828041 B CN103828041 B CN 103828041B CN 201280047577 A CN201280047577 A CN 201280047577A CN 103828041 B CN103828041 B CN 103828041B
Authority
CN
China
Prior art keywords
mentioned
electric conductor
lead terminal
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280047577.7A
Other languages
English (en)
Other versions
CN103828041A (zh
Inventor
濑户刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103828041A publication Critical patent/CN103828041A/zh
Application granted granted Critical
Publication of CN103828041B publication Critical patent/CN103828041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45016—Cross-sectional shape being elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半导体芯片（3）的栅极电极（4）/源极电极（5）通过导电体（11a/11b）分别与栅极端子（7）/源极端子（9）连接，栅极端子（7）的与导电体（11a）的接合部分以与栅极电极（4）接近的方式被配置，源极端子（9）的与导电体（11b）的接合部分以与源极电极（5）接近的方式被配置。

Description

半导体装置
技术领域
本发明涉及搭载功率晶体管等的半导体装置，特别是，涉及使电阻和电感减少的技术。
背景技术
目前，主要用于电源电路的电源用晶体管被搭载于以家庭中使用的电气化产品为代表的各种电器中，并根据用途，提出了各种组件、模块的方案。而且，从近来的环境问题的影响来看，由于搭载了电源用晶体管的功率器件、电源模块，在电动汽车、太阳/风力发电装置等的新用途上也被注目，所以要求耐高压化、大电流化、小型化、轻量化。
另外，除了上述要求之外，还要求功率器件、电源模块要提高切换速度。从该情况可知，不仅基于组件内部的布线的电阻和电感的减少变得特别需要，而且包括外部连接端子的电阻和电感的减少也变得特别需要。
在此，一般情况下，通过由标准所规定的组件（TO-220、TO-3P等）来实现上述功率器件等。而且，在目前，由于无需考虑电阻和电感，所以在作为外部连接端子的引线端子与半导体芯片的组件内的连接中，采用引线接合（wirebonding）连接，并使用细导线（金、铝等）。
但是，如果为细长的导线，则由于电阻、电感很大，所以难以实现目前要求的电阻和电感的减少。
于是，提出了不使用细导线而直接连接引线端子与半导体芯片的方法。例如，在专利文献1和2中记载有：在半导体芯片的电极形成特殊的凸块，在将该半导体芯片搭载于引线框之后，配置加工成能与半导体芯片的凸块连接的形状的引线端子，并与凸块进行连接的方法。根据该方法，以小电阻和电感将引线端子与半导体芯片进行电连接就成为可能。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2004-260205号公报（2004年9月16日公开）”；
专利文献2：日本公开专利公报“特开2007-251218号公报（2007年9月27日公开）”。
发明内容
本发明所要解决的技术问题
但是，在上述专利文献1和2记载的方法中，由于在半导体芯片的电极形成特殊的凸块的加工工序成为需要等，所以与现有的使用了细导线的引线接合连接相比，在能使用的半导体芯片中产生限制。为此，该方法存在不能通用的问题。
因此，迫切期望一种不限制能使用的半导体芯片，并且以简单的连接结构，实现电阻和电感的减少的方法。
本发明是为了解决上述问题而做成的发明，其目的在于，提供一种使用通用且简单的连接结构，能使作为组件整体的电阻和电感减少的半导体装置。
用于解决技术问题的技术方案
为了解决上述的技术问题，涉及本发明的半导体装置，具备：
金属板、设置于上述金属板的一个半导体元件、以及与上述半导体元件电连接的至少3个引线端子，其特征在于，
上述半导体元件在该半导体元件的第一表面具有至少一个电极，并且以处于上述第一表面的相反侧的第二表面与上述金属板对置的方式，被设置于上述金属板，
上述引线端子以与上述半导体元件不重叠的方式被配置，
处于上述半导体元件的第一表面的各电极通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置。
根据上述结构，由于连接于导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，所以变为能缩短连接引线端子与电极的导电体，并能减少导电体的电阻和电感。
另外，上述导电体由于无需如现有那样设置为圆弧状地环绕，所以可使用具有更大的剖面积的形状的导电体。由此，进一步能实现导电体的电阻和电感的减少。
进而，使用了导电体的连接是与现有的连接工序（例如，引线结合工序）几乎同等的工序，不会招致工序的增加。另外，可适用于具备通常的电极的半导体元件中。
因此，在半导体装置中，使用通用且简单的连接结构，能使作为半导体装置的组件整体的电阻和电感减少。
为了解决上述的技术问题，涉及本发明的半导体装置，具备：
金属板、设置于上述金属板的多个半导体元件、以及与上述多个半导体元件电连接的至少3个引线端子，其特征在于，
上述多个半导体元件的每一个在该半导体元件的第一表面具有至少一个电极，并且以处于上述第一表面的相反侧的第二表面与上述金属板对置的方式，被设置于上述金属板，
上述引线端子以与上述多个半导体元件不重叠的方式被配置，
处于上述多个半导体元件的各第一表面的全部的电极中的至少一个电极，通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置。
根据上述结构，由于连接于导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，所以变为能缩短连接引线端子与电极的导电体，并能减少导电体的电阻和电感。
另外，上述导电体由于无需如现有那样设置为圆弧状地环绕，所以可使用具有更大的剖面积的形状的导电体。由此，进一步能实现导电体的电阻和电感的减少。
进而，使用了导电体的连接是与现有的连接工序（例如，引线结合工序）几乎同等的工序，不会招致工序的增加。另外，可适用于具备通常的电极的半导体元件中。
因此，即使在通过具备多个半导体元件而连接部分变多的结构中，使用通用且简单的连接结构，能使作为半导体装置的组件整体的电阻和电感减少。
发明效果
如上所述，在涉及本发明的半导体装置中，处于上述半导体元件的第一表面的各电极通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，并且连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置。因此，本发明的半导体装置能实现如下的效果，即、使用通用且简单的连接结构，能使作为半导体装置的组件整体的电阻和电感减少。
附图说明
[图1]图1是表示涉及本发明的一实施方式的半导体装置的概略结构的图，图1的（a）表示俯视图，图1的（b）表示沿图1的（a）所示的A-A′线的剖视图，图1的（c）表示沿图1的（a）所示的B-B′线的剖视图；
[图2]图2的（a）～图2的（d）是表示上述半导体装置的其它的结构例的图；
[图3]图3是表示涉及本发明的其它的实施方式的半导体装置的概略结构的图。
具体实施方式
在以下的各实施方式中，对MOSFET等的功率晶体管进行说明。像该功率晶体管的半导体装置具有由标准所规定的组件。在此，作为一例，虽然对具有适合TO-220的标准产品的组件方式的半导体装置进行说明，但组件方式并不限于此。
〔实施方式1〕
如果基于附图对本发明的一实施方式进行说明，则为如下所述。
（半导体装置的概略结构）
图1是表示本实施方式的半导体装置1的一结构例的图，图1的（a）表示俯视图，图1的（b）表示沿图1的（a）所示的A-A′线的剖视图，图1的（c）表示沿（a）所示的B-B′线的剖视图。此外，图1的（a）将铸模树脂10部分地透过进行图示。
如图1所示，半导体装置1具备：端板（金属板）2、半导体芯片（半导体元件）3、栅极端子（第三引线端子）7、漏极端子（第一引线端子）8、源极端子（第二引线端子）9、铸模树脂（密封树脂）10以及衬垫12。半导体装置1对应于TO-220的标准产品。
端板2是由金属（铜、铝等）构成的板状的底座。在端板2的一个表面（以下，称为上表面）上，设置有半导体芯片3、栅极端子7、漏极端子8、源极端子9、铸模树脂10以及衬垫12。与端板2的一个表面相反的一侧的表面（以下，称为下表面）露出。
半导体芯片3是具有栅极电极4、源极电极5以及漏极电极的功率器件（例如MOSFET等）形成的半导体元件。栅极电极4和源极电极5形成于半导体芯片3的一个表面（第一表面：以下，称为上表面），漏极电极形成于与半导体芯片3的一个表面相反的一侧的表面（第二表面：以下，称为下表面）。
半导体芯片3以下表面与端板2对置的方式，设置于端板2上，例如，通过芯片接合（diebonding）等固定于端板2上。由此，半导体芯片3的漏极电极与端板2电连接。
栅极端子7、漏极端子8以及源极端子9是由金属（铜、铝等）构成的引线端子。栅极端子7、漏极端子8以及源极端子9，在如图1的（a）所示的俯视图中，以成为相互平行的方式并排。栅极端子7与半导体芯片3的栅极电极4电连接。漏极端子8与端板2即半导体芯片3的漏极电极电连接。源极端子9与半导体芯片3的源极电极5电连接。关于栅极端子7、漏极端子8以及源极端子9的组件内的连接构造，在后面详细地叙述。
衬垫12设置在栅极端子7与端板2之间、源极端子9与端板2之间的共计2处。衬垫12作为栅极端子7和源极端子9的支撑物（确保接合时的强度）而起作用。衬垫12，例如由热固化性的环氧树脂构成，但并不限于此，作为支撑物只要能确保足够的强度，并且为绝缘性的固体材料，就不会特别地限定。
铸模树脂10将端板2的一部分、半导体芯片3、栅极端子7的一部分、漏极端子8的一部分、源极端子9的一部分以及衬垫12通过绝缘性树脂（例如，黑色）进行密封。栅极端子7、漏极端子8以及源极端子9，从铸模树脂10的相同侧面突出，并能作为与外部可连接的端子（外部连接端子）而起作用。
（引线端子的连接构造）
接下来，对栅极端子7、漏极端子8以及源极端子9的组件内的连接构造进行详细地说明。此外，以下，将图1的（b）的上下方向和图1的（c）的左右方向作为“平面方向”将，图1的（b）的左右方向和图1的（c）的上下方向作为“高度方向”。
3个引线端子（栅极端子7、漏极端子8以及源极端子9）的位于铸模树脂10外的部分，其配置（平面方向和高度方向的配置）预先被决定。例如，在平面方向，3个引线端子的位于铸模树脂10外的部分以与标准对应的规定的间隔被配置。另外，在高度方向，当将端板2的下表面作为基准时，3个引线端子的位于铸模树脂10外的部分，位于比端板2的上表面和半导体芯片3的上表面更远离端板2的下表面的地方，即位于比端板2的上表面和半导体芯片3的上表面高的地方。
为此，上述3个引线端子，以能与端板2或半导体芯片3的各电极最佳地连接的方式，在铸模树脂10内，特别设计其配置/形状，追加部件（衬垫12）。
漏极端子8通过焊料等与端板2直接接合。为此，以漏极端子8的与端板2的接合部分（端子的一端）与端板2的上表面变为相同高度的方式，漏极端子8在铸模树脂10的内部被弯曲。
栅极端子7和源极端子9具有使用了导电体11a/11b的同等的连接构造。也就是说，栅极端子7经由导电体11a被连接于半导体芯片3的栅极电极4，源极端子9经由导电体11b被连接于半导体芯片3的源极电极5。
作为导电体11a/11b，使用金属线。此外，实现导电体11a/11b的金属线指的是，与在现有的引线结合中使用的细长金属线不同，为粗短金属线。因此，导电体11a/11b的剖面与现有的金属线相比较，面积大，并具有圆形、椭圆形的形状。但是，作为导电体11a/11b，并不局限于上述那样的具有比较柔软的性质的金属线，也可以使用粗短且剖面为多角形的板状的金属体。另外，作为导电体11a/11b的材质，能使用现有的一般的广泛的材质。此外，当考虑到电阻值、制造成本的点时，优选为，剖面形状为圆形、椭圆形、四角形，材质为铜、铝。
在使用金属线作为导电体11a/11b的情况下，通过超声波焊接进行接合。在使用板状的金属体作为导电体11a/11b的情况下，通过粘合剂（主要是焊锡膏）进行接合。
由此，在使用导电体11a/11b的半导体装置1中，为了连接，在半导体芯片3中不需要现有那样的特别的加工工序。因此，由于能将作为通用产品而生产的半导体芯片保持原样地使用等，所以能以与现有的组件相同的工序来制造半导体装置1，并且对应广泛的用途就成为可能。
另外，在俯视图中，与作为栅极端子7的一端的导电体11a的接合部分被配置为与半导体芯片3不重叠且与半导体芯片3的栅极电极4接近。另外，在俯视图中，与作为源极端子9的一端的导电体11b的接合部分被配置为与半导体芯片3不重叠且与半导体芯片3的源极电极5接近。由此，减小导电体11a/11b的长度（平面方向的长度）就成为可能。
也就是说，以导电体11a的长度变为最小的方式，将栅极端子7延伸设置到接近半导体芯片3的栅极电极4为止。另外，以导电体11b的长度变为最小的方式，将源极端子9延伸设置到接近半导体芯片3的源极电极5为止。但是，半导体芯片3与接近配置于半导体芯片3的栅极端子7以及源极端子9之间，并不接触，而设置有间隙。该理由为如下所述。
半导体装置1的制造工序包括：将半导体芯片3焊接于端板2的安装工序、将半导体芯片3与3个引线端子进行连接的连接工序、形成铸模树脂10并密封半导体芯片3等的密封工序。进而，在比上述安装工序更前的前阶段中，3个引线端子成为一体形成的引线框的形状，在上述安装工序中，在放置该引线框的端板2上，安装半导体芯片3。
为此，考虑到半导体芯片3的搭载偏移，以不干扰半导体芯片3的方式设定引线端子的位置（引线端子变为在半导体芯片3的搭载时不妨碍的形状）。上述半导体芯片3的搭载偏移，取决于将半导体芯片3搭载于端板2的装置（引线接合器（wirebonder））的精度、拾取半导体芯片3的夹具（夹头）的形状等。此外，在上述密封工序之后切断上述引线框，作为3个引线端子被提供。
由此，由导电体11a连接的栅极电极4和栅极端子7的、平面方向的两者的配置距离，变为考虑到半导体芯片3的搭载偏差而决定的最小距离。另外，由导电体11b连接的源极电极5和源极端子9的、平面方向的两者的配置距离，变为考虑到半导体芯片3的搭载偏差而决定的最小距离。
另一方面，在高度方向上，与导电体11a接合的、栅极端子7的接合部分和半导体芯片3的栅极电极4的接合部分（半导体芯片3的上表面）变为相同的高度。也就是说，以栅极端子7的与导电体11a的接合部分和半导体芯片3的栅极电极4的接合部分变为相同的高度的方式，栅极端子7在铸模树脂10的内部被弯曲。
另外，在高度方向上，与导电体11b接合的、源极端子9的接合部分和半导体芯片3的源极电极5的接合部分（半导体芯片3的上表面）变为相同的高度。也就是说，以源极端子9的与导电体11b的接合部分和半导体芯片3的源极电极5的接合部分变为相同的高度的方式，源极端子9在铸模树脂10的内部被弯曲（参照图1的（b））。
这样，半导体芯片3的栅极电极4的与导电体11a的接合面和栅极端子7的与导电体11a的接合面为相同的高度，通过半导体芯片3的源极电极5的与导电体11b的接合面和源极端子9的与导电体11b的接合面为相同的高度，将导电体11a/11b做成简单的形状，特别是直线状就成为可能（使用直线状的导电体就成为可能），结果，将导电体11a/11b做成最小限的长度就成为可能。
此外，栅极端子7和源极端子9，如上所述，经由衬垫12被端板2支撑。各衬垫12分别被配置于栅极端子7的与导电体11a的接合部分的下方和源极端子9的与导电体11b的接合部分的下方。由此，能使衬垫12有助于栅极端子7和源极端子9的高度调整。
另外，在以具有大的剖面面积的导电体11a/11b将半导体芯片3的电极与引线端子进行连接时，例如即使在以电阻低的铜为材料而使引线端子的强度不足的情况下，由于能通过衬垫12和端板2支撑引线端子（确保强度），所以将引线端子的高度保持不变而进行连接就成为可能。
由上可知，在半导体装置1中，将导电体11a/11b的长度做成最小就成为可能，并且最小限地抑制导电体11a/11b的电阻和电感也成为可能。
进而，使用了导电体11a/11b的连接是与现有的连接工序（例如，引线结合工序）几乎同等的工序，不会招致工序的增加。另外，可适用于具备通常的电极的半导体芯片中。因此，在半导体装置1中，使用通用且简单的连接结构，能使作为组件整体的电阻和电感减少。
此外，在上述的半导体装置1中，虽然将栅极电极4的与导电体11a的接合面和栅极端子7的与导电体11a的接合面设为相同的高度，将源极电极5的与导电体11b的接合面和源极端子9的与导电体11b的接合面设为相同的高度，但在此所说的“相同的高度”指的是，除了严格意义上的相同的高度之外，还包含被视为相同的高度的范围（“几乎相同的高度”）。另外，在能将导电体11a/11b做成直线状的这一点上，在此所说的“直线状”指的是，除了严格意义上的直线状之外，还包含被视为直线状的范围（“几乎直线状”）。
但是，虽然优选为相同的高度，但没有必要一定为相同的高度。也就是说，如上述那样，通过将引线端子接近配置，基于本实施方式的导电体，比现有使用的细长导线变得更短也是清楚的，可使电阻和电感减少。另外，基于本实施方式的导电体，由于无需如现有那样设置为圆弧状地环绕，所以可使用具有更大的剖面积的形状的导电体。由此，可进一步实现电阻和电感的减少。
此外，在半导体装置1中，虽然具备衬垫12，但是在仅由引线端子本身能确保以导电体（导电体11a/11b）连接半导体芯片3的电极（栅极电极4/源极电极5）与引线端子（栅极端子7/源极端子9）时的强度的情况下，也可以除去衬垫12。
（变形例）
图2的（a）～图2的（d）是表示作为半导体装置1的变形例的半导体装置1a～1d的概略结构的图。
如图2的（a）～图2的（c）所示，半导体装置1a～1c是半导体装置1的结构中，替代半导体芯片3而具备半导体芯片3a的半导体装置。半导体芯片3a在上表面具有栅极电极4a和源极电极5a，栅极电极4a和源极电极5a从邻接的3侧面被等距离地配置。因此，在栅极端子7和源极端子9的配置中，存在3个配置式样。
图2的（a）表示以把半导体芯片3a从两侧夹持的方式配置栅极端子7和源极端子9的结构。该配置结构成为最基本的形状。
图2的（b）表示将栅极端子7和源极端子9在铸模树脂10内半导体芯片3a的最跟前折弯，并配置于半导体芯片3a的相同侧面一侧（半导体芯片3a的最跟前侧）的结构。折弯角度优选为45度左右。
图2的（c）表示将栅极端子7和源极端子9在铸模树脂10内以将半导体芯片3a从背后绕过去的方式折弯，并配置于半导体芯片3a的相同侧面一侧（半导体芯片3a的对过侧）的结构。
如图2的（d）所示，半导体装置1d是在半导体装置1的结构中，替代半导体芯片3而具备半导体芯片3b的半导体装置。半导体芯片3b在上表面具有栅极电极4b和源极电极5b，并且栅极电极4b和源极电极5b从邻接的3侧面被等距离地配置。但是，与半导体芯片3/3a相比，半导体芯片3b大。
在这样的结构中，由于以栅极端子7和源极端子9从两侧将半导体芯片3b夹持的空间不足，所以优选为，使栅极端子7和源极端子9保持原样地直进，而配置于半导体芯片3b的最跟前的相同侧面一侧。
根据上述半导体装置1a～1d，当着眼于作为组件整体的电阻和电感的减少这一点时，由于组件内的导体（引线端子等）的长度为最短，所以半导体装置1d的配置成为良好的位置关系。其次优选的是，半导体装置1a/1b的配置。此外，在仅搭载了一个半导体芯片的组件中很难采用半导体装置1c的配置（关于具备多个半导体芯片的方式在后面叙述）。
由此，在导电体11a/11b的长度变为最小的配置式样存在多个的情况下，优选为，从“引线端子的延伸设置方向”、“各引线端子的间隔”、“半导体芯片的形状和配置”以及“半导体芯片的电极的形成位置”等，考虑“尽可能缩短引线端子（防止电阻/电感的增加）”的点，和／或，“做成尽可能折弯少的形状（防止电感的增加）”的点，来决定采用的配置式样。特别是，“半导体芯片的形状（大小）”和“半导体芯片的电极的形成位置”成为重要的要素。
〔实施方式2〕
虽然上述实施方式1的半导体装置1是在1组件中搭载了一个半导体芯片3的半导体装置，但并不局限于此，也可以在1组件中搭载多个半导体芯片。在本实施方式中，作为一例，对在1组件中搭载电连接的2个半导体芯片的方式进行说明。
此外，在本实施方式中说明之外的结构，与上述实施方式1相同。另外，为了方便说明，对具有与上述实施方式1的附图所示的构件相同的功能的构件，标以相同的附图标记，并适当地省略其说明。
图3是表示本实施方式的半导体装置20的一结构例的图。此外，图3将铸模树脂10部分地透过而进行图示。
如图3所示，半导体装置20具备：端板2、半导体芯片（第一半导体元件/第二半导体元件）21/25、栅极端子（第三引线端子）31、漏极端子（第一引线端子）32、源极端子（第二引线端子）33、铸模树脂10以及衬垫12（未图示）。半导体装置20对应于TO-220的标准产品，并且外观与上述实施方式1的半导体装置1相同。
半导体芯片21是具有栅极电极22、源极电极23以及漏极电极24的N沟道型的功率晶体管（例如，GaN）形成的半导体元件。栅极电极22、源极电极23以及漏极电极24形成于半导体芯片21的一个表面（第一表面：以下，称为上表面）。
半导体芯片25是具有栅极电极26、源极电极以及漏极电极27的N沟道型的功率晶体管（例如，MOSFET）形成的半导体元件。栅极电极26以及漏极电极27形成于半导体芯片25的一个表面（第一表面：以下，称为上表面），并且源极电极形成于与半导体芯片25的一个表面相反的一侧的表面（第二表面：以下，称为下表面）。
半导体芯片21/25，以下表面与端板2对置的方式，分别被设置于端板2，例如，通过导电性膏（焊锡膏等）、绝缘板等被固定于端板2。由此，半导体芯片25的源极电极与端板2电连接。
栅极端子31、漏极端子32以及源极端子33是由金属（铜、铝等）构成的引线端子。栅极端子31、漏极端子32以及源极端子33，如图3所示在俯视图中，以相互平行的方式并排。栅极端子31、漏极端子32以及源极端子33与半导体芯片21/25电连接。
在此，半导体芯片21/25被共源共栅（cascode）连接。具体地说，作为半导体芯片21，其漏极电极24与漏极端子32电连接，其源极电极23与半导体芯片25的漏极电极27电连接，其栅极电极22与源极端子33电连接。作为半导体芯片25，其源极电极与端板2电连接，其栅极电极26与栅极端子31连接。
另外，栅极端子31、漏极端子32以及源极端子33与半导体芯片21/25的各电极之间的电连接适用与上述实施方式1的半导体装置1的栅极端子7和源极端子9的连接构造同等的连接构造。也就是说，栅极端子31经由导电体11c与半导体芯片25的栅极电极26连接。漏极端子32经由导电体11g与半导体芯片21的漏极电极24连接。源极端子33经由导电体11f与半导体芯片21的栅极电极22连接。
以导电体11c/11g/11f变为最小长度的方式，设定如上所述那样的平面方向和高度方向的位置，来决定栅极端子31、漏极端子32以及源极端子33的形状和配置。此外，虽然在栅极端子31、漏极端子32以及源极端子33的下方设置有衬垫12，但根据需要也能省略。
另外，半导体芯片21的源极电极23与半导体芯片25的漏极电极27经由导电体11d被连接。进而，源极端子33经由导电体11e与端板2连接。由此，源极端子33与半导体芯片25的源极电极电连接。此外，源极端子33-端板2之间的电连接，也可以不使用导电体11e而通过焊料进行连接。
导电体11c～11g具有与上述实施方式1的导电体11a/11b同等的构成（材质、形状）。
通常，在具备2个半导体芯片21/25的结构中，连接部分变多，电阻值也变大相应的量。
与此相对，根据具有上述结构的具有半导体装置20，由于采用使电阻和电感极力减少的连接构造，所以在实现高功能的功率器件的同时，能减少作为组件整体的电阻和电感。
另外，即使在1组件中搭载3个以上的半导体芯片的情况下，也能同样适用使用了上述那样的导电体的连接构造，并且能得到同样的效果。
此外，在上述的各实施方式中，虽然对具备与栅极/漏极/源极分别对应的3个引线端子的结构进行了说明，但并不是将引线端子的数量限定为3个。也就是说，功率晶体管的组件存在多种，并且组件的形状、引线端子的数量是多样的。因此，根据组件等，也可以具备4个以上的引线端子。即，具备与栅极/漏极/源极分别对应的、至少3个引线端子也可。
本发明并不限于上述各实施方式，在权利要求所示的范围内可进行各种变更，将不同实施方式中分别公开的技术手段适当地组合而得到的实施方式也包含在本发明的技术范围内。
〔总结〕
如上所述，涉及本发明的半导体装置，具备：
金属板、设置于上述金属板的一个半导体元件、以及与上述半导体元件电连接的至少3个引线端子，其特征在于，
上述半导体元件在该半导体元件的第一表面具有至少一个电极，并且以处于上述第一表面的相反侧的第二表面与上述金属板对置的方式，被设置于上述金属板，
上述引线端子以与上述半导体元件不重叠的方式被配置，
处于上述半导体元件的第一表面的各电极通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置。
根据上述结构，由于连接于导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，所以变为能缩短连接引线端子与电极的导电体，并能减少导电体的电阻和电感。
另外，上述导电体由于无需如现有那样设置为圆弧状地环绕，所以可使用具有更大的剖面积的形状的导电体。由此，进一步能实现导电体的电阻和电感的减少。
进而，使用了导电体的连接是与现有的连接工序（例如，引线结合工序）几乎同等的工序，不会招致工序的增加。另外，可适用于具备通常的电极的半导体元件中。
因此，在半导体装置中，使用通用且简单的连接结构，能使作为半导体装置的组件整体的电阻和电感减少。
另外，在涉及本发明的半导体装置中，优选为，在通过上述导电体连接的电极和引线端子中，该电极的与该导电体的接合部分和该引线端子的与该导电体的接合部分位于相同的高度。
根据上述结构，变为能将导电体设成直线状。由此，能将导电体的长度做成最小，并能最小限地抑制导电体的电阻和电感。
另外，在涉及本发明的半导体装置中，也能为上述导电体具有直线状的形状的结构。
另外，在涉及本发明的半导体装置中，也能为通过上述导电体连接的电极和引线端子的两者的配置距离为考虑到上述半导体元件的搭载偏差而决定的最小距离的结构。
另外，在涉及本发明的半导体装置中，也能为上述半导体元件在上述第二表面还具有至少一个电极的结构。
另外，在涉及本发明的半导体装置中，也能为连接于上述导电体的引线端子，作为与外部可连接的端子而起作用的结构。
另外，在涉及本发明的半导体装置中，优选为，还具备：绝缘性的衬垫，连接于上述导电体的引线端子，经由上述衬垫被支撑于上述金属板。
根据上述结构，在使用导电体连接半导体芯片的电极与引线端子时，即使在引线端子的强度不足的情况下，由于能通过衬垫和金属板支撑引线端子，所以能保持引线端子的高度不变而进行连接。
另外，在涉及本发明的半导体装置中，也能为还具备：至少密封上述半导体元件的密封树脂，在连接于上述导电体的引线端子中，包括与该导电体的接合部分的一部分被配置于上述密封树脂内，该一部分之外的部分被配置于上述密封树脂外的结构。
另外，在涉及本发明的半导体装置中，也能为在上述半导体元件中，形成有具有漏极电极、源极电极以及栅极电极的功率晶体管，作为上述引线端子具备：与上述漏极电极电连接的第一引线端子、与上述源极电极电连接的第二引线端子、与上述栅极电极电连接的第三引线端子结构。
涉及本发明的半导体装置，具备：
金属板、设置于上述金属板的多个半导体元件、以及与上述多个半导体元件电连接的至少3个引线端子，其特征在于，
上述多个半导体元件的每一个在该半导体元件的第一表面具有至少一个电极，并且以处于上述第一表面的相反侧的第二表面与上述金属板对置的方式，被设置于上述金属板，
上述引线端子以与上述多个半导体元件不重叠的方式被配置，
处于上述多个半导体元件的各第一表面的全部的电极中的至少一个电极，通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置。
根据上述结构，由于连接于导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，所以变为能缩短连接引线端子与电极的导电体，并能减少导电体的电阻和电感。
另外，上述导电体由于无需如现有那样设置为圆弧状地环绕，所以可使用具有更大的剖面积的形状的导电体。由此，进一步能实现导电体的电阻和电感的减少。
进而，使用了导电体的连接是与现有的连接工序（例如，引线结合工序）几乎同等的工序，不会招致工序的增加。另外，可适用于具备通常的电极的半导体元件中。
因此，即使在通过具备多个半导体元件而连接部分变多的结构中，使用通用且简单的连接结构，能使作为半导体装置的组件整体的电阻和电感减少。
另外，在涉及本发明的半导体装置中，优选为，在通过上述导电体连接的电极和引线端子中，该电极的与该导电体的接合部分和该引线端子的与该导电体的接合部分位于相同的高度。
根据上述结构，变为能将导电体设成直线状。由此，能将导电体的长度做成最小，并能最小限地抑制导电体的电阻和电感。
另外，在涉及本发明的半导体装置中，也能为上述导电体具有直线状的形状的结构。
另外，在涉及本发明的半导体装置中，也能为通过上述导电体连接的电极和引线端子的两者的配置距离为考虑到具有该电极的半导体元件的搭载偏差而决定的最小距离的结构。
另外，在涉及本发明的半导体装置中，也能为上述多个半导体元件中的至少一个半导体元件在上述第二表面还具备至少一个电极的结构。
另外，在涉及本发明的半导体装置中，也能为连接于上述导电体的引线端子作为可与外部连接的端子而起作用的结构。
另外，在涉及本发明的半导体装置中，优选为，还具备：绝缘性的衬垫，连接于上述导电体的引线端子，经由上述衬垫被支撑于上述金属板。
根据上述结构，在使用导电体连接半导体芯片的电极与引线端子时，即使在引线端子的强度不足的情况下，由于能通过衬垫和金属板支撑引线端子，所以能保持引线端子的高度不变而进行连接。
另外，在涉及本发明的半导体装置中，也能为还具备：至少密封上述多个半导体元件的密封树脂，在连接于上述导电体的引线端子中，包括与该导电体的接合部分的一部分被配置于上述密封树脂内，该一部分之外的部分被配置于上述密封树脂外的结构。
另外，在涉及本发明的半导体装置中，也能为作为上述多个半导体元件具备：第一半导体元件和第二半导体元件，作为上述引线端子具备：第一引线端子、第二引线端子以及第三引线端子，在上述第一半导体元件和上述第二半导体元件中，分别形成有具有漏极电极、源极电极以及栅极电极的N沟道型的功率晶体管，上述第一半导体元件的漏极电极与上述第一引线端子电连接，上述第一半导体元件的源极电极与上述第二半导体元件的漏极电极电连接，上述第一半导体元件的栅极电极与上述第二半导体元件的源极电极电连接，上述第二半导体元件的源极电极与上述第二引线端子电连接，上述第二半导体元件的栅极电极与上述第三引线端子电连接的结构。
工业实用性
本发明的半导体装置能适用于安装了功率晶体管的器件中。
附图标记说明：
1、1a、1b、1c、1d半导体装置
2端板（金属板）
3、3a、3b半导体芯片（半导体元件）
4、4a、4b栅极电极（电极）
5、5a、5b源极电极（电极）
7、31栅极端子（引线端子、第三引线端子）
8、32漏极端子（引线端子、第一引线端子）
9、33源极端子（引线端子、第二引线端子）
10铸模树脂（密封树脂）
11a、11b、11c、11d、11e、11f、11g导电体
12衬垫
20半导体装置
21半导体芯片（半导体元件、第一半导体元件）
22、26栅极电极（电极）
23源极电极（电极）
24、27漏极电极（电极）
25半导体芯片（半导体元件、第二半导体元件）。

Claims (14)

1.一种半导体装置，具备：金属板、设置于上述金属板的一个半导体元件、以及与上述半导体元件电连接的至少3个引线端子，其特征在于，
上述半导体元件在该半导体元件的第一表面具有至少一个电极，上述半导体元件还具有处于上述第一表面的相反侧的第二表面，并且上述半导体元件以上述第二表面与上述金属板对置的方式被设置于上述金属板，
上述引线端子以与上述半导体元件不重叠的方式被配置，
处于上述半导体元件的第一表面的各电极通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，
在通过上述导电体连接的电极和引线端子中，该电极的与该导电体的接合部分和该引线端子的与该导电体的接合部分位于相同的高度，
还具备：绝缘性的衬垫，
连接于上述导电体的引线端子，经由上述衬垫被支撑于上述金属板，
上述衬垫被配置于上述引线端子的与上述导电体的接合部分的下方。
2.根据权利要求1所述的半导体装置，其特征在于，
上述导电体具有直线状的形状。
3.根据权利要求1或2所述的半导体装置，其特征在于，
通过上述导电体连接的电极和引线端子的两者的配置距离为，考虑到上述半导体元件的搭载偏差而决定的最小距离。
4.根据权利要求1或2所述的半导体装置，其特征在于，
上述半导体元件在上述第二表面还具备至少一个电极。
5.根据权利要求1或2所述的半导体装置，其特征在于，
连接于上述导电体的引线端子，作为与外部可连接的端子而起作用。
6.根据权利要求1或2所述的半导体装置，其特征在于，
还具备：至少密封上述半导体元件的密封树脂，
在连接于上述导电体的引线端子中，包括与该导电体的接合部分的一部分被配置于上述密封树脂内，该一部分之外的部分被配置于上述密封树脂外。
7.根据权利要求1或2所述的半导体装置，其特征在于，
在上述半导体元件中，形成有具有漏极电极、源极电极以及栅极电极的功率晶体管，
作为上述引线端子具备：与上述漏极电极电连接的第一引线端子、与上述源极电极电连接的第二引线端子、与上述栅极电极电连接的第三引线端子。
8.一种半导体装置，具备：金属板、设置于上述金属板的多个半导体元件、以及与上述多个半导体元件电连接的至少3个引线端子，其特征在于，
上述多个半导体元件的每一个在该半导体元件的第一表面具有至少一个电极，上述多个半导体元件的每一个还具有处于上述第一表面的相反侧的第二表面，并且上述多个半导体元件的每一个以上述第二表面与上述金属板对置的方式被设置于上述金属板，
上述引线端子以与上述多个半导体元件不重叠的方式被配置，
处于上述多个半导体元件的各第一表面的全部的电极中的至少一个电极，通过导电体分别与上述引线端子中相互不同的任一个引线端子连接，
连接于上述导电体的引线端子的与该导电体的接合部分，以与经由该导电体连接的电极接近的方式被配置，
在通过上述导电体连接的电极和引线端子中，该电极的与该导电体的接合部分和该引线端子的与该导电体的接合部分位于相同的高度，
还具备：绝缘性的衬垫，
连接于上述导电体的引线端子，经由上述衬垫被支撑于上述金属板，
上述衬垫被配置于上述引线端子的与上述导电体的接合部分的下方。
9.根据权利要求8所述的半导体装置，其特征在于，
上述导电体具有直线状的形状。
10.根据权利要求8或9所述的半导体装置，其特征在于，
通过上述导电体连接的电极和引线端子的两者的配置距离为，考虑到具有该电极的半导体元件的搭载偏差而决定的最小距离。
11.根据权利要求8或9所述的半导体装置，其特征在于，
上述多个半导体元件中的至少一个半导体元件在上述第二表面还具备至少一个电极。
12.根据权利要求8或9所述的半导体装置，其特征在于，
连接于上述导电体的引线端子作为可与外部连接的端子而起作用。
13.根据权利要求8或9所述的半导体装置，其特征在于，
还具备：至少密封上述多个半导体元件的密封树脂，
在连接于上述导电体的引线端子中，包括与该导电体的接合部分的一部分被配置于上述密封树脂内，该一部分之外的部分被配置于上述密封树脂外。
14.根据权利要求8或9所述的半导体装置，其特征在于，
作为上述多个半导体元件具备：第一半导体元件和第二半导体元件，
作为上述引线端子具备：第一引线端子、第二引线端子以及第三引线端子，
在上述第一半导体元件和上述第二半导体元件中，分别形成有具有漏极电极、源极电极以及栅极电极的N沟道型的功率晶体管，
上述第一半导体元件的漏极电极与上述第一引线端子电连接，
上述第一半导体元件的源极电极与上述第二半导体元件的漏极电极电连接，
上述第一半导体元件的栅极电极与上述第二半导体元件的源极电极电连接，
上述第二半导体元件的源极电极与上述第二引线端子电连接，
上述第二半导体元件的栅极电极与上述第三引线端子电连接。
CN201280047577.7A 2011-09-29 2012-09-25 半导体装置 Active CN103828041B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-215473 2011-09-29
JP2011215473 2011-09-29
PCT/JP2012/074593 WO2013047533A1 (ja) 2011-09-29 2012-09-25 半導体装置

Publications (2)

Publication Number Publication Date
CN103828041A CN103828041A (zh) 2014-05-28
CN103828041B true CN103828041B (zh) 2016-07-06

Family

ID=47995565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047577.7A Active CN103828041B (zh) 2011-09-29 2012-09-25 半导体装置

Country Status (5)

Country Link
US (1) US8946876B2 (zh)
JP (2) JPWO2013047533A1 (zh)
CN (1) CN103828041B (zh)
TW (1) TWI495072B (zh)
WO (1) WO2013047533A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373566B2 (en) * 2014-03-19 2016-06-21 Infineon Technologies Austria Ag High power electronic component with multiple leadframes
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device
JP6724800B2 (ja) * 2017-01-17 2020-07-15 三菱電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010803A (zh) * 2004-07-20 2007-08-01 万国半导体股份有限公司 多功率半导体封装
CN101211904A (zh) * 2006-12-28 2008-07-02 株式会社日立制作所 双向开关模块
CN101211883A (zh) * 2006-12-29 2008-07-02 百慕达南茂科技股份有限公司 芯片封装结构
CN101236963A (zh) * 2007-01-31 2008-08-06 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
CN101752322A (zh) * 2008-12-08 2010-06-23 南茂科技股份有限公司 芯片封装结构及其制造方法
CN102074539A (zh) * 2009-10-08 2011-05-25 电力集成公司 半导体器件的封装

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN148328B (zh) * 1977-04-18 1981-01-17 Rca Corp
JPS5550648A (en) * 1978-10-06 1980-04-12 Mitsubishi Electric Corp Resin sealing type semiconductor device
JPS57201840A (en) 1981-06-05 1982-12-10 Topy Ind Ltd X-ray analysing method for sample powdered and glanular body and sample used for method
JPS57201840U (zh) * 1981-06-17 1982-12-22
FR2528658A1 (fr) * 1982-06-15 1983-12-16 Silicium Semiconducteur Ssc Boitier a capot plastique pour composants semi-conducteurs
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
JPS63170961A (ja) 1987-01-08 1988-07-14 Fujitsu Ltd 光検出素子
JPH01236645A (ja) * 1988-03-16 1989-09-21 Mitsubishi Electric Corp 高周波高出力混成集積回路
JP3675603B2 (ja) * 1997-03-19 2005-07-27 株式会社ルネサス東日本セミコンダクタ 半導体装置
KR100633113B1 (ko) * 1999-07-02 2006-10-11 롬 가부시키가이샤 전자부품
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP3995661B2 (ja) 2004-04-23 2007-10-24 株式会社ルネサステクノロジ パワーｍｏｓｆｅｔの製造方法
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
DE102005031836B4 (de) * 2005-07-06 2007-11-22 Infineon Technologies Ag Halbleiterleistungsmodul mit SiC-Leistungsdioden und Verfahren zur Herstellung desselben
JP5018013B2 (ja) 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置
JP2007251218A (ja) 2007-07-06 2007-09-27 Renesas Technology Corp パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP2009158673A (ja) 2007-12-26 2009-07-16 Kyocera Corp パッケージ及び電子装置
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
EP2690658B1 (en) * 2011-03-24 2019-11-13 Mitsubishi Electric Corporation Power semiconductor module and power unit device
US8723300B2 (en) * 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101010803A (zh) * 2004-07-20 2007-08-01 万国半导体股份有限公司 多功率半导体封装
CN101211904A (zh) * 2006-12-28 2008-07-02 株式会社日立制作所 双向开关模块
CN101211883A (zh) * 2006-12-29 2008-07-02 百慕达南茂科技股份有限公司 芯片封装结构
CN101236963A (zh) * 2007-01-31 2008-08-06 雅马哈株式会社 半导体装置和用于该半导体装置的封装结构
CN101752322A (zh) * 2008-12-08 2010-06-23 南茂科技股份有限公司 芯片封装结构及其制造方法
CN102074539A (zh) * 2009-10-08 2011-05-25 电力集成公司 半导体器件的封装

Also Published As

Publication number Publication date
CN103828041A (zh) 2014-05-28
US20140239359A1 (en) 2014-08-28
JP2016184757A (ja) 2016-10-20
TWI495072B (zh) 2015-08-01
WO2013047533A1 (ja) 2013-04-04
JPWO2013047533A1 (ja) 2015-03-26
TW201322402A (zh) 2013-06-01
US8946876B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5176507B2 (ja) 半導体装置
JP2000049184A (ja) 半導体装置およびその製造方法
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
US20070176266A1 (en) Semiconductor device
US20130026616A1 (en) Power device package module and manufacturing method thereof
KR102041645B1 (ko) 전력반도체 모듈
CN103314437A (zh) 功率半导体模块及电源单元装置
CN103828041B (zh) 半导体装置
EP2077579A1 (en) Twin chip-mounted diode
JPWO2013047231A1 (ja) 半導体装置及びその製造方法
US20160035657A1 (en) Semiconductor device and semiconductor module
US10832994B2 (en) Electronic module
JP2008294219A (ja) 半導体装置及びその製造方法
CN102456655A (zh) 半导体模块
US9252086B2 (en) Connector and resin-sealed semiconductor device
NL2018505B1 (en) Semiconductor device
JP2014154770A (ja) 半導体装置、及び、半導体装置の製造方法
JPWO2019049215A1 (ja) 半導体装置
US20100052140A1 (en) Package structure
CN104810342A (zh) 包括柔性引线的半导体器件
US20200144146A1 (en) Semiconductor device
JP6255771B2 (ja) 半導体モジュール
JP2022111597A (ja) 半導体モジュール
WO2019082346A1 (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant