JPH01236645A - 高周波高出力混成集積回路 - Google Patents
高周波高出力混成集積回路Info
- Publication number
- JPH01236645A JPH01236645A JP6422388A JP6422388A JPH01236645A JP H01236645 A JPH01236645 A JP H01236645A JP 6422388 A JP6422388 A JP 6422388A JP 6422388 A JP6422388 A JP 6422388A JP H01236645 A JPH01236645 A JP H01236645A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- input
- metallized
- electrode
- metallized electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101000905241 Mus musculus Heart- and neural crest derivatives-expressed protein 1 Proteins 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高周波高出力混成集積回路に関するもので
ある。
ある。
第2図に従来技術による高周波高出力混成集積回路の断
面図を示す。この図において、1はアルミナ基板等の絶
縁体基板、2は前記絶縁体基板1上にメタライズされた
出力側電極線路層で、この上に銅板3を介してトランジ
スクチツブ4が固着されている。5は入力側金細線、6
は前記絶縁体基板1上にメタライズされた入力線路電極
層であり、入力側金細線5により、入力線路とトランジ
スタチップ4の表面の入力メタライズ電極(通常、ベー
スメタライズ電極)がワイヤボンドされるつ入力線路電
極層6は、入力整合回路の一端であり、出力側電極線路
層2は出力整合回路の一端を成している。なお、この発
明に直接関係はないが、8は接地用金細線、9は前記出
力電極線路層2をまたいで、絶縁体基板1上に設けられ
た接地電極層に固着させた金属ブリッジであり、トラン
ジスクチツブ4の表面上の接地メタライズ電極(通常、
エミ、ソクメクライズ電極)は、前記接地用金細線8お
よび金属ブリ・ソジ9によってできる限り短い距離で接
地される。
面図を示す。この図において、1はアルミナ基板等の絶
縁体基板、2は前記絶縁体基板1上にメタライズされた
出力側電極線路層で、この上に銅板3を介してトランジ
スクチツブ4が固着されている。5は入力側金細線、6
は前記絶縁体基板1上にメタライズされた入力線路電極
層であり、入力側金細線5により、入力線路とトランジ
スタチップ4の表面の入力メタライズ電極(通常、ベー
スメタライズ電極)がワイヤボンドされるつ入力線路電
極層6は、入力整合回路の一端であり、出力側電極線路
層2は出力整合回路の一端を成している。なお、この発
明に直接関係はないが、8は接地用金細線、9は前記出
力電極線路層2をまたいで、絶縁体基板1上に設けられ
た接地電極層に固着させた金属ブリッジであり、トラン
ジスクチツブ4の表面上の接地メタライズ電極(通常、
エミ、ソクメクライズ電極)は、前記接地用金細線8お
よび金属ブリ・ソジ9によってできる限り短い距離で接
地される。
第2図に示すように、従来例においては、入力整合回路
の一端である入力線路電極層6とトランジスタチップ4
の表面に形成された入力メタライズ電極の間には、かな
りの高低差が生じ、したがって、両者を接続する入力側
金細線5は、図のように急傾斜をもってワイヤボンドさ
れる。また、この高低差があるため、各々の電極におけ
ろワイヤボンド時の荷重にばらつきを生じ、この場合、
入力線路電極層6では付着強度が充分に得られない、あ
るいはトランジスタチップ4の表面のメタライズ電極上
では荷重過多となり、入力側金細線5にネックを生じ易
い等の不具合があった。このため、トランジスタチップ
4の表面保護のためのシリコン樹脂(JCR)を塗布し
た場合、集積回路が動作した時の自己発熱等により過度
のJCRの膨張収縮が生じたりする。この場合には、入
力側金細線5がはずれたり、あるいは断線する等の問題
があり、ワイヤボンド作業工程を複雑なものとしていた
。
の一端である入力線路電極層6とトランジスタチップ4
の表面に形成された入力メタライズ電極の間には、かな
りの高低差が生じ、したがって、両者を接続する入力側
金細線5は、図のように急傾斜をもってワイヤボンドさ
れる。また、この高低差があるため、各々の電極におけ
ろワイヤボンド時の荷重にばらつきを生じ、この場合、
入力線路電極層6では付着強度が充分に得られない、あ
るいはトランジスタチップ4の表面のメタライズ電極上
では荷重過多となり、入力側金細線5にネックを生じ易
い等の不具合があった。このため、トランジスタチップ
4の表面保護のためのシリコン樹脂(JCR)を塗布し
た場合、集積回路が動作した時の自己発熱等により過度
のJCRの膨張収縮が生じたりする。この場合には、入
力側金細線5がはずれたり、あるいは断線する等の問題
があり、ワイヤボンド作業工程を複雑なものとしていた
。
この発明は、上記の問題点を解決するためになされたも
ので、ワイヤボンドの信頼性を向上させることができる
とともに、ワイヤボンド工程作業を容易にし、安、価で
高信頼度の高周波高出力混成集積回路を提供するもので
ある。
ので、ワイヤボンドの信頼性を向上させることができる
とともに、ワイヤボンド工程作業を容易にし、安、価で
高信頼度の高周波高出力混成集積回路を提供するもので
ある。
この発明に係る高周波高出力混成集積回路は、トランジ
スタチップ表面の入力メタライズ電極とワイヤボンドさ
れるべき外部入力整合回路の一端である絶縁体基板上の
メタライズ電極との間の高低差をなくすため、絶縁体基
板上のメタライズ電極上に電気伝導性の良好な金属片を
固着したものである。
スタチップ表面の入力メタライズ電極とワイヤボンドさ
れるべき外部入力整合回路の一端である絶縁体基板上の
メタライズ電極との間の高低差をなくすため、絶縁体基
板上のメタライズ電極上に電気伝導性の良好な金属片を
固着したものである。
この発明においては、トランジスタチップ表面の入力メ
タライズ電極と、外部入力整合回路の一端である絶縁体
基板上の、メタライズ電極との高低差をなくして両メタ
ライズ電極間をワイヤボンドするようにしたことから、
ワイヤボンド時の荷重のばらつきが防1Fされる。
タライズ電極と、外部入力整合回路の一端である絶縁体
基板上の、メタライズ電極との高低差をなくして両メタ
ライズ電極間をワイヤボンドするようにしたことから、
ワイヤボンド時の荷重のばらつきが防1Fされる。
以下、この発明の一実施例を第1図について説明する。
第1図において、7はこの発明の中心を成す金属片であ
り、その他は第2図と同じものである。
り、その他は第2図と同じものである。
この発明における高周波高出力混成集積回路は、第1図
に示すように、トランジスタチップ4の表面の入力メタ
ライズ電極と入力線路電極層6上に固着された金属片7
との間を入力側金細i5でワイヤボンドされることを特
長とし、その他の部分は、一般の高周波高出力混成集積
回路と同じである。
に示すように、トランジスタチップ4の表面の入力メタ
ライズ電極と入力線路電極層6上に固着された金属片7
との間を入力側金細i5でワイヤボンドされることを特
長とし、その他の部分は、一般の高周波高出力混成集積
回路と同じである。
上記のように、この発明によれば、入力側金細線5をワ
イヤボンドする部分は同等の高さとなり、ワイヤボンド
時の荷重のばらつきは解消され、ワイヤボンドに関する
信頼性は大幅に向上する。また、入力側金細線5の長さ
も、金属線のループ形状が標準化できるので、寄生リア
クタンスによる高周波特性のばらつきも低減される。
イヤボンドする部分は同等の高さとなり、ワイヤボンド
時の荷重のばらつきは解消され、ワイヤボンドに関する
信頼性は大幅に向上する。また、入力側金細線5の長さ
も、金属線のループ形状が標準化できるので、寄生リア
クタンスによる高周波特性のばらつきも低減される。
なお、上記実施例では、金属変7の断面は角形のものを
示したが、はんだ付けおよびワイヤボンドができれば、
形状は何であってもかまオ〕ない。
示したが、はんだ付けおよびワイヤボンドができれば、
形状は何であってもかまオ〕ない。
また、電気的に良導体であれば材質は何であってもかま
オ)ない。
オ)ない。
以上説明(7たように、この発明は入力側におけるワイ
ヤボンドがトランジスタチップと同程度の高さで行える
ように絶縁体基板上のメタライズ電極上に電気伝導性の
良好な金属片を設けたので、ワイヤボンド時の荷重にば
らつきを生じることなく、付着強度にすぐれたワイヤボ
ンドが実現でき、信頼性を大幅に向上させることができ
、また、特性のばらつきも低減できるので、高信頼度で
、かつ安価な高周波高出力混成集積回路が容易に得られ
る効果がある。
ヤボンドがトランジスタチップと同程度の高さで行える
ように絶縁体基板上のメタライズ電極上に電気伝導性の
良好な金属片を設けたので、ワイヤボンド時の荷重にば
らつきを生じることなく、付着強度にすぐれたワイヤボ
ンドが実現でき、信頼性を大幅に向上させることができ
、また、特性のばらつきも低減できるので、高信頼度で
、かつ安価な高周波高出力混成集積回路が容易に得られ
る効果がある。
第1図はこの発明の一実施例を示す高周波高出力混成集
積回路の断面図、第2図は従来の高周波高出力混成集積
回路を示す断面図である。 図において、1は絶縁体基板、2は出力側電極i’i!
!聞f’i層、;1はjPI社く、乙はl−))、、ヅ
ノ、り了・、ンーf 、 !1lliは入力端金411
1 L’i↓、6は人力15ff路電+3ii層、lは
金属片゛(、゛あろ、。 )J′4’、’+1各図中(ハ同−信゛]′翼はIMI
・、1jこは相当部分4・〉jζず3゜ 代理人 入 岩 増 1イ1](夕)2手4)
第1図 第2図 )、・IG ffの表示 ′1′臂バ)昭6:〜64
器;(号;24イこ明の名(71、高固波高出力屁戊申
偵回路1g 、 ff1itfづ11− ルf7事1′
1と(7)関係 1”I’ j’l” 71’l 1Q
tj A。 11、所 重工;1都−1代11区丸の内ニ丁
Ll :≧番:31:名(示 (6(11)二、“笠2
TEr$77末=に六月代表台 志 岐 守 i戎 、11代 理 人 f トi’t’i“ 東京都Iゴ(: E[−
1区九の自重l−12番H′lI、’−,:!3゜袖1
1:の:;(I生 明細書の発明の詳細な説明の(1ゼイ、1M’111i
の1テij Qiな説明の佃おlび図1fii 6、補正の内容 (1)明細書第2百4i’i、【2行の[出力側部;極
線路層14・、[出力35!路電杓i7η1と補11:
ずろ、。 (2) rail l; (第プシ〔韮14イ丁の[
出力電極i、jA#R1:々12(小、[出力?’fA
E 電極層2.1 ト’Afl ’+’lス’6 、
。 (3) 同 1. く 第 5 ’jjf、
2 0 イー1 の 1 =金、i萬変 1 イト
、 r =&属1″「1と補i[′4ろ、。 (4)同じ1第6頁20行・−第7貞−1([1))I
出力l1ll ili、、:極、1″す冒硲YピIli
;=、[出力線路1謄J”14層−1と補正J−ろ、。 (13) 図1f11中、ff−51+≧・14−・
別組1の−1,、□’+17袖1丁1ン)、1以 1
積回路の断面図、第2図は従来の高周波高出力混成集積
回路を示す断面図である。 図において、1は絶縁体基板、2は出力側電極i’i!
!聞f’i層、;1はjPI社く、乙はl−))、、ヅ
ノ、り了・、ンーf 、 !1lliは入力端金411
1 L’i↓、6は人力15ff路電+3ii層、lは
金属片゛(、゛あろ、。 )J′4’、’+1各図中(ハ同−信゛]′翼はIMI
・、1jこは相当部分4・〉jζず3゜ 代理人 入 岩 増 1イ1](夕)2手4)
第1図 第2図 )、・IG ffの表示 ′1′臂バ)昭6:〜64
器;(号;24イこ明の名(71、高固波高出力屁戊申
偵回路1g 、 ff1itfづ11− ルf7事1′
1と(7)関係 1”I’ j’l” 71’l 1Q
tj A。 11、所 重工;1都−1代11区丸の内ニ丁
Ll :≧番:31:名(示 (6(11)二、“笠2
TEr$77末=に六月代表台 志 岐 守 i戎 、11代 理 人 f トi’t’i“ 東京都Iゴ(: E[−
1区九の自重l−12番H′lI、’−,:!3゜袖1
1:の:;(I生 明細書の発明の詳細な説明の(1ゼイ、1M’111i
の1テij Qiな説明の佃おlび図1fii 6、補正の内容 (1)明細書第2百4i’i、【2行の[出力側部;極
線路層14・、[出力35!路電杓i7η1と補11:
ずろ、。 (2) rail l; (第プシ〔韮14イ丁の[
出力電極i、jA#R1:々12(小、[出力?’fA
E 電極層2.1 ト’Afl ’+’lス’6 、
。 (3) 同 1. く 第 5 ’jjf、
2 0 イー1 の 1 =金、i萬変 1 イト
、 r =&属1″「1と補i[′4ろ、。 (4)同じ1第6頁20行・−第7貞−1([1))I
出力l1ll ili、、:極、1″す冒硲YピIli
;=、[出力線路1謄J”14層−1と補正J−ろ、。 (13) 図1f11中、ff−51+≧・14−・
別組1の−1,、□’+17袖1丁1ン)、1以 1
Claims (1)
- 絶縁体基板上に直接トランジスタチップをダイボンド
する際、熱抵抗低減のため、前記トランジスタチップと
、前記絶縁体基板のメタライズ電極との間に銅板をはん
だ付けした構造の高周波高出力混成集積回路において、
前記トランジスタチップ表面の入力メタライズ電極とワ
イヤボンドされるべき外部入力整合回路の一端である前
記絶縁体基板上のメタライズ電極との間の高低差をなく
すため、前記絶縁体基板上のメタライズ電極上に電気伝
導性の良好な金属片を固着したことを特徴とする高周波
高出力混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6422388A JPH01236645A (ja) | 1988-03-16 | 1988-03-16 | 高周波高出力混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6422388A JPH01236645A (ja) | 1988-03-16 | 1988-03-16 | 高周波高出力混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01236645A true JPH01236645A (ja) | 1989-09-21 |
Family
ID=13251889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6422388A Pending JPH01236645A (ja) | 1988-03-16 | 1988-03-16 | 高周波高出力混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01236645A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013047533A1 (ja) * | 2011-09-29 | 2015-03-26 | シャープ株式会社 | 半導体装置 |
-
1988
- 1988-03-16 JP JP6422388A patent/JPH01236645A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013047533A1 (ja) * | 2011-09-29 | 2015-03-26 | シャープ株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5317107A (en) | Shielded stripline configuration semiconductor device and method for making the same | |
JP2509422B2 (ja) | 半導体装置及びその製造方法 | |
US8582317B2 (en) | Method for manufacturing a semiconductor component and structure therefor | |
JP2002026251A (ja) | 半導体装置 | |
US11004764B2 (en) | Semiconductor package having symmetrically arranged power terminals and method for producing the same | |
JPS6393126A (ja) | 半導体装置 | |
US20200035616A1 (en) | Semiconductor Package Having an Electromagnetic Shielding Structure and Method for Producing the Same | |
JP3393893B2 (ja) | 母線を折り曲げたリードフレームとその製作法 | |
CN210837732U (zh) | 氮化镓hemt的封装结构 | |
CN211700263U (zh) | 多基岛引线框架以及电机驱动芯片的封装结构 | |
US7298034B2 (en) | Multi-chip semiconductor connector assemblies | |
JPH01236645A (ja) | 高周波高出力混成集積回路 | |
JP2810626B2 (ja) | 半導体装置 | |
JP3000809B2 (ja) | 半導体装置 | |
WO2023112735A1 (ja) | 電子装置 | |
WO2023112743A1 (ja) | 電子装置 | |
JP4164013B2 (ja) | 半導体装置 | |
JPH0783087B2 (ja) | 半導体装置 | |
JP2003069015A (ja) | 半導体装置 | |
JP2022129590A (ja) | 電子部品および半導体装置 | |
TW200929492A (en) | Semiconductor package with leads on a chip having muli-row bonding pads | |
JPS62245663A (ja) | 半導体装置 | |
JP2000311976A (ja) | 高周波バイポーラトランジスタ | |
KR100314709B1 (ko) | 전력용 반도체 모듈 | |
JPH06260857A (ja) | 半導体装置 |