KR100633113B1 - 전자부품 - Google Patents

전자부품 Download PDF

Info

Publication number
KR100633113B1
KR100633113B1 KR1020017016916A KR20017016916A KR100633113B1 KR 100633113 B1 KR100633113 B1 KR 100633113B1 KR 1020017016916 A KR1020017016916 A KR 1020017016916A KR 20017016916 A KR20017016916 A KR 20017016916A KR 100633113 B1 KR100633113 B1 KR 100633113B1
Authority
KR
South Korea
Prior art keywords
electronic component
leads
lead
island
side surfaces
Prior art date
Application number
KR1020017016916A
Other languages
English (en)
Other versions
KR20020036968A (ko
Inventor
이나다신이치
마에다마시히데
Original Assignee
롬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 가부시키가이샤 filed Critical 롬 가부시키가이샤
Publication of KR20020036968A publication Critical patent/KR20020036968A/ko
Application granted granted Critical
Publication of KR100633113B1 publication Critical patent/KR100633113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 도체판으로 형성됨과 동시에, 반도체 칩(3)이 장착되는 아일랜드부(10) 또는 와이어(4)가 접속되는 접속부(20)를 갖는 리드(1,2)를 복수개 구비한 전자부품(X)에 관한 것이다. 본 발명의 전자부품(X)에서, 서로 인접하는 적어도 한 쌍의 리드(1,2)는, 서로 대향하는 측면(10a,20a)들이 비평행 형상로 되어 있다. 바람직하게는, 각 리드(1,2) 중 적어도 하나의 측면(20a(10a))은, 만곡형상면, 굴곡형상면, 경사형상면, 또는 이들을 조합시킨 곡면을 적어도 일부에 갖고 있다.
전자부품

Description

전자부품{ELECTRONIC PART}
본 발명은, 도체판으로 형성됨과 동시에, 반도체 칩이 장착되는 아일랜드부 또는 와이어가 접속되는 접속부를 갖는 리드를 복수개 구비한 전자부품, 가령 다이오드나 트랜지스터로서 기능하며, 또는 이들을 조합시킨 기능을 갖는 전자부품에 관한 것이다.
전자부품으로서는, 가령 도 17 및 도 18에 나타낸 바와 같은 구성을 갖는 2단자형 전자부품(Y)인 다이오드가 있다. 이 전자부품(Y)은, 아일랜드부(70)를 갖는 제 1리드(7)와, 접속부(80)를 갖는 제 2리드(8)를 구비하고 있으며, 이들 리드( 7,8)의 단면(70a,80a)들이 서로 평행이 되도록 하여 대치(對峙)되어 있다. 아일랜드부(70)에는, 반도체 칩(9)이 장착되어 있고, 이 반도체 칩(9)의 상면 전극(90)이 접속부(80)와 와이어(91)를 개재하여 도통 접속되어 있다. 그리고, 반도체 칩(9), 와이어(91), 아일랜드부(70) 및 접속부(80)를 밀봉하도록 하여 수지 패키지(92)가 형성되어 있다. 수지 패키지(92)로부터는, 각 리드(7,8)의 일부가 돌출되어 있고, 이 돌출부분(71,81)이 외부 접속용 단자로 되어 있다. 보다 구체적으로는, 도 18에 실선으로 표시한 바와 같이 돌출부분(71,81)의 선단부(71a,81a)가 수지 패키지(92)의 바닥면(92a)과 면일치되도록 하여 크랭크형상으로 굴곡되고, 또는 동일 도면에 가상선으로 나타낸 바와 같이 수지 패키지(92)의 측면(92b) 및 바닥면(92a)을 따르도록 하여 굴곡되어, 돌출부분(71,81)의 선단부(71a,81a)가 회로기판 등에 대한 접속부분으로 되어 있다.
이와 같은 구성을 갖는 전자부품(Y)에 있어서는, 해당 전자부품(Y)의 소형화를 도모하는 관점에서는 아일랜드부(70)나 접속부(80)의 면적을 작게 할 필요가 있다. 그 한 편으로, 아일랜드부(70)에 장착되는 반도체 칩(9)의 크기는, 형성해야 할 전자부품(Y)의 종류에 따라 대략 정해져 있으므로 아일랜드부(70)의 면적을 작게 하는데는 한계가 있고, 또 와이어(91)가 접속되는 접속부(80)에 있어서도, 일정 이상의 면적이 요구되므로, 그 면적을 작게 하는데 있어서도 한계가 있다. 따라서, 전자부품(Y)의 소형화를 달성하기 위해서는, 아일랜드부(70)와 접속부(80)간의 거리, 즉 각 리드(7,8)의 단면(70a,80a)사이의 거리를 작게 할 필요가 생기게 된다.
그러나, 상기 전자부품(Y)에서는, 각 리드(7,8)끼리 전기적으로 접속됨과 동시에, 단면(70a,80a)들이 평행형상으로 되어 있기 때문에, 단면(70a,80a)의 거리가 작게 되면, 이들 단면(70a,80a) 사이가 콘덴서로서 기능한다. 뿐만 아니라, 단면(70a,80a)의 거리를 작게 하면 할수록, 이들 간에 축적되는 전기용량이 커지기 때문에, 해당 전자부품(Y)을 고주파 회로에는 사용할 수 없는 문제가 발생한다.
또, 도 17 및 도 18에 나타낸 전자부품(Y)의 각 리드(7,8)는, 리드 프레임을 이용하여 제조된다. 이 리드 프레임은, 가령 도 19A에 나타낸 바와 같이 소정 형상을 갖는 금형(P1)을 이용하여 제 1 및 제 2 리드(7,8)가 서로 이어진 형태로 형성된 후, 도 19B에 나타낸 바와 같이 이전과는 다른 금형(날)(P2)을 이용하여 리드 (7,8) 사이를 펀칭해냄으로써 형성된다. 따라서, 각 리드(7,8)의 단면(70a,80a)간의 거리를 작게 설정하기 위해서는, 날(P2)의 두께 치수를 작게 해야 한다. 그런데, 리드(7,8)간의 거리를 작게 설정하면, 리드 프레임을 형성하는데 사용되는 날(P2)의 휘어짐이나 빠짐이 발생하기 쉽고, 날(P2)의 수명이 짧아져서 코스트적으로 불리할 뿐만 아니라, 날(P2)을 자주 교환해야 하므로, 작업의 효율적인 면에서도 불리하다.
본 발명은, 상기한 사정을 토대로 고안해낸 것으로, 제조 코스트적으로도 작업 효율적으로도 유리하게 제조할 수 있고, 소형화를 달성하면서도 고주파 회로에 문제없이 사용할 수 있는 전자부품을 제공하는 것을 그 과제로 한다.
본 발명에 의해 제공되는 전자부품은, 도체판으로 형성됨과 동시에, 반도체 칩이 장착되는 아일랜드부 또는 와이어가 접속되는 접속부를 갖는 리드를 복수개 구비한 전자부품에 있어서, 서로 인접하는 적어도 한 쌍의 리드에 있어서의 서로 대향하는 측면끼리는, 비(非)평행 상태로 되어 있는 것을 특징으로 하고 있다.
이 구성에서는, 상기 한 쌍의 리드에 있어서의 서로 대향하는 측면끼리 비평행 형상로 되어 있기 때문에, 측면간의 거리가 큰 부분과 작은 부분이 있다. 따라서, 전자부품의 소형화를 도모할 만한 리드들을 전체적으로 근접시켰다 해도, 측면들간에 거리가 큰 부분이 있으므로, 이 부분만큼 리드 사이에 축적되는 정전용량을 작게 할 수 있다. 이에 따라, 본 발명에 따른 전자부품은, 고주파 회로에 있어서도 문제없이 사용할 수 있게 된다.
또, 도체판에 펀칭가공을 실시함으로써 각 리드를 형성한다고 해도, 인접하는 리드간의 거리가 큰 부분이 존재하면, 펀칭용 펀치(날)의 두께 치수를 거리가 큰 부분에 대응하는 부분에 대해서는 크게 할 수 있다. 이렇게 해서, 날의 손상을 억제하여 날의 수명을 길게 할 수 있고, 제조 코스트의 저감을 도모할 수 있다.
여기서, 서로 인접하는 한 쌍의 리드에 있어서의 서로 대향하는 측면들을 비평행 형상로 하는 구성으로서는, 한 쌍의 리드 중 적어도 하나의 측면을 만곡형상면, 굴곡형상면, 경사형상면, 또는 이들을 조합시킨 곡면을 적어도 일부에 갖는 것으로 하는 것을 고려할 수 있다. 또, 서로 대향하는 측면이 굴곡형상면으로 구성되는 것이 있는 것으로부터도 예상되는 바와 같이, 「측면」이라는 용어의 의미 속에는, 단일면에 의해 구성되는 경우뿐만 아니라, 연속되는 복수개 면으로 구성되는 경우도 포함된다.
바람직한 실시예에 있어서, 상기 한 쌍의 리드는, 하나의 리드가 상기 아일랜드부를 갖고 있음과 동시에, 다른 리드가 상기 접속부를 갖고 있으며, 또 상기 한 쌍의 리드에 있어서의 서로 대향하는 각각의 측면은, 이들 리드 사이를 타넘는 와이어와 교차하는 측면이어도 된다.
서로 대향하는 측면 사이가 콘덴서로서 기능하다고 하는 문제는, 아일랜드부를 갖는 리드 및 접속부를 갖는 리드를 각각 하나씩 구비한 전자부품에 한정하지 않고, 그중 어느 한쪽 또는 양쪽의 리드를 복수개 구비한 3단자 이상의 그 밖의 다른 전자부품에 대해서도 마찬가지로 발생한다. 이와 같은 전자부품에 있어서는, 서로 전기적으로 접속된 인접하는 리드들 사이에 전하가 모이기 쉽다. 따라서, 아일 랜드부와 접속부가 인접하는 리드끼리, 혹은 와이어를 개재하여 접속된 리드들에 있어서의 서로 대향하는 측면들 사이를 비평행 형상로 하면, 보다 효과적으로 상기한 문제를 피할 수 있게 된다.
본 발명의 기술사상은, 리드 프레임으로 제조된 리드를 갖는 각종 전자부품에 적용 가능하며, 가령 다이오드, 트랜지스터, 또는 이들을 조합시킨 기능을 갖는 전자부품에 적합하게 채용된다.
바람직한 실시예에 있어서는, 상기 한 쌍의 리드는, 적어도 셋 이상의 리드로 이루어짐과 동시에, 하나의 리드의 측면이, 다른 복수개의 리드의 측면과 대향하고 있다.
도 1은, 본 발명에 따른 전자부품의 일실시예를 보인 전체 사시도이다.
도 2는, 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면도이다.
도 3은, 도 1 및 도 2에 나타낸 2단자형 전자부품을 제조하기 위한 리드 프레임의 형성행정을 설명하기 위한 요부(要部) 사시도이다.
도 4는, 본 발명에 따른 2단자형 전자부품의 다른 실시예를 보인 요부 평면도이다.
도 5는, 본 발명에 따른 2단자형 전자부품의 또 다른 실시예를 보인 요부 평면도이다.
도 6은, 본 발명에 따른 2단자형 전자부품의 또 다른 실시예를 보인 요부 평면도이다.
도 7은, 본 발명에 따른 2단자형 전자부품의 또 다른 실시예를 보인 요부 평면도이다.
도 8은, 본 발명에 따른 2단자형 전자부품의 또 다른 실시예를 보인 요부 평면도이다.
도 9는, 본 발명에 따른 2단자형 전자부품의 또 다른 실시예를 보인 요부 평면도이다.
도 10은, 본 발명을 3단자형 전자부품에 적용한 실시예를 보인 요부 평면도이다.
도 11은, 본 발명을 3단자형 전자부품에 적용한 다른 실시예를 보인 요부 평면도이다.
도 12는, 본 발명을 4단자형 전자부품에 적용한 실시예를 보인 요부 평면도이다.
도 13은, 본 발명을 5단자형 전자부품에 적용한 실시예를 보인 요부 평면도이다.
도 14는, 본 발명을 5단자형 전자부품에 적용한 다른 실시예를 보인 요부 평면도이다.
도 15는, 본 발명을 5단자형 전자부품에 적용한 또 다른 실시예를 보인 요부 평면도이다.
도 16은, 본 발명을 5단자형 전자부품에 적용한 또 다른 실시예를 보인 요부 평면도이다.
도 17은, 종래의 2단자 전자부품의 일례를 보인 전체 사시도이다.
도 18은, 도 17의 ⅧⅩ-ⅧⅩ를 따라 취한 단면도이다.
도 19는, 종래의 전자부품을 제조하기 위한 리드 프레임의 형성행정을 설명하기 위한 요부 사시도이다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 구체적으로 설명한다.
도 1내지 도 3은, 본 발명의 일실시예에 따른 전자부품을 보인 도면이다. 이 전자부품(X)은, 다이오드로써 구성된 것으로, 아일랜드부(10)를 갖는 제 1리드(1) 및 접속부(20)를 갖는 제 2리드(2)를 각각 구비하고 있다.
아일랜드부(10)에는, 반도체 칩(3)이 장착되어 있으며, 이 반도체 칩(3)의 상면전극(30)과 접속부(20) 사이는, 와이어(4)를 개재하여 전기적으로 접속되어 있다. 아일랜드부(10), 접속부(20), 반도체 칩(3) 및 와이어(4)는, 수지 패키지(5)에 의해 밀봉되어 있다.
이 수지 패키지(5)로부터는, 각 리드(1,2)의 일부가 돌출되어 있으며, 이 돌출부분(11,21)은, 그 선단부(11a,21a)가 수지 패키지(5)의 바닥면과 동일면이 되도록 하여 크랭크 형상으로 굴곡되어 있다.
아일랜드부(10)와 접속부(20)는, 서로 대치되어 있지만, 이들에 있어서의 서로 대향하는 측면(10a,20a)들은, 비평행 형상로 되어 있다. 보다 구체적으로는, 아일랜드부(10)의 측면(10a)이 평탄면으로 되어 있는데 비해, 접속부(20)의 측면 (20a)은 삼각산 형상의 비(非)직선면, 즉 평탄면을 2개 이은 굴곡형상면으로 되어 있다. 이로 인해, 측면(20a)의 삼각산 형상의 정점(頂點)이 아일랜드부(10)의 측면 (10a)에 가장 근접해 있어, 폭 방향의 가장자리를 향해 갈수록 측면(10a,20a) 사이의 거리가 커진다.
이 구성에서는, 아일랜드부(10)와 접속부(20)를 전체적으로는 서로 근접시켜 전자부품(X)의 소형화를 달성하면서도, 각 측면(10a,20a)들간의 거리를, 가장자리를 향해 갈수록 크게 하고 있다. 이로 인해, 각 측면(10a,20a) 사이에 축적되는 전하량을 작게 할 수 있다. 특히, 전류가 흐르는 와이어(4)와 교차하는 측면 (10a,20a) 사이에는 본래적으로는 전하가 축적되기 쉽기 때문에, 이들 측면 (10a,20a) 사이에 전하가 축적되기 어려운 구성으로 하는 것은 유용하다. 이와 같이, 본 실시예의 전자부품(X)은, 리드(1,2)사이에 전하가 쉽게 축적되지 않으므로, 고주파 회로에도 문제없이 사용할 수 있다.
이상으로 설명한 전자부품(X)은, 도체판으로부터 얻어지는 리드 프레임(6)(도 3참조)을 이용하여 제조된다. 이 리드 프레임(6)은, 먼저 소정 형상을 갖는 금형(도시 생략)을 이용하여 펀칭 가공을 실시하여 제 1 및 제 2리드(1,2)가 서로 이어진 형태(도 3의 좌측)로 형성한 후, 이전과는 다른 금형(날)(P)을 이용하여 리드(1,2) 사이(도 3의 좌측에 가상선으로 둘러싼 부분)를 펀칭함으로써 형성된다(도 3의 우측).
이와 같이 하여 형성되는 리드 프레임(6)에서는, 제 2리드(2)에 있어서의 접속부(20)의 측면(20a)과 제 1리드(1)에 있어서의 측면(10a)과의 최단거리는 여전히 작지만, 이들 측면(10a,20a)간의 거리는 전체적으로 볼 때 종래에 비해 커져 있 다. 이로 인해, 리드 프레임(6), 즉 각 리드(1,2)를 형성하기 위해 필요로 하는 금형(P)의 두께 치수를, 일부를 제외하고 크게 할 수 있으므로, 금형의 휘어짐이나 빠짐을 억제하여 금형(P)의 수명을 연장시킬 수 있고, 제조 코스트의 개선을 도모할 수 있다.
본 실시예에서는, 제 2리드(2)에 있어서의 접속부(20)의 측면(20a)을 삼각산 형상의 비직선면(굴곡형상면)으로 형성하였으나, 제 1리드(1) 및 제 2리드(2)에 있어서의 서로 대향하는 측면(10a,20a)들을, 도 4 내지 도 9에 나타낸 바와 같은 형태로써 비평행 형상로 함으로써도, 상술한 효과를 마찬가지로 얻을 수 있다.
도 4A에는, 제 2리드(2)에 있어서의 접속부(20)의 측면(20a)을 외향 원호형상면(만곡형상면)으로 한 경우를 나타내고 있으며, 도 4B, 도 4C에 나타낸 바와 같이, 제 1리드(1)에 있어서의 다이 패드부(10)의 측면(10a)을 삼각산형상의 비직선면 또는 측면(10a)을 외향 원호형상면으로써 각 측면(10a,20a)들을 비평행 형상로 해도 좋다.
도 5A, 도 5B에는, 제 1 및 제 2리드(1,2)에 있어서 서로 대향하는 측면(10a,20a)의 양쪽을 삼각산 형상의 비직선면 또는 외향 원호형상면으로 구성하고, 이들 측면(10a,20a)들을 비평행 형상로 한 실시예를 나타내고 있다. 물론, 도시하지 않았으나, 이들 측면(10a,20a)들 중 한쪽 측면(10a(20a))을 삼각산 형상의 비직선면으로 함과 동시에, 다른쪽 측면(20a(10a))을 외향 원호형상면으로 구성하여, 이들 측면(10a,20a)들을 비평행 형상로 해도 좋다.
도 6에는, 각 측면(10a,20a) 중 적어도 한쪽을 V형으로 움푹 패인 비직선형 상면(굴곡형상면)으로 구성하고, 이들 측면(10a,20a)들을 비평행 형상로 한 실시예를 나타내고 있다. 여기서, 도 6A는, 접속부(20)의 측면(20a)을 V형의 비직선면으로 구성했을 경우, 도 6B는, 아일랜드부(10)의 측면(10a)을 V형의 비직선면으로 구성했을 경우, 도 6C는, 각 측면(10a,20a)의 양쪽을 V형의 비직선면으로 했을 경우를 각각 나타내고 있다. 물론, 도시하지 않았지만, 각 측면(10a,20a) 중 적어도 한쪽을 내향 원호형상면으로 구성하고, 이들 측면(10a,20a)들을 비평행 형상로 해도 좋다.
도 7에는, 각 측면(10a,20a) 중 적어도 한쪽을 경사형상면으로 구성하고, 이들 측면(10a,20a)들을 비평행 형상로 한 실시예를 나타내고 있다. 여기서 도 7A는, 아일랜드부(10)의 측면(10a)에 대해 접속부(20)의 측면(20a)을 경사형상면으로 구성한 경우, 도 7B는, 접속부(20)의 측면(20a)에 대해 아일랜드부(10)의 측면(10a)을 경사형상면으로 구성한 경우, 도 7C는, 각 측면(10a,20a)의 양쪽을 경사형상면으로 구성한 경우를 각각 나타내고 있다.
도 8에는, 각 측면(10a,20a) 중 적어도 한쪽을, 폭 방향의 양쪽 가장자리측을 경사형상면으로 함과 동시에, 중앙부를 수평형상면으로 한 사다리꼴 형상의 굴곡형상면으로 구성하고, 측면(10a,20a)들을 비평행 형상로 한 실시예를 나타내고 있다. 여기서 도 8A는, 접속부(20)의 측면을 사다리꼴 형상으로 했을 경우, 도 8B는, 아일랜드부(10)의 측면(10a)을 사다리꼴 형상으로 한 경우, 도 8C는, 각 측면 (10a, 20a)의 양쪽을 사다리꼴 형상으로 한 경우를 각각 나타내고 있다.
도 9에는, 각 측면(10a,20a) 중 적어도 한쪽을, 폭방향의 중앙부만을 사다리 꼴 형상으로 돌출시킨 단차 형상으로 구성하고, 측면(10a,20a)들을 비평행 형상로 한 실시예를 나타내고 있다. 여기서, 도 9A는, 접속부(20)의 측면(20a)을 단차 형상으로 한 경우, 도 9B는, 아일랜드부(10)의 측면(10a)을 단차 형상으로 한 경우, 도 9C는 각 측면(10a, 20a)의 양쪽을 단차 형상으로 한 경우를 각각 나타내고 있다.
이상의 실시예에서는, 2단자형으로 구성된 전자부품(가령 다이오드)에 대해서 설명했지만, 본 발명의 기술사상은 3 이상의 단자를 갖는 전자부품에 대해서도 적용 가능하다. 여기서, 단자수가 3에서 5인 전자부품에 본 발명을 적용한 실시예가 도 10 내지 도 16에 나타나 있다.
도 10에는, 아일랜드부(10)를 갖는 하나의 제 1리드(1)와, 접속부(20)를 각각 갖는 2개의 제 2리드(2)를 구비한 전자부품의 요부(要部)를 나타내고 있다. 이 전자부품에 있어서는, 2개의 접속부(20) 사이에 아일랜드부(10)가 위치하도록 하여 배치되어 있다. 특히, 도 10A에서는, 각 접속부(20)에 있어서의 아일랜드부(10)의 측면(10a)과 대향하는 측면(20a)이 삼각산 형상의 비직선형상면으로 된 경우를 나타내고 있으며, 도 10B에서는, 아일랜드부(10)에 있어서의 접속부(20)의 측면(20a)과 대향하는 측면(10a)이 외향 원호형상면으로 된 경우를 나타내고 있다.
도 11에는, 접속부(20)를 갖는 하나의 제 2리드(2)와, 아일랜드부(10)를 각각 갖는 2개의 제 1리드(1)를 구비한 전자부품의 요부를 나타내고 있다. 이 전자부품에 있어서는, 2개의 아일랜드부(10) 사이에 접속부(20)가 위치하도록 하여 배치되어 있다. 특히, 도 11A에서는, 각 아일랜드부(10)에 있어서의 접속부(20)의 측면(20a)과 대향하는 측면(10a)이 삼각산 형상의 비직선형상면으로 된 경우를 나타내고 있으며, 도 11B에서는, 아일랜드부(10)의 측면(10a)이 외향 원호형상면으로 된 경우를 나타내고 있다.
도 10 및 도 11에 있어서는, 아일랜드부(10) 및 접속부(20)에 있어서의 서로 대향하는 측면(10a,20a)의 한쪽이 삼각산 형상의 굴곡형상면 또는 외향 원호형상면으로 되어 있는 경우에 대해서 설명했지만, 이들 측면(10a,20a)의 양쪽을 굴곡형상면 또는 원호형상면으로 해도 좋고, 또 측면(10a,20a)의 형태도 도 6에서 도 9를 참조하여 설명한 바와 같은 형태, 가령 V형, 내향 원호형상, 사다리꼴 형상, 단차 형상, 또는 그 밖의 형상이어도 좋다.
도 12에는, 단자수가 4인 전자부품에 대해서, 본 발명을 적용한 실시예를 나타내고 있다.
도 12A는, 하나의 제 1리드(1) 및 3개의 제 2리드(2)를 각각 갖는 전자부품에 대해 본 발명을 적용한 실시예를 나타내고 있다. 이 실시예에서는, 수지 패키지(5)에 있어서의 하나의 코너부(50)를 끼우는 2변(5a,5b)을 따라 3개의 접속부(20)가 각각 배치되어 있으며, 이 코너부(50)에 대각(對角)하는 코너부(51) 및 중앙부에 걸쳐 아일랜드부(10)가 배치되어 있다. 그리고, 아일랜드부(10)에 있어서의 각 접속부(20)의 측면(20a)과 서로 대향하는 2개의 측면(10a)의 각각이 원호형상으로 되어 있다. 또, 본 실시예에서는, 제 1 및 제 2리드(1,2)들에 있어서의 서로 대향하는 측면(10a,20a)뿐만 아니라, 제 2리드(2)들에 있어서의 서로 대향하는 측면(20b)의 한쪽도 원호형상 또는 경사형상으로 되고, 제 2리드(2)들에 있어서의 서로 대향하는 측면(20b) 사이도 비평행 형상로 되어 있다.
도 12B는, 2개의 제 1리드(1) 및 2개의 제 2리드(2)를 각각 갖는 전자부품에 대해 본 발명을 적용한 실시예를 나타내고 있다. 이 실시예에서는, 수지 패키지(5)에 있어서의 1변(5a)을 따라 2개의 제 2리드(2) 각각의 접속부(20)가 배치되어 있으며, 해당 1변(5a)의 대향변(5c)으로부터 중앙부에 걸쳐 2개의 제 1리드(1)의 아일랜드부(10)가 각각 배치되어 있다. 그리고, 각 아일랜드부(10)에 있어서의 접속부(20)의 측면(20a)에 대향하는 측면(10a)이 원호형상면으로 되고, 한쪽의 아일랜드부(10)에 있어서의 다른쪽 아일랜드부(10)의 측면(10b)에 대향하는 측면(10b)도 또한 원호형상으로 되어 있다. 이와 같이, 본 실시예의 전자부품에서는, 인접하는 아일랜드부(10)의 서로 대향하는 측면(10b)들 사이도 비평행 형상로 되어 있다.
도 12C는, 도 12B에 보인 전자부품과 마찬가지로, 제 1 및 제 2리드(1,2)를 각각 2개씩 갖는 전자부품에 대해 본 발명을 적용한 실시예를 나타내고 있다. 이 전자부품에서는, 수지 패키지(5)에 있어서의 대각에 위치하는 코너부(50,51)의 각각에 각 제 1리드(1)의 아일랜드부(10)가 배치되고, 나머지 코너부(52,53)의 각각에 각 제2리드(2)의 접속부(20)가 배치되어 있다. 이 형태의 전자부품에 있어서도, 인접하는 제 1 및 제 2리드(1,2)들에 있어서의 적합한 측면(10a,20a)이 원호형상 또는 경사형상으로 되어 인접하는 리드(1,2)들 사이가 비평행 형상로 되어 있다.
도 12D는, 3개의 제 1리드(1)와, 하나의 제 2리드(2)를 구비한 전자부품에 대해 본 발명을 적용한 실시예를 나타내고 있다. 이 전자부품에서는, 수지 패키지(5)의 네 구석부(50∼53)의 각각에 각 리드(1,2)가 배치되어 있으며, 이들 리드(1,2)에 있어어의 서로 대향하는 측면(10a,10b,20a)이 적절하게 원호형상면으로 되어, 인접하는 아일랜드부(10)나 접속부(20) 사이가 비평행 형상로 되어 있다.
물론, 4단자형의 전자부품에 있어서도, 각 측면(10a,10b,20a,20b)의 형태를 도 12A∼D에 나타낸 이외의 형태로 하고, 인접하는 리드(1,2)들 사이를 비평행 형상로 해도 좋다.
도 13 내지 도 16은, 단자수가 5인 전자부품에 대해서, 본 발명을 적용한 실시예를 각각 나타내고 있다.
도 13A∼도 13C에는, 수지 패키지(5)의 중앙부에 아일랜드부(10)가 위치함과 동시에, 이 아일랜드부(10)의 주변에 4개의 접속부(20)가 배치된 전자부품이 예시되어 있다. 이들 전자부품에 있어서는, 아일랜드부(10) 또는 접속부(20)의 적합한 측면(10a,20a)이 원호형상면으로 되고, 아일랜드부(10)의 측면(10a)과, 이에 대향하는 측면(20a) 사이가 비평행 형상로 되어 있다.
도 14A∼도 14F에는 2개의 제 1리드(1) 및 3개의 제 2리드(2)를 각각 갖는 전자부품에 대해서, 도 15A∼도 15E에는 3개의 제 1리드(1) 및 2개의 제 2리드(2)를 각각 갖는 전자부품에 대해서, 도 16A∼도 16C에는 4개의 제 1리드(1) 및 하나의 제 2리드(2)를 각각 갖는 전자부품에 대해서 본 발명을 적용한 실시예가 예시되어 있다. 이들 실시예에 있어서도, 서로 인접하는 리드(1,2)에 있어서의 서로 대향하는 적합한 측면(10a,10b,20a,20b)이 원호형상면 또는 경사형상면으로 되어 있다.
물론, 5단자형의 전자부품에 있어서도, 각 측면(10a,10b,20a,20b)의 형태를 도 13∼도 16에 나타낸 이외의 형태로 하고, 인접하는 리드(1,2)들 사이를 비평행 형상로 해도 좋다.
또, 본 발명의 기술사상은, 단자수가 6 이상인 전자부품에 대해서도 적용 가능하며, 또 단자수가 5 이하인 전자부품이라 해도, 도 1내지 도 16에 예시한 전자부품 이외의 것에 대해서도 적용 가능하다.

Claims (6)

  1. 도체판으로 형성됨과 동시에, 반도체칩이 실장된 아일랜드부를 구비하는 적어도 하나의 제1리드와, 와이어가 접속된 접속부를 각각 구비하는 적어도 2개의 제2리드를 구비한 전자부품에 있어서,
    상기 적어도 하나의 제1리드의 아일랜드부의 일측면은, 상기 적어도 2개의 제2리드에 대하여 인접하여 서로 대향하도록 되어 있고, 상기 아일랜드부의 제1리드의 일측면과 상기 적어도 2개의 제2리드와의 간격은 적어도 일부에 있어서 점차 변화하는 것을 특징으로 하는 전자부품
  2. 제1항에 있어서,
    상기 아일랜드부의 일측면에 인접하는 상기 적어도 2개의 리드의 측면은, 만곡형상면, 굴곡형상면, 경사형상면, 또는 이들을 조합시킨 곡면을 적어도 일부에 구비하는 전자부품.
  3. 제1항에 있어서,
    상기 아일랜드의 상기 일측면은, 상기 적어도 하나의 제1리드를 상기 적어도 2개의 제2리드에 접속하는 와이어와 교차하여 형성되는 전자부품.
  4. 제1항에 있어서, 다이오드, 트랜지스터, 또는 이들을 조합시킨 기능을 갖는 전자부품.
  5. 삭제
  6. 삭제
KR1020017016916A 1999-07-02 2000-06-30 전자부품 KR100633113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18853499 1999-07-02
JPJP-P-1999-00188534 1999-07-02

Publications (2)

Publication Number Publication Date
KR20020036968A KR20020036968A (ko) 2002-05-17
KR100633113B1 true KR100633113B1 (ko) 2006-10-11

Family

ID=16225396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016916A KR100633113B1 (ko) 1999-07-02 2000-06-30 전자부품

Country Status (5)

Country Link
US (1) US6538306B1 (ko)
EP (1) EP1207554A4 (ko)
KR (1) KR100633113B1 (ko)
CN (1) CN1174487C (ko)
WO (1) WO2001003184A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142654A1 (de) * 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer Anzeige
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
US20050148681A1 (en) * 2003-10-02 2005-07-07 Schoen Catherine A. Photoinitiator and ink
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JPWO2013047533A1 (ja) * 2011-09-29 2015-03-26 シャープ株式会社 半導体装置
TWI454195B (zh) * 2012-04-19 2014-09-21 Chunghwa Picture Tubes Ltd 固設半導體晶片於線路基板之方法及其結構
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection
JP6630390B2 (ja) * 2018-03-29 2020-01-15 アオイ電子株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343465U (ko) * 1986-09-03 1988-03-23
JPH04137064U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 半導体装置の構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JPS6343465A (ja) 1986-08-09 1988-02-24 Fujitsu Ltd 密着型イメ−ジセンサの駆動方式
JPS63260155A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 半導体装置
US4750675A (en) 1987-10-05 1988-06-14 General Motors Corporation Damped opening poppet covered orifice fuel injection nozzle
JPH01278031A (ja) * 1988-04-28 1989-11-08 Mitsubishi Electric Corp 半導体装置
JPH04137064A (ja) 1990-09-28 1992-05-12 Canon Inc 文書処理装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JPH0590643A (ja) * 1991-09-30 1993-04-09 Victor Co Of Japan Ltd 発光装置
JPH05190751A (ja) * 1992-01-10 1993-07-30 Nec Corp 半導体装置
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JPH05315493A (ja) 1992-05-08 1993-11-26 Sony Corp 金属パッケージ用リードフレームとこれを用いた半導体装置
JPH0653554A (ja) * 1992-07-28 1994-02-25 Rohm Co Ltd 光半導体デバイス
JPH0685145A (ja) * 1992-09-02 1994-03-25 Toshiba Corp 半導体装置
JP3117812B2 (ja) 1992-09-17 2000-12-18 アピックヤマダ株式会社 リードフレーム及びその製造方法
JPH06204569A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 発光ダイオードの構造
JPH07307424A (ja) 1994-05-10 1995-11-21 Hitachi Cable Ltd トランジスタリードフレーム
US5489800A (en) * 1994-08-31 1996-02-06 Motorola, Inc. Dual channel small outline optocoupler package and method thereof
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
JPH09213855A (ja) 1996-01-30 1997-08-15 Nec Corp 中空プラスチックパッケージ用リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343465U (ko) * 1986-09-03 1988-03-23
JPH04137064U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 半導体装置の構造

Also Published As

Publication number Publication date
US6538306B1 (en) 2003-03-25
EP1207554A1 (en) 2002-05-22
CN1174487C (zh) 2004-11-03
WO2001003184A1 (en) 2001-01-11
CN1359537A (zh) 2002-07-17
KR20020036968A (ko) 2002-05-17
EP1207554A4 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
US10886204B2 (en) Semiconductor device with lead terminals having portions thereof extending obliquely
KR950012921B1 (ko) 수지봉지형 반도체장치
KR100633113B1 (ko) 전자부품
US5635760A (en) Surface mount semiconductor device
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JPH07230934A (ja) 電子部品及びその基板実装構造
JP3697594B2 (ja) 低インダクタンスコンデンサ
JP3286765B2 (ja) 半導体装置
KR102493829B1 (ko) 도전성 단자 및 전자 부품
CN110520987B (zh) 半导体器件和半导体器件的制造方法
JP2777512B2 (ja) モールド型固体電解コンデンサの構造
US7126057B2 (en) Integrated electronic component
CN115050719A (zh) 半导体装置
JP7144112B2 (ja) 半導体装置
KR20220079230A (ko) 전자 부품
JP5264797B2 (ja) 半導体装置
US6734764B2 (en) Shield for dielectric filter and dielectric filter equipped with the same
JP4233233B2 (ja) チップ型固体電解コンデンサー
WO2021145219A1 (ja) 基板構造体
JP3103741B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH113696A (ja) 電池の端子
JP3758002B2 (ja) 電子部品
JPH0738039A (ja) 垂直型表面実装半導体パッケージ
JPH06318665A (ja) 半導体装置
JP2000124365A (ja) Ｉｃカードに使用する集積回路チップ付きモジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050329

Effective date: 20060530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee