WO2001003184A1 - Electronic part - Google Patents

Electronic part Download PDF

Info

Publication number
WO2001003184A1
WO2001003184A1 PCT/JP2000/004385 JP0004385W WO0103184A1 WO 2001003184 A1 WO2001003184 A1 WO 2001003184A1 JP 0004385 W JP0004385 W JP 0004385W WO 0103184 A1 WO0103184 A1 WO 0103184A1
Authority
WO
WIPO (PCT)
Prior art keywords
leads
electronic component
lead
side surfaces
island
Prior art date
Application number
PCT/JP2000/004385
Other languages
English (en)
French (fr)
Inventor
Shinichi Inada
Masahide Maeda
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US10/019,391 priority Critical patent/US6538306B1/en
Priority to EP00942439A priority patent/EP1207554A4/en
Publication of WO2001003184A1 publication Critical patent/WO2001003184A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Definitions

  • the present invention functions as an electronic component including a plurality of leads formed from a conductive plate and having an island portion on which a semiconductor chip is mounted or a connection portion to which a wire is connected, for example, a diode transistor, or The present invention relates to an electronic component having a function combining these.
  • This electronic component for example, there is a diode which is a two-terminal electronic component having a configuration as shown in FIGS.
  • This electronic component ⁇ ⁇ includes a first lead 7 having an island portion 70 and a second lead 8 having a connecting portion 80.
  • the semiconductor chip 9 is mounted on the island portion 70, and the upper surface electrode 90 of the semiconductor chip 9 is electrically connected to the connection portion 80 via the wire 91.
  • a resin package 92 is formed so as to seal the semiconductor chip 9, the wires 9], the island portions 70, and the connection portions 80.
  • each of the leads 7 and 8 protrudes from the resin package 92, and the protruding portion 7181 serves as an external connection terminal. More specifically, as shown by the solid line in FIG. 18, the tip 71 a 81 a of the protruding portion 71 81 is bent in a crank shape so as to be flush with the bottom surface 92 a of the resin package 92. Or bent along the side surface 92b and the bottom surface 92a of the resin package 92 as shown by the imaginary line in the same figure, and the tip portions 71a, 81a of the protruding portion 71 81 Is a connection part to a circuit board or the like.
  • the electronic component Y having such a configuration it is necessary to reduce the area of the island portion 70 and the connection portion 80 from the viewpoint of reducing the size of the electronic component Y.
  • the size of the semiconductor chip 9 mounted on the island 70 is substantially determined by the type of the electronic component Y to be formed. There is a limit, and the connecting portion 80 to which the wire 91 is connected also requires a certain area or more, so there is a limit in reducing the area.
  • it is necessary to reduce the distance between the island portion 70 and the connection portion 80 that is, the distance between the end surfaces 70a and 80a of the leads 7 and 8. Is occurring.
  • the end faces 70a and 80a If the distance of a becomes small, the space between these end faces 70 a and 80 a functions as a condenser. Not only that, the smaller the distance between the end faces 70a and 80a, the larger the electric capacity stored between them, so that the electronic component Y cannot be used for a high-frequency circuit.
  • the leads 7 and 8 of the electronic component Y shown in FIGS. 17 and 18 are manufactured by using a lead frame.
  • a lead frame For example, as shown in FIG. 19A, after the first and second leads 7 and 8 are formed to be separated from each other by using a mold P1 having a predetermined shape as shown in FIG. As shown in Fig. 5, the lead (7, 8) is formed by punching between the leads (7, 8) using a different mold (blade) P2. Therefore, each lead 7.
  • the thickness dimension of the blade P2 In order to set the distance between the end faces 70a and 80a of 8 small, the thickness dimension of the blade P2 must be reduced. However, if the distance between the power leads 7 and 8 is set small, the blade P2 used to form the lead frame is likely to be broken or chipped, and the life of the blade P2 is shortened, resulting in cost reduction. However, the blade P2 must be replaced frequently, which is disadvantageous in terms of work efficiency.
  • the present invention has been conceived under the circumstances described above, and can be advantageously manufactured in terms of manufacturing cost and work efficiency, and can be used in high-frequency circuits without problems while achieving miniaturization. It is an object to provide electronic components. Disclosure of the invention
  • An electronic component provided by the present invention is an electronic component including a plurality of leads formed from a conductor plate and having an island portion on which a semiconductor chip is mounted or a connection portion to which a wire is connected. At least one set of leads It is characterized in that the opposing side surfaces are non-parallel. In this configuration, since the opposing side surfaces of the set of leads are non-parallel, there are portions where the distance between the side surfaces is large and portions where the distance is small. Therefore, even if the leads are brought closer together as a whole in order to reduce the size of the electronic component, the capacitance accumulated between the leads will be reduced by this large amount due to the large distance between the sides. Can be smaller. Thus, the electronic component according to the present invention can be used in a high-frequency circuit without any problem.
  • each lead is formed by punching a conductor plate
  • the thickness of the punch (blade) for punching should be reduced to the part where the distance is large.
  • the corresponding parts can be made larger. As a result, damage to the blade can be suppressed, and the life of the blade can be prolonged, thereby reducing manufacturing costs.
  • At least one side surface of the pair of leads may be a curved surface, a bent surface, or an inclined surface.
  • at least a part thereof has a curved surface obtained by combining them.
  • side surface J means not only the case of being composed of a single surface but also of a continuous surface. It includes the case where it is composed of multiple surfaces.
  • the one set of leads includes one of the leads having the island portion, the other lead having the connection portion, and Each of the opposing sides of the lead may be the side that intersects the wire that straddles these leads.
  • the problem that the opposing side surfaces function as a capacitor is not limited to an electronic component having one lead having an island portion and one lead having a connection portion.
  • the island part and the connection part are connected between adjacent leads or via a wire.
  • the above-mentioned problem can be avoided more effectively by making the sides between the opposing side surfaces of the formed leads non-parallel.
  • the technical concept of the present invention can be applied to various electronic components having a lead manufactured from a lead frame, and is suitably applied to, for example, a diode, a transistor, or an electronic component having a combination of these. Is done.
  • the set of leads includes at least three or more leads, and a side surface of one lead faces a side surface of another plurality of leads.
  • FIG. 1 is an overall perspective view showing one embodiment of an electronic component according to the present invention.
  • FIG. 2 is a sectional view taken along line II in FIG.
  • FIG. 3 is a perspective view of an essential part for describing a forming process of a lead frame for manufacturing the two-terminal electronic component shown in FIGS. 1 and 2.
  • FIG. 4 is a plan view of a principal part showing another embodiment of a two-terminal electronic component according to the present invention.
  • FIG. 5 is a plan view of an essential part showing still another embodiment of a two-terminal electronic component according to the present invention.
  • FIG. 6 is a plan view of an essential part showing still another embodiment of a two-terminal electronic component according to the present invention.
  • FIG. 7 is a plan view of an essential part showing still another embodiment of a two-terminal electronic component according to the present invention.
  • FIG. 8 is a plan view of an essential part showing still another embodiment of the two-terminal electronic component according to the present invention.
  • FIG. 9 is a plan view of a principal part showing still another embodiment of a two-terminal electronic component according to the present invention.
  • FIG. 10 is a main part plan view showing an embodiment in which the present invention is applied to a three-terminal electronic component.
  • FIG. 11 is a plan view showing a main part of another embodiment in which the present invention is applied to a three-terminal electronic component.
  • FIG. 12 is a main part plan view showing an embodiment in which the present invention is applied to a four-terminal electronic component.
  • FIG. 13 is a main part plan view showing an embodiment in which the present invention is applied to a five-terminal electronic component.
  • FIG. 14 is a main part plan view showing another embodiment in which the present invention is applied to a five-terminal electronic component.
  • FIG. 15 is a main part plan view showing still another embodiment in which the present invention is applied to a five-terminal electronic component.
  • FIG. 16 is a main part plan view showing still another embodiment in which the present invention is applied to a five-terminal electronic component.
  • FIG. 17 is an overall perspective view showing an example of a conventional two-terminal electronic component.
  • FIG. 18 is a sectional view taken along VDI X—VID X in FIG.
  • FIG. 19 is a perspective view of a main part for describing a process of forming a lead frame for manufacturing a conventional electronic component.
  • the electronic component X is configured as a diode, and includes a first lead 1 having an island portion 10 and a second lead 2 having a connection portion 20, respectively.
  • the semiconductor chip 3 is mounted on the island portion 10, and the upper surface electrode 30 of the semiconductor chip 3 and the connection portion 20 are electrically connected via the wire 4.
  • the island part 10, the connection part 20, the semiconductor chip 3 and the wire 4 are sealed by a resin package 5.
  • the island portion 10 and the connection portion 20 face each other,
  • the sides 10a and 20a facing each other are non-parallel.
  • the side surface 10a of the island portion 10 is a flat surface
  • the side surface 20a of the connection portion 20 is a triangular-shaped non-linear surface, that is, a bent shape connecting two flat surfaces. Surface. Therefore, the apex of the triangular chevron of the side surface 20a is closest to the side surface 10a of the island portion 10, and the distance between the side surfaces 10a and 20a increases toward the end in the width direction.
  • the size of the electronic component X is reduced by bringing the island portion 10 and the connection portion 20 as a whole close to each other, the distance between the side surfaces 10a and 20a is increased toward the end. As a result, the amount of charge stored between the side surfaces 10a and 20a can be reduced.
  • the configuration is such that electric charges are not easily stored between these side surfaces 10a and 20a. Is useful.
  • the electronic component of the present embodiment can be used for a high-frequency circuit without any problem, since electric charge is not easily stored between the leads 1 and 2.
  • the electronic component X described above is manufactured using a lead frame 6 (see FIG. 3) obtained from a conductive plate.
  • the lead frame 6 is first punched using a mold (not shown) having a predetermined shape to form the first and second leads 1 and 2 connected to each other (left side in FIG. 3). It is formed by punching the space between leads 1 and 2 (the part surrounded by the phantom line on the left side of Fig. 3) using a mold (blade) P different from the one above (right side of Fig. 3).
  • the thickness of the mold P required to form the lead frame 6, that is, the leads 1 and 2 can be increased except for a part of the mold. The life of P can be extended, and the production cost can be improved.
  • the side surface 20a of the connection portion 20 in the second lead 2 is formed as a triangular chevron non-linear surface (bent surface), but the opposing surfaces in the first lead 1 and the second lead 2 are opposed to each other.
  • the sides 10a and 20a are formed as shown in Figs. 4 to 9 The effect described above can be similarly obtained by using a non-parallel shape.
  • FIG. 4A shows a case where the side surface 20a of the connection portion 20 in the second lead 2 is an outwardly arcuate surface (curved surface), as shown in FIGS. 4B and 4C.
  • the side surface 10a of the die pad portion 10 in the first lead 1 may be a non-linear surface of a triangular chevron or the side surface 10a may be an outwardly arcuate surface, and the side surfaces 10a and 20a may be non-parallel.
  • FIGS. 5A and 5B show that the opposing side surfaces 10a and 20a of the first and second leads 1 and 2 are both configured as a triangular chevron non-linear surface or an outwardly arcuate surface.
  • one side 10a (20a) of these sides 10a and 20a is a non-linear surface of a triangular chevron, and the other side 20a (10a) is It may be configured as an outwardly arcuate surface, and these side surfaces 10a and 20a may be non-parallel.
  • Fig. 6 shows an embodiment in which at least one of the side surfaces 10a and 20a is configured as a non-linear surface (bent surface) that is concave in a V shape, and these side surfaces 10a and 20a are non-parallel.
  • Fig. 6A shows a case where the side surface 20a of the connection portion 20 is formed as a V-shaped non-linear surface
  • Fig. 6B shows a case where the side surface 10a of the island portion 10 is formed as a V-shaped non-linear surface.
  • FIG. 6C shows the case where both sides 10a and 20a are V-shaped non-linear surfaces, respectively.
  • at least one of the side surfaces 10 and 20a may be configured as an inwardly arcuate surface, and the side surfaces 10a and 20a may be non-parallel.
  • FIG. 7 shows an embodiment in which at least one of the side surfaces 10a and 20a is configured as an inclined surface, and the side surfaces 10a and 20a are non-parallel.
  • FIG. 7A shows a case where the side surface 20 a of the connection portion 20 is formed as an inclined surface with respect to the side surface 10 a of the island portion 10.
  • 7C shows a case where the side surface 10a of the island portion 10 is formed as an inclined surface, and FIG. 7C shows a case where both the side surfaces 10a and 20a are formed as an inclined surface.
  • FIG. 8 shows that at least one of the side surfaces 10a and 20a is formed as a trapezoidal curved surface with both sides in the width direction being inclined and the center being horizontal.
  • FIG. 8A shows the connection When the side surface 20a of the connecting portion 20 is trapezoidal
  • FIG. 8B shows a case where the side surface 10a of the island portion 10 is trapezoidal
  • FIG. 8C shows a case where both the side surfaces 10a and 20a are trapezoidal. Are shown respectively.
  • FIG. 9 shows a case where the side surface 20a of the connection portion 20 is stepped
  • FIG. 9B shows a case where the side surface 10a of the island portion 10 is stepped
  • FIG. 9 The case where both side surfaces 10a and 20a are stepped is shown.
  • an electronic component for example, a diode
  • a two-terminal type has been described.
  • the technical idea of the present invention can be applied to an electronic component having three or more terminals.
  • an embodiment in which the present invention is applied to an electronic component having three to five terminals is shown in FIGS.
  • FIG. 10 shows a main part of an electronic component including one first lead 1 having an island portion 10 and two second leads 2 each having a connection portion 20.
  • the island part 10 is arranged between the two connection parts 20.
  • FIG. 10A shows a case where the side surface 20a of each connection portion 20 opposite to the side surface 10a of the island portion 10 is a triangular mountain-shaped non-linear surface
  • FIG. 5 shows a case where the side surface 10a opposite to the side surface 20a of the connection portion 20 in FIG.
  • FIG. 11 shows a main part of an electronic component including one second lead 2 having a connection portion 20 and two first leads 1 each having an island portion 10.
  • the connection part 20 is arranged so as to be located between the two island parts 10.
  • FIG. 11A shows a case where the side surface 10a of each island portion 10 opposite to the side surface 20a of the connecting portion 20 is a triangular mountain-shaped non-linear surface.
  • the figure shows a case where the side surface 10a of 10 is an outwardly arcuate surface.
  • the sides 10a and 20a are both bent or circular. It may be an arcuate surface, and the shape of the side surfaces 10a and 20a may be the shape described with reference to FIGS. 6 to 9, such as V-shaped, inwardly arcuate, trapezoidal, stepped, or other shapes. May be used.
  • FIG. 12 shows an embodiment in which the present invention is applied to an electronic component having four terminals.
  • FIG. 12A shows an embodiment in which the present invention is applied to an electronic component having one first lead 1 and three second leads 2.
  • three connection portions 20 are respectively arranged along two sides 5 a and 5 b sandwiching one corner portion 50 of the resin package 5, and a corner portion diagonal to the corner portion 50 is provided.
  • Island part 10 is arranged over 51 and the central part.
  • Each of the two side surfaces 10a opposed to the side surface 20a of each connection portion 20 in the island portion 10 has an arc shape.
  • the opposing side surfaces 10a and 20a of the first and second leads 1 and 2 are also formed in an arc shape or an inclined shape, and the space between the opposing side surfaces 20 b of the second leads 2 is also non-parallel.
  • FIG. 12B shows an embodiment in which the present invention is applied to an electronic component having two first leads 1 and two second leads 2.
  • the connection portions 20 of the two second leads 2 are arranged along one side 5a of the tree package 5, and the opposite side 5c of the one side 5a to the center
  • the island portions 10 of the two first leads 1 are respectively arranged.
  • the side surface 10a of each island portion 10 facing the side surface 20a of the connection portion 20 is an arc-shaped surface
  • the side surface 10b of one island portion 10 facing the side surface 10b of the other island portion 10 is also formed. It has an arc shape.
  • the space between the opposing side surfaces 10 b of the adjacent island portions 10 is also non-parallel.
  • FIG. 12C shows an embodiment in which the present invention is applied to an electronic component having two first and second leads 1 and 2 each, similarly to the electronic component shown in FIG. 12B.
  • the island portions 10 of the first leads 1 are arranged at diagonally opposite corner portions 50 and 51 in the resin package 5, and the remaining corner portions 52.
  • each second lead 2 is arranged on each of 53. Electronic part of this form In the product as well, the appropriate side surfaces 10a and 20a of the adjacent first and second leads 1 and 2 are arcuate or inclined so that the adjacent leads 1 and 2 are non-parallel. I have.
  • FIG. 12D shows an embodiment in which the present invention is applied to an electronic component including three first leads 1 and one second lead 2.
  • the leads 1 and 2 are disposed at each of the four corners 50 to 53 of the resin package 5, and the opposing side surfaces 10a, 10b, and 20a of these leads 1 and 2 are appropriately formed.
  • An arc-shaped surface is formed so that the space between the adjacent island portions 10 and the connection portions 20 is not advancing.
  • each side surface 10a, 10b, 20a, 20b is set to a shape other than that shown in FIGS. 12A to 12D, and the space between adjacent leads 1 and 2 is not changed. It may be parallel.
  • FIGS. 13 to 16 show embodiments in which the present invention is applied to an electronic component having five terminals.
  • FIGS. 13A to 13C illustrate an electronic component in which an island portion 10 is located at the center of the resin package 5 and four connection portions 20 are arranged around the island portion 10.
  • an appropriate side surface 10a, 20a of the island portion 10 or the connection portion 20 is formed into an arcuate surface, and the side surface 10a of the island portion 10 and the side surface 20a opposed thereto are formed. The spaces are non-parallel.
  • FIGS. 14A to 14F show an electronic component having two first leads 1 and three second leads 2 respectively
  • FIGS. 15A to 15E show three first leads 1 and two second leads 1.
  • 16A to 16C illustrate an embodiment in which the present invention is applied to an electronic component having four first leads 1 and one second lead 2, respectively. It is. Also in these embodiments, the opposing appropriate side surfaces 10a, 10b, 20a, 20b of the adjacent leads 1, 2 are formed as arc-shaped surfaces or inclined surfaces.
  • each side surface 10a, 10b, 20a, 20b is changed to a shape other than that shown in FIGS. 13 to 16, and the space between adjacent leads 1 and 2 is formed. It may be non-parallel.
  • the technical concept of the present invention can be applied to an electronic component having six or more terminals. Even if the number of terminals is five or less, the present invention can be applied to electronic components other than those illustrated in FIGS.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

明 糸田 β ナロ 技術分野
本発明は、 導体板から形成されるとともに、 半導体チップが実装されるアイラ ンド部またはワイヤが接続される接続部を有するリ一ドを複数備えた電子部品、 たとえばダイォードゃトランジスタとして機能し、 あるいはこれらを組み合わせ た機能を有する電子部品に関する。
^景技術
電子部品としては、 たとえば図 17および図 18に示したような構成を有する 2端 子型の電子部品 Υであるダイオードがある。 この電子部品 Υは、 アイランド部 70 を有する第 1 リード 7と、 接続部 80を有する第 2 リード 8と、 を備えており、 こ れらのリード 7 8の端面 70 a , 80 aどうし力く互いに平行となるようにして対峙 している。 アイランド部 70には、 半導体チップ 9が実装されており、 この半導体 チップ 9の上面電極 90が接続部 80とワイヤ 91を介して導通接続されている。 そし て、 半導体チップ 9、 ワイヤ 9]、 アイランド部 70および接続部 80を封止するよう にして樹脂パッケージ 92が形成されている。 樹脂パッケージ 92からは、 各リード 7 , 8の一部が突出しており、 この突出部分 71 81が外部接続用端子とされてい る。 より具体的には、 図 18に実線で示したように突出部分 71 81の先端部 71 a 81 aが樹脂 °ッケ一ジ 92の底面 92 aと面一となるようにしてクランク状に屈曲さ れ、 あるいは同図に仮想線で示したように樹脂 ヾッケ一ジ 92の側面 92 bおよび底 面 92 aに沿うようにして屈曲されて、 突出部分 71 81の先端部 71 a , 81 aが回路 基板などに対する接続部分とされている。
このような構成を有する電子部品 Yにおいては、 当該電子部品 Yの小型化を図 る観点からはアイランド部 70や接続部 80の面積を小さくする必要がある。 その一 方で、 アイランド部 70に実装される半導体チップ 9の大きさは、 形成すべき電子 部品 Yの種類により略決まっているからアイランド部 70の面積を小さくするには 限界があり、 またワイヤ 91が接続される接続部 80についても、 一定以上の面積が 要求されるから、 その面積を小さくすることについても限界がある。 した力 <つて'、 電子部品 Yの小型化を達成するためには、 アイランド部 70と接続部 80間の距離、 すなわち各リード 7, 8の端面 70 a , 80 a間の距離を小さくする必要が生じてく る。
しカヽしな力《ら、 上記電子部品 Yでは、 各リード 7, 8どうしが電気的に接続さ れるとともに、 端面 70 a, 80 aどうしが平行状とされているから、 端面 70 a, 80 aの距離が小さくなれば、 これらの端面 70 a , 80 aの間がコンデンザとして機能 する。 そればかりか、 端面 70 a, 80 aの距離を小さくすればするほど、 これらの 間に蓄えられる電気容量が大きくなるため、 当該電子部品 Yを高周波回路には使 用できないといった問題が生じる。
また、 図 17および図 18に示した電子部品 Yの各リード 7, 8は、 リードフレー ムを用いて製造される。 このリードフレームは、 たとえば図 19 Aに示したように 所定形状を有する金型 P 1を用いて第 1および第 2 リード 7, 8が互いに繫げら れた形態に形成した後、 図 19 Bに示したように先とは異なる金型 (刃) P 2を用 いてリード 7 , 8間を打ち抜くことにより形成される。 したがって、 各リード 7。
8の端面 70 a , 80 aの間の距離を小さく設定するためには、 刃 P 2の厚み寸法を 小さく しなければならない。 ところ力 リード 7, 8間の距離を小さく設定すれ ば、 リードフレームを形成するのに使用される刃 P 2の折れや欠けが発生しやす くなり、 刃 P 2の寿命が短くなつてコスト的に不利であるばかり力、、 頻繁に刃 P 2を交換しなければならず、 作業効率的にも不利である。
本発明は、 上記した事情のもとで考え出されたものであって、 製造コス ト的に も作業効率的にも有利に製造でき、 小型化を達成しつつも高周波回路に問題なく 使用できる電子部品を提供することをその課題とする。 発明の開示
本発明により提供される電子部品は、 導体板から形成されるとともに、 半導体 チップが実装されるアイランド部またはワイヤが接続される接続部を有するリ一 ドを複数備えた電子部品において、 互いに隣接する少なくとも一組のリ一ドにお ける相対向する側面どうしは、 非平行状とされていることを特徴としている。 この構成では、 上記一組のリードにおける相対向する側面どうしが非平行状と されているから、 側面どうしの距離が大きな部分と小さな部分とがある。 した がって、 電子部品の小型化を図るべく リードどうしを全体として近づけたとして も、 側面どうしの間に距離の大きな部分があることから、 この分だけリード間に 蓄積される静電容量を小さくすることができる。 これにより、 本発明に係る電子 部品は、 高周波回路においても問題なく使用できるようになる。
また、 導体板に打ち抜き加工を施すことにより各リードを形成するとしても、 隣接するリード間の距離が大きな部分が存在すれば、 打ち抜き用のパンチ (刃) の厚み寸法を、 距離の大きな部分に対応する部分については大きくできる。 これ により、 刃の損傷を抑制して刃の寿命を長くすることができ、 製造コス トの低減 が図られる。
ここで、 互いに隣接する一組のリードにおける相対向する側面どうしを非平行 状とする構成としては、 一組のリードのうちの少なくとも 1つの側面を、 湾曲状 面、 屈曲状面、 傾斜状面、 またはこれらを組み合わせた曲面を少なくとも一部に 有するものとすることが考えられる。 また、 相対向する側面が屈曲状面により構 成されることがあることからも予想されるように、 「側面 J なる用語の意味中に は、 単一面により構成される場合のみならず、 連続する複数面により構成される 場合も含まれる。
好ましい実施の形態においては、 上記一組のリ一ドは、 1のリードが上記アイ ランド部を有しているとともに、 他のリードが上記接続部を有しており、 また上 記一組のリ―ドにおける相対向するそれぞれの側面は、 これらのリード間を跨ぐ ワイヤと交差する側面であつてもよい。
相対向する側面の間がコンデンサとして機能するといった問題は、 アイランド 部を有するリ一ドおよび接続部を有するリ一ドを各々 1つずつ備えた電子部品に 限らず、 いずれか一方もしくは双方のリ一ドを複数備えた 3端子以上のその他の 電子部品についても同様に生じる。 このような電子部品においては、 互いに電気 的に接続された隣接するリ一ドどうしの間で電荷が溜まりやすい。 したがって、 アイランド部と接続部とが隣接するリードどうし、 あるいはワイヤを介して接続 されたリードどうしにおける相対向する側面どうしの間を非平行状とすれば、 よ り効果的に上記した問題を回避することができるようになる。
本発明の技術思想は、 リ一ドフレームから製造されたリ一ドを有する各種の電 子部品に適用可能であり、 たとえばダイオード、 トランジスタ、 またはこれらを 組み合わせた機能を有する電子部品に好適に採用される。
好ましい実施の形態においては、 上記一組のリードは、 少なくとも 3以上の リ一ドからなるとともに、 1のリードの側面が、 他の複数のリ一ドの側面と対向 している。 図面の簡単な説明
図 1は、 本発明に係る電子部品の一実施形態を示す全体斜視図である。
図 2は、 図 1の II 一 Π線に沿う断面図である。
図 3は、 図 1および図 2に示した 2端子型の電子部品を製造するためのリ一ド フレームの形成行程を説明するための要部斜視図である。
図 4は、 本発明に係る 2端子型の電子部品の他の実施形態を示す要部平面図で ある。
図 5は、 本発明に係る 2端子型の電子部品のさらに他の実施形態を示す要部平 面図である。
図 6は、 本発明に係る 2端子型の電子部品のさらに他の実施形態を示す要部平 面図である。
図 7は、 本発明に係る 2端子型の電子部品のさらに他の実施形態を示す要部平 面図である。
図 8は、 本発明に係る 2端子型の電子部品のさらに他の実施形態を示す要部平 面図である。
図 9は、 本発明に係る 2端子型の電子部品のさらに他の実施形態を示す要部平 面図である。
図 10は、 本発明を 3端子型の電子部品に適用した実施形態を示す要部平面図で ある。
図 11は、 本発明を 3端子型の電子部品に適用した他の実施形態を示す要部平面 図である。
図 12は、 本発明を 4端子型の電子部品に適用した実施形態を示す要部平面図で ある。
図 13は、 本発明を 5端子型の電子部品に適用した実施形態を示す要部平面図で ある。
図 14は、 本発明を 5端子型の電子部品に適用した他の実施形態を示す要部平面 図である。
図 15は、 本発明を 5端子型の電子部品に適用したさらに他の実施形態を示す要 部平面図である。
図 16は、 本発明を 5端子型の電子部品に適用したさらに他の実施形態を示す要 部平面図である。
図 17は、 従来の 2端子型の電子部品の一例を示す全体斜視図である。
図 18は、 図 17の VDI X— VID Xに沿う断面図である。
図 19は、 従来の電子部品を製造するためのリードフレームの形成行程を説明す るための要部斜視図である。 発明を実施するための最良の形態
以下、 本発明の好ましい実施の形態を図面を参照して具体的に説明する。 図 1ないし図 3は、 本発明の一実施形態に係る電子部品を示す図である。 この 電子部品 Xは、 ダイオードとして構成されたものであり、 アイランド部 10を有す る第 1リード 1および接続部 20を有する第 2リ一ド 2をそれぞれ備えている。 アイランド部 10には、 半導体チップ 3が実装されており、 この半導体チップ 3 の上面電極 30と接続部 20との間は、 ワイヤ 4を介して電気的に接続されている。 アイランド部 10、 接続部 20、 半導体チップ 3およびワイヤ 4は、 樹脂パッケージ 5により封止されている。
このネ射脂ノ、。ッケージ 5からは、 各リード 1, 2の-一部が突出しており、 この突 出部分 11, 21は、 その先端部 ll a, 21 aが樹脂パッケージ 5の底面と面一となる ようにしてクランク状に屈曲されている。
アイランド部 10と接続部 20とは、 互いに対峙しているが、 これらにおける互い に対向する側面 10 a, 20 aどうしは、 非平行状とされている。 より具体的には、 アイランド部 10の側面 10 aが平坦面とされているのに対して、 接続部 20の側面 20 aは三角山形の非直線面、 すなわち平坦面を 2つ繋げた屈曲状面とされている。 このため、 側面 20 aの三角山形の頂点がアイランド部 10の側面 10 aに最も近接し ており、 幅方向の端に向かうほど側面 10 a, 20 a間の距離が大きくなるつ この構成では、 アイランド部 10と接続部 20とを全体としては互いに近接させて 電子部品 Xの小型化を達成しつつも、 各側面 10 a, 20 aどうしの距離を端に向か うほど大きくしている。 これにより、 各側面 10 a, 20 aの間に蓄えられる電荷量 を小さくできる。 とくに、 電流が流れるワイヤ 4と交差する側面 10 a , 20 aの間 には本来的には電荷が蓄えられやすいため、 これらの側面 10 a , 20 a間に電荷が 蓄えられにくい構成とすることは有用である。 このように、 本実施形態の電子部 品 は、 リード 1, 2間に電荷が蓄えられにくいから、 高周波回路にも問題なく 使用できる。
以上に説明した電子部品 Xは、 導体板から得られるリードフレーム 6 (図 3参 照) を用いて製造される。 このリードフレーム 6は、 まず所定形状を有する金型 (図示略) を用いて打ち抜き加工を施して第 1および第 2リード 1, 2が互いに 繋げられた形態 (図 3の左側) に形成した後、 先とは異なる金型 (刃) Pを用い てリード 1 , 2間 (図 3の左側に仮想線で囲んだ部分) を打ち抜くことにより形 成される (図 3の右側) 。
このようにして形成されるリードフレーム 6では、 第 2リ一ド 2における接続 部 20の側面 20 aと第 1 リード 1における側面 10 aとの最短距離は依然として小さ いものの、 これらの側面 10 a, 20 a間の距離は全体としてみれば従来に比べて大 きくなつている。 このため、 リードフレーム 6、 すなわち各リード 1, 2を形成 するために必要とされる金型 Pの厚み寸法を一部を除いて大きくできるから、 金 型の折れや欠けを抑制して金型 Pの寿命を長くでき、 製造コス卜の改善を図るこ とができる。
本実施形態では、 第 2リード 2における接続部 20の側面 20 aを三角山形の非直 線面 (屈曲状面) に形成していたが、 第 1リード 1および第 2リード 2における 相対向する側面 10 a , 20 aどうしを、 図 4ないし図 9に示したような形態として 非平行状とすることによつても、 上述した効果を同様に得ることができる。
図 4 Aには、 第 2リード 2における接続部 20の側面 20 aを外向き円弧状面 (湾 曲状面) とした場合を示しており、 また図 4 B、 図 4 Cに示したように、 第 1 リ一ド 1におけるダイパッ ド部 10の側面 10 aを三角山形の非直線面あるいは側面 10 aを外向き円弧状面として各側面 10 a, 20 aどうしを非平行状としてもよい。 図 5 A、 図 5 Bには、 第 1および第 2リード 1, 2において互いに対向する側 面 10 a, 20 aの双方を三角山形の非直線面または外向き円弧状面として構成し、 これらの側面 10 a, 20 aどうしを非平行状とした実施形態を示している。 もちろ ん、 図示していないが、 これらの側面 10 a, 20 aのうちの一方の側面 10 a (20 a) を三角山形の非直線面とするとともに、 他方の側面 20 a (10a) を外向き円 弧状面として構成し、 これらの側面 10 a, 20 aどうしを非平行状としてしてもよ い。
図 6には、 各側面 10 a, 20 aのうちの少なくとも一方を V型に凹む非直線面 (屈曲状面) として構成し、 これらの側面 10a, 20aどうしを非平行状とした実 施形態を示している。 ここで、 図 6 Aは、 接続部 20の側面 20 aを V型の非直線面 として構成した場合、 図 6 Bは、 アイランド部 10の側面 10 aを V型の非直線面と して構成した場合、 図 6 Cは、 各側面 10a, 20 aの双方を V型の非直線面とした 場合をそれぞれ示している。 もちろん、 図示していないが、 各側面 10, 20aのう ちの少なくとも一方を内向き円弧状面として構成し、 これらの側面 10 a, 20 aど うしを非平行状としてもよい。
図 7には、 各側面 10a, 20aのうちの少なくも一方を傾斜状面として構成し、 これらの側面 10a, 20 aどうしを非平行状とした実施形態を示している。 ここで、 図 7 Aは、 アイランド部 10の側面 10 aに対して接続部 20の側面 20 aを傾斜状面と して構成した場合、 図 7 Bは、 接続部 20の側面 20 aに対してアイランド部 10の側 面 10 aを傾斜状面として構成した場合、 図 7 Cは、 各側面 10a, 20aの双方を傾 斜状面として構成した場合をそれぞれ示している。
図 8には、 各側面 10 a, 20aのうちの少なくも一方を、 幅方向の両縁側を傾斜 状面とするとともに中央部を水平状面とした台形状の屈曲状面に構成し、 側面 10 a, 20aどうしを非平行状とした実施形態を示している。 ここで、 図 8 Aは、 接 続部 20の側面 20 aを台形状とした場合、 図 8 Bは、 アイランド部 10の側面 10 aを 台形状とした場合、 図 8 Cは、 各側面 10 a, 20 aの双方を台形状とした場合をそ れぞれ示している。
図 9には、 各側面 10 a, 20 aのうちの少なくも一方を、 幅方向の中央部のみを 台形状に突出させた段付状に構成し、 側面 10 a , 20 aどうしを非平行状とした実 施形態を示している。 ここで、 図 9 Aは、 接続部 20の側面 20 aを段付状とした場 合、 図 9 Bは、 アイランド部 10の側面 10 aを段付状とした場合、 図 9 Cは、 各側 面 10 a , 20 aの双方を段付状とした場合をそれぞれ示している。
以上の実施形態では、 2端子型として構成された電子部品 (たとえばダイォー ド) について説明したが、 本発明の技術思想は 3以上の端子を有する電子部品に ついても適用可能である。 ここで、 端子数が 3から 5である電子部品に本発明を 適用した実施形態を図 10ないし図 16に示してある。
図 10には、 アイランド部 10を有する 1つの第 1 リード 1と、 接続部 20をそれぞ れ有する 2つの第 2リード 2と、 を備えた電子部品の要部を示している。 この電 子部品においては、 2つの接続部 20の間にアイランド部 10が位置するようにして 配置されている。 とくに、 図 10Aでは、 各接続部 20におけるアイランド部 10の側 面 10 aと対向する側面 20 aが三角山形の非直線状面とされた場合を示しており、 図 10 Bでは、 アイランド部 10における接続部 20の側面 20 aと対向する側面 10 aが 外向き円弧状面とされた場合を示している。
図 11には、 接続部 20を有する 1つの第 2リード 2と、 アイランド部 10をそれぞ れ有する 2つの第 1リード 1と、 を備えた電子部品の要部を示している。 この電 子部品においては、 2つのアイランド部 10の間に接続部 20が位置するようにして 配置されている。 とくに、 図 11 Aでは、 各アイランド部 10における接続部 20の側 面 20 aと対向する側面 10 aが三角山形の非直線状面とされた場合を示しており、 図 11 Bでは、 アイランド部 10の側面 10 aが外向き円弧状面とされた場合を示して いる。
図 10および図 11においては、 アイランド部 10および接続部 20における相対向す る側面 10 a , 20 aの一方が三角山形の屈曲状面または外向き円弧状面とされてい る場合について説明したが、 これらの側面 10 a , 20 aの双方を屈曲状面または円 弧状面としてもよく、 また側面 10 a, 20 aの形態も図 6から図 9を参照して説明 したような形態、 たとえば V型、 内向き円弧状、 台形状、 段付状、 あるいはその 他の形態であってもよい。
図 12には、 端子数が 4である電子部品に対して、 本発明を適用した実施形態を 示している。
図 12Aは、 1つの第 1 リ一ド 1および 3つの第 2リード 2をそれぞれ有する電 子部品に対して本発明を適用した実施形態を示している。 この実施形態では、 榭 脂パッケージ 5における 1のコーナ部 50を挟む 2辺 5 a , 5 bに沿って 3つの接 続部 20がそれぞれ配置されており、 このコーナ部 50に対角するコーナ部 51および 中央部にわたってアイランド部 10が配置されている。 そして、 アイランド部 10に おける各接続部 20の側面 20 aと相対向する 2つの側面 10 aのそれぞれが円弧状と されている。 また、 本実施形態では、 第 1および第 2リード 1, 2どうしにおけ る相対向する側面 10 a , 20 aのみならず、 第 2リ一ド 2どうしにおける相対向す る側面 20 bの一方も円弧状または傾斜状とされ、 第 2リード 2どうしにおける相 対向する側面 20 bの間も非平行状とされている。
図 12 Bは、 2つの第 1リード 1および 2つの第 2リ一ド 2をそれぞれ有する電 子部品に対して本発明を適用した実施形態を示している。 この実施形態では、 樹 月旨パッケージ 5における 1辺 5 aに沿って 2つの第 2リ一ド 2のそれぞれの接続 部 20が配置されており、 当該 1辺 5 aの対辺 5 cから中央部にかけて 2つの第 1 リ一ド 1のアイランド部 10がそれぞれ配置されている。 そして、 各アイランド部 10における接続部 20の側面 20 aに対向する側面 10 aが円弧状面とされ、 一方のァ イランド部 10における他方のアイランド部 10の側面 10 bに対向する側面 10 bもま た円弧状とされている。 このように、 本実施形態の電子部品では、 隣接するアイ ランド部 10の相対向する側面 10 bどうしの間も非平行状とされている。
図 12 Cは、 図 12 Bに示した電子部品と同様に、 第 1および第 2リード 1 , 2を それぞれ 2つずつ有する電子部品に対して本発明を適用した実施形態を示してい る。 この電子部品では、 樹脂パッケージ 5における対角に位置するコーナ部 50, 51のそれぞれに各第 1リード 1のアイランド部 10が配置され、 残りのコーナ部 52。
53のそれぞれに各第 2リード 2の接続部 20が配置されている。 この形態の電子部 品においても、 隣接する第 1および第 2リード 1, 2どうしにおける適宜の側面 10 a , 20 aが円弧状または傾斜状とされて隣接するリード 1, 2どうしの間が非 平行状とされている。
図 12 Dは、 3つの第 1リード 1と、 1つの第 2リ一ド 2とを備えた電子部品に 対して本発明を適用した実施形態を示している。 この電子部品では、 樹脂パッ ケージ 5の四隅部 50〜53のそれぞれに各リード 1, 2が配置されており、 これら のリード 1 , 2における相対向する側面 10 a, 10 b , 20 aが適宜円弧状面とされ て、 隣接するアイランド部 10や接続部 20の間が非早行状とされている。
もちろん、 4端子型の電子部品においても、 各側面 10 a, 10 b , 20 a , 20 bの 形態を図 12A〜Dに示した以外の形態とし、 隣接するリード 1, 2どうしの間を 非平行状としてもよい。
図 13ないし図 16は、 端子数が 5である電子部品に対して、 本発明を適用した実 施形態をそれぞれ示している。
図 13A〜図 13 Cには、 樹脂パッケージ 5の中央部にアイランド部 10が位置する とともに、 このアイランド部 10の周りに 4つの接続部 20が配置された電子部品が 例示されている。 これらの電子部品においては、 アイランド部 10または接続部 20 の適宜の側面 10 a, 20 aが円弧状面とされて、 アイランド部 10の側面 10 aと、 こ れに対向する側面 20 aとの間が非平行状とされている。
図 14 A〜図 14 Fには 2つの第 1 リード 1および 3つの第 2リード 2をそれぞれ 有する電子部品に対して、 図 15A〜図 15 Eには 3つの第 1 リード 1および 2つの 第 2リード 2をそれぞれ有する電子部品に対して、 図 16A〜図 16 Cには 4つの第 1 リード 1および 1つの第 2リード 2をそれぞれ有する電子部品に対して本発明 を適用した実施形態を例示してある。 これらの実施形態においても、 隣り合う リード 1 , 2における相対向する適宜の側面 10 a, 10 b , 20 a , 20 bが円弧状面 あるいは傾斜状面とされている。
もちろん、 5端子型の電子部品においても、 各側面 10 a , 10 b , 20 a , 20 bの 形態を図 13〜図 16に示した以外の形態とし、 隣接するリード 1, 2どうしの間を 非平行状としてもよい。
また、 本発明の技術思想は、 端子数が 6以上である電子部品に対しても適用可 能であり、 また端子数が 5以下の電子部品であっても、 図 1ないし図 16に例示し た電子部品以外のものについても適用可能である。

Claims

言青 求 の 範 SI
1 . 導体板から形成されるとともに、 半導体チップが実装されるアイランド部ま たはワイヤが接続される接続部を有するリードを複数備えた電子部品において、 互いに隣接する少なくとも一組のリードにおける相対向する側面どうしは、 非
平行状とされていることを特徴とする、 電子部 □□o
2 . 上記一組のリ一ドのうちの少なくとも 1つの側面は、 湾曲状面、 屈曲状面、 傾斜状面、 またはこれらを組み合わせた曲面を少なくとも- 部に有している、 言 求項 1に記載の電子部品。
3 . 上記一組のリードは、 1のリードが上記アイランド部を有しているとともに、 他のリ一ドが上記接続部を有している、 請求項 1に記載の電子部品。
4 . 上記一組のリードにおける相対向するそれぞれの側面は、 これらのリード間 を跨ぐワイヤと交差する側面である、 請求項 1に記載の電子部品。
5 . ダイオード、 トランジスタ、 またはこれらを組み合わせた機能を有する、 請 求項 1に記載の電子部品。 二青
6 . 上記一組のリ一ドは、 少なくとも 3以上のリ一ドからなるとともに、 1の リ一ドの側面が、 他の複数のリ一ドの側面と対向している、 請求項 1に記載の電
PCT/JP2000/004385 1999-07-02 2000-06-30 Electronic part WO2001003184A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/019,391 US6538306B1 (en) 1999-07-02 2000-06-30 Electronic part
EP00942439A EP1207554A4 (en) 1999-07-02 2000-06-30 ELECTRONIC COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11/188534 1999-07-02
JP18853499 1999-07-02

Publications (1)

Publication Number Publication Date
WO2001003184A1 true WO2001003184A1 (en) 2001-01-11

Family

ID=16225396

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004385 WO2001003184A1 (en) 1999-07-02 2000-06-30 Electronic part

Country Status (5)

Country Link
US (1) US6538306B1 (ja)
EP (1) EP1207554A4 (ja)
KR (1) KR100633113B1 (ja)
CN (1) CN1174487C (ja)
WO (1) WO2001003184A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1343205A2 (en) * 2002-03-04 2003-09-10 Shinko Electric Industries Co. Ltd. Lead frame manufacturing method
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JPWO2013047533A1 (ja) * 2011-09-29 2015-03-26 シャープ株式会社 半導体装置
JP2019176066A (ja) * 2018-03-29 2019-10-10 アオイ電子株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142654A1 (de) * 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer Anzeige
US20050148681A1 (en) * 2003-10-02 2005-07-07 Schoen Catherine A. Photoinitiator and ink
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
TWI454195B (zh) * 2012-04-19 2014-09-21 Chunghwa Picture Tubes Ltd 固設半導體晶片於線路基板之方法及其結構
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343465U (ja) * 1986-09-03 1988-03-23
JPH04137064U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 半導体装置の構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JPS6343465A (ja) 1986-08-09 1988-02-24 Fujitsu Ltd 密着型イメ−ジセンサの駆動方式
JPS63260155A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 半導体装置
US4750675A (en) 1987-10-05 1988-06-14 General Motors Corporation Damped opening poppet covered orifice fuel injection nozzle
JPH01278031A (ja) * 1988-04-28 1989-11-08 Mitsubishi Electric Corp 半導体装置
JPH04137064A (ja) 1990-09-28 1992-05-12 Canon Inc 文書処理装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JPH0590643A (ja) * 1991-09-30 1993-04-09 Victor Co Of Japan Ltd 発光装置
JPH05190751A (ja) * 1992-01-10 1993-07-30 Nec Corp 半導体装置
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JPH05315493A (ja) 1992-05-08 1993-11-26 Sony Corp 金属パッケージ用リードフレームとこれを用いた半導体装置
JPH0653554A (ja) * 1992-07-28 1994-02-25 Rohm Co Ltd 光半導体デバイス
JPH0685145A (ja) * 1992-09-02 1994-03-25 Toshiba Corp 半導体装置
JP3117812B2 (ja) 1992-09-17 2000-12-18 アピックヤマダ株式会社 リードフレーム及びその製造方法
JPH06204569A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 発光ダイオードの構造
JPH07307424A (ja) 1994-05-10 1995-11-21 Hitachi Cable Ltd トランジスタリードフレーム
US5489800A (en) * 1994-08-31 1996-02-06 Motorola, Inc. Dual channel small outline optocoupler package and method thereof
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
JPH09213855A (ja) 1996-01-30 1997-08-15 Nec Corp 中空プラスチックパッケージ用リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343465U (ja) * 1986-09-03 1988-03-23
JPH04137064U (ja) * 1991-06-17 1992-12-21 日本電気株式会社 半導体装置の構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1207554A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
EP1343205A2 (en) * 2002-03-04 2003-09-10 Shinko Electric Industries Co. Ltd. Lead frame manufacturing method
EP1343205A3 (en) * 2002-03-04 2004-09-08 Shinko Electric Industries Co. Ltd. Lead frame manufacturing method
JPWO2013047533A1 (ja) * 2011-09-29 2015-03-26 シャープ株式会社 半導体装置
JP2019176066A (ja) * 2018-03-29 2019-10-10 アオイ電子株式会社 半導体装置

Also Published As

Publication number Publication date
EP1207554A1 (en) 2002-05-22
CN1174487C (zh) 2004-11-03
KR100633113B1 (ko) 2006-10-11
KR20020036968A (ko) 2002-05-17
US6538306B1 (en) 2003-03-25
EP1207554A4 (en) 2008-07-02
CN1359537A (zh) 2002-07-17

Similar Documents

Publication Publication Date Title
US10886204B2 (en) Semiconductor device with lead terminals having portions thereof extending obliquely
US6084294A (en) Semiconductor device comprising stacked semiconductor elements
JP4454916B2 (ja) 固体電解コンデンサ
US5635760A (en) Surface mount semiconductor device
JPH04179264A (ja) 樹脂封止型半導体装置
JP2007005760A (ja) チップ形固体電解コンデンサ
JPH10303356A (ja) リードフレームとそれを用いた半導体パッケージ及びその製造方法
US9887150B2 (en) Semiconductor device
JP2005203775A (ja) マルチチップパッケージ
WO2001003184A1 (en) Electronic part
JP3697594B2 (ja) 低インダクタンスコンデンサ
JP3542115B2 (ja) 固体電解コンデンサおよびその製造方法
JP3316409B2 (ja) 複数のicチップを備えた半導体装置の構造
JPH052011B2 (ja)
JP7265502B2 (ja) 半導体装置
JPH09107067A (ja) 半導体装置
JP2697001B2 (ja) チップ型固体電解コンデンサ
JP2004119579A (ja) 電子部品内蔵コネクタの製造方法
CN213242268U (zh) 一种贴片陶瓷电容器
JPH05259805A (ja) 圧電共振子
JP2568628Y2 (ja) 連鎖状電気接続子
KR100701696B1 (ko) 반도체 패키지의 제조 방법
JPH04340264A (ja) 表面実装型半導体装置
JP3103741B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2548871Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00809658.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 2000942439

Country of ref document: EP

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2001 508496

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 10019391

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017016916

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020017016916

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000942439

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020017016916

Country of ref document: KR