JP2548871Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2548871Y2 JP2548871Y2 JP2443091U JP2443091U JP2548871Y2 JP 2548871 Y2 JP2548871 Y2 JP 2548871Y2 JP 2443091 U JP2443091 U JP 2443091U JP 2443091 U JP2443091 U JP 2443091U JP 2548871 Y2 JP2548871 Y2 JP 2548871Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- notch
- insulating substrate
- electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本考案は、半導体素子収納用パッ
ケージ、特に、絶縁基板に位置決め用の切欠き部が形成
された半導体素子収納用パッケージに関する。
ケージ、特に、絶縁基板に位置決め用の切欠き部が形成
された半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】この種の半導体素子収納用パッケージと
して、中央に半導体素子の収納部を有しかつ少なくとも
１つの隅角部に位置決め用の切欠き部が形成された四角
形状の絶縁基板と、この絶縁基板に設けられたスルーホ
ールを有しかつ絶縁基板の主面周縁部に多数配置された
電極部と、スルーホールを介して電極部から収納部に延
びる内部配線とを備えたものが知られている。この半導
体素子収納用パッケージは、絶縁基板の収納部にＩＣ等
の半導体素子が収納され、位置決め用の切欠き部により
案内されて回路基板の所定部位に実装される。また、電
極部には、外部リード端子がろう付けされる。
して、中央に半導体素子の収納部を有しかつ少なくとも
１つの隅角部に位置決め用の切欠き部が形成された四角
形状の絶縁基板と、この絶縁基板に設けられたスルーホ
ールを有しかつ絶縁基板の主面周縁部に多数配置された
電極部と、スルーホールを介して電極部から収納部に延
びる内部配線とを備えたものが知られている。この半導
体素子収納用パッケージは、絶縁基板の収納部にＩＣ等
の半導体素子が収納され、位置決め用の切欠き部により
案内されて回路基板の所定部位に実装される。また、電
極部には、外部リード端子がろう付けされる。
【０００３】
【考案が解決しようとする課題】前記従来の半導体素子
収納用パッケージでは、スルーホールは、たとえば絶縁
基板用のセラミックグリーンシートにパンチング加工す
ることにより形成されている。ところが、位置決め用の
切欠き部付近でスルーホールの孔開け加工を行った場
合、スルーホールから位置決め用の切欠き部に向けてク
ラックが発生する場合がある。このクラックはグリーン
シートの焼成後もそのまま残るので、電極部にろう付け
された外部リード端子に外力が加わると、位置決め用の
切欠き部付近で絶縁基板が欠けることがある。
収納用パッケージでは、スルーホールは、たとえば絶縁
基板用のセラミックグリーンシートにパンチング加工す
ることにより形成されている。ところが、位置決め用の
切欠き部付近でスルーホールの孔開け加工を行った場
合、スルーホールから位置決め用の切欠き部に向けてク
ラックが発生する場合がある。このクラックはグリーン
シートの焼成後もそのまま残るので、電極部にろう付け
された外部リード端子に外力が加わると、位置決め用の
切欠き部付近で絶縁基板が欠けることがある。
【０００４】とくに、半導体素子の高集積化に伴い、電
極部が高密度に多数配置されたパッケージでは、いきお
いスルーホールと位置決め用の切欠き部との距離が短く
なるので、切欠き部で欠けが発生しやすい。
極部が高密度に多数配置されたパッケージでは、いきお
いスルーホールと位置決め用の切欠き部との距離が短く
なるので、切欠き部で欠けが発生しやすい。
【０００５】本考案の目的は、電極部に外力が加わった
場合でも、位置決め用の切欠き部付近での欠けが起こり
にくい半導体素子収納用パッケージを提供することにあ
る。
場合でも、位置決め用の切欠き部付近での欠けが起こり
にくい半導体素子収納用パッケージを提供することにあ
る。
【０００６】
【課題を解決するための手段】本考案の半導体素子収納
用パッケージは、中央に半導体素子の収納部を有しかつ
少なくとも１つの隅角部に位置決め用切欠き部が形成さ
れた四角形状の絶縁基板と、絶縁基板に設けられたスル
ーホールを有しかつ絶縁基板の主面周縁部に多数配置さ
れた電極部と、スルーホールを介して電極部から収納部
に延びる内部配線とを備えている。この半導体素子収納
用パッケージでは、位置決め用切欠き部に隣接する電極
部のスルーホールが、電極部よりも絶縁基板の中心側に
配置されている。
用パッケージは、中央に半導体素子の収納部を有しかつ
少なくとも１つの隅角部に位置決め用切欠き部が形成さ
れた四角形状の絶縁基板と、絶縁基板に設けられたスル
ーホールを有しかつ絶縁基板の主面周縁部に多数配置さ
れた電極部と、スルーホールを介して電極部から収納部
に延びる内部配線とを備えている。この半導体素子収納
用パッケージでは、位置決め用切欠き部に隣接する電極
部のスルーホールが、電極部よりも絶縁基板の中心側に
配置されている。
【０００７】
【作用】本考案の半導体素子収納用パッケージでは、位
置決め用切欠き部と、それに隣接する電極部のスルーホ
ールとの距離が充分に確保されているので、スルーホー
ルを設ける工程等で当該スルーホールと位置決め用切欠
き部との間にはクラックが発生しにくい。したがって、
位置決め用切欠き部に隣接する電極部に外力が加わって
も、その電極部付近での絶縁基板の欠けは起こりにく
い。
置決め用切欠き部と、それに隣接する電極部のスルーホ
ールとの距離が充分に確保されているので、スルーホー
ルを設ける工程等で当該スルーホールと位置決め用切欠
き部との間にはクラックが発生しにくい。したがって、
位置決め用切欠き部に隣接する電極部に外力が加わって
も、その電極部付近での絶縁基板の欠けは起こりにく
い。
【０００８】
【実施例】図１及び図２に、本考案の一実施例に係る半
導体素子収納用パッケージ１を示す。図において、半導
体素子収納用パッケージ１は、たとえばセラミック等の
電気絶縁材料からなるパッケージ本体２を有している。
パッケージ本体２は、概ね正方形の板状であり、その中
央には平面が正方形状の凹部３が設けられている。凹部
３のさらに中央には、平面が正方形状のキャビティ４が
設けられている。凹部３とキャビティ４との境界には、
水平な段部３ａが形成されている。また、パッケージ本
体２の隅角部には、１つの隅角部を除いて頂点が対角線
上に位置するようＬ字状に切り欠かれた切欠き部５が形
成されている。この切欠き部５は、半導体収納用パッケ
ージ１を回路基板に実装する際に、その位置決めを行う
ためのものである。
導体素子収納用パッケージ１を示す。図において、半導
体素子収納用パッケージ１は、たとえばセラミック等の
電気絶縁材料からなるパッケージ本体２を有している。
パッケージ本体２は、概ね正方形の板状であり、その中
央には平面が正方形状の凹部３が設けられている。凹部
３のさらに中央には、平面が正方形状のキャビティ４が
設けられている。凹部３とキャビティ４との境界には、
水平な段部３ａが形成されている。また、パッケージ本
体２の隅角部には、１つの隅角部を除いて頂点が対角線
上に位置するようＬ字状に切り欠かれた切欠き部５が形
成されている。この切欠き部５は、半導体収納用パッケ
ージ１を回路基板に実装する際に、その位置決めを行う
ためのものである。
【０００９】パッケージ本体２の主面の周縁には、多数
の電極６が配置されている。上述の切欠き部５に隣接す
る電極６を除いた他の電極６は、概ね長方形状であり、
内側先端に垂直なスルーホール７を有している。スルー
ホール７内には、電極６を構成しているのと同様の導電
材８が配置されている（図２）。パッケージ本体２内に
は、スルーホール７の下端から凹部３の段部３ａにかけ
て水平に延びる内部配線９が配置されている。各内部配
線９の段部３ａ側端部は、図１に示すように、互いに平
行に配置されている。
の電極６が配置されている。上述の切欠き部５に隣接す
る電極６を除いた他の電極６は、概ね長方形状であり、
内側先端に垂直なスルーホール７を有している。スルー
ホール７内には、電極６を構成しているのと同様の導電
材８が配置されている（図２）。パッケージ本体２内に
は、スルーホール７の下端から凹部３の段部３ａにかけ
て水平に延びる内部配線９が配置されている。各内部配
線９の段部３ａ側端部は、図１に示すように、互いに平
行に配置されている。
【００１０】切欠き部５に隣接する電極６は、図３に示
すように、パッケージ本体２の中心方向に延びる突出部
６ａを有している。突出部６ａの先端には、他の電極６
と同様のスルーホール７が形成されており、このスルー
ホール７下端からは上述と同様の内部配線９が延びてい
る。なお、切欠き部５の両側に配置された電極６，６か
ら延びる突出部６ａ，６ａは、図３に示すように、パッ
ケージ本体２と同様の材料からなる絶縁被膜１０により
被覆されている。
すように、パッケージ本体２の中心方向に延びる突出部
６ａを有している。突出部６ａの先端には、他の電極６
と同様のスルーホール７が形成されており、このスルー
ホール７下端からは上述と同様の内部配線９が延びてい
る。なお、切欠き部５の両側に配置された電極６，６か
ら延びる突出部６ａ，６ａは、図３に示すように、パッ
ケージ本体２と同様の材料からなる絶縁被膜１０により
被覆されている。
【００１１】前記半導体素子収納用パッケージ１は、キ
ャビティ４に対応する凹部を有しかつ内部配線９を形成
するための導電性ペーストが印刷されたセラミックグリ
ーンシートと、凹部３を形成するための孔を有しかつ所
定位置にスルーホール７を形成するためのパンチング加
工が施されたセラミックグリーンシートとを積層し、両
セラミックグリーンシートを焼成して一体化することに
より製造される。この製造工程では、切欠き部５とスル
ーホール７との距離が充分に確保されているので、セラ
ミックグリーンシートには、パンチング加工時に、パン
チング加工部から切欠き部へのクラックが発生しにく
い。したがって、セラミックグリーンシートの焼成によ
り得られたパッケージ本体２では、従来例に比べて切欠
き部５付近で亀裂が発生しにくい。
ャビティ４に対応する凹部を有しかつ内部配線９を形成
するための導電性ペーストが印刷されたセラミックグリ
ーンシートと、凹部３を形成するための孔を有しかつ所
定位置にスルーホール７を形成するためのパンチング加
工が施されたセラミックグリーンシートとを積層し、両
セラミックグリーンシートを焼成して一体化することに
より製造される。この製造工程では、切欠き部５とスル
ーホール７との距離が充分に確保されているので、セラ
ミックグリーンシートには、パンチング加工時に、パン
チング加工部から切欠き部へのクラックが発生しにく
い。したがって、セラミックグリーンシートの焼成によ
り得られたパッケージ本体２では、従来例に比べて切欠
き部５付近で亀裂が発生しにくい。
【００１２】次に、前記半導体素子収納用パッケージ１
の使用方法について説明する。前記半導体素子収納用パ
ッケージ１のキャビティ４の底面には、樹脂、ガラス、
ろう材等の接着材を介して半導体素子１１が固定され
る。そして、この半導体素子１１の各電極は、それぞれ
ボンディングワイヤ１２により対応する内部配線９に接
続される。また、パッケージ本体２の凹部３は、蓋体１
３により封止される。蓋体１３は、パッケージ本体２と
同様にセラミック等の電気絶縁材料からなる板状の部材
であり、ろう材１４により凹部３の周縁に固定される。
の使用方法について説明する。前記半導体素子収納用パ
ッケージ１のキャビティ４の底面には、樹脂、ガラス、
ろう材等の接着材を介して半導体素子１１が固定され
る。そして、この半導体素子１１の各電極は、それぞれ
ボンディングワイヤ１２により対応する内部配線９に接
続される。また、パッケージ本体２の凹部３は、蓋体１
３により封止される。蓋体１３は、パッケージ本体２と
同様にセラミック等の電気絶縁材料からなる板状の部材
であり、ろう材１４により凹部３の周縁に固定される。
【００１３】パッケージ本体２の各電極６には、短冊状
の外部リード端子１４がろう付けされる。なお、切欠き
部５に隣接する電極６では、外部リード端子１４の取り
付け強度は、突出部６ａへのろう材の流れが絶縁被膜１
０により規制されるため、他の電極６に取り付けられた
外部リード端子１４の場合とほぼ同じになる。また、切
欠き部５に隣接する電極６では、上述のように突出部６
ａへのろう材の流れが規制されるので、電気抵抗値が変
化しにくい。
の外部リード端子１４がろう付けされる。なお、切欠き
部５に隣接する電極６では、外部リード端子１４の取り
付け強度は、突出部６ａへのろう材の流れが絶縁被膜１
０により規制されるため、他の電極６に取り付けられた
外部リード端子１４の場合とほぼ同じになる。また、切
欠き部５に隣接する電極６では、上述のように突出部６
ａへのろう材の流れが規制されるので、電気抵抗値が変
化しにくい。
【００１４】半導体素子１１、蓋体１３及び外部リード
端子１４が装着された半導体素子収納用パッケージ１
は、切欠き部５により案内されて回路基板の所定部位に
実装され、リード端子１４が回路基板の所定部位に接続
される。回路基板に実装された半導体素子収納用パッケ
ージ１では、外部リード端子１４に外力が加わった場合
でも、切欠き部５付近でのパッケージ本体２の欠けは生
じにくい。
端子１４が装着された半導体素子収納用パッケージ１
は、切欠き部５により案内されて回路基板の所定部位に
実装され、リード端子１４が回路基板の所定部位に接続
される。回路基板に実装された半導体素子収納用パッケ
ージ１では、外部リード端子１４に外力が加わった場合
でも、切欠き部５付近でのパッケージ本体２の欠けは生
じにくい。
【００１５】
【考案の効果】本考案の半導体素子収納用パッケージで
は、絶縁基板の位置決め用切欠き部に隣接する電極部の
スルーホールが、電極部よりも絶縁基板の中心側に配置
されているため、位置決め用切欠き部付近に外力が加わ
っても、絶縁基板の欠けは起こりにくい。
は、絶縁基板の位置決め用切欠き部に隣接する電極部の
スルーホールが、電極部よりも絶縁基板の中心側に配置
されているため、位置決め用切欠き部付近に外力が加わ
っても、絶縁基板の欠けは起こりにくい。
【図１】本考案の一実施例の平面図。
【図２】図１のII−II断面図。
【図３】図１のＡ部の拡大図。
１ 半導体素子収納用パッケージ ２ パッケージ本体 ４ キャビティ ５ 切欠き部 ６ 電極 ７ スルーホール ９ 内部配線
Claims (1)
- 【請求項１】中央に半導体素子の収納部を有する、少な
くとも１つの隅角部に位置決め用切欠き部が形成された
四角形状の絶縁基板と、前記絶縁基板に設けられたスル
ーホールを有しかつ前記絶縁基板の主面周縁部に多数配
置された電極部と、前記スルーホールを介して前記電極
部から前記収納部に延びる配線層とを備えた半導体素子
収納用パッケージにおいて、前記位置決め用切欠き部に
隣接する前記電極部の前記スルーホールが、前記電極部
よりも前記絶縁基板の中心側に配置されていることを特
徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2443091U JP2548871Y2 (ja) | 1991-03-18 | 1991-03-18 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2443091U JP2548871Y2 (ja) | 1991-03-18 | 1991-03-18 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111753U JPH04111753U (ja) | 1992-09-29 |
| JP2548871Y2 true JP2548871Y2 (ja) | 1997-09-24 |
Family
ID=31909395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2443091U Expired - Lifetime JP2548871Y2 (ja) | 1991-03-18 | 1991-03-18 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548871Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5743561B2 (ja) * | 2010-08-31 | 2015-07-01 | 京セラ株式会社 | 配線基板 |
-
1991
- 1991-03-18 JP JP2443091U patent/JP2548871Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111753U (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262878B1 (en) | Chip capacitor | |
| US6372985B1 (en) | Package for electronic components | |
| EP0333374A2 (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
| JPH04233257A (ja) | 大規模集積電子部品 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| EP0200232A2 (en) | Decoupling capacitor and method of formation thereof | |
| JPS6348183B2 (ja) | ||
| JP2548871Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| CN114762098A (zh) | 电子部件收纳用封装件、电子装置及电子模块 | |
| US4622619A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPH0888103A (ja) | 面実装電子部品 | |
| US20190139875A1 (en) | Flat no-lead package with surface mounted structure | |
| CN110832773B (zh) | 电子部件收纳用封装、电子装置以及电子模块 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JP3447025B2 (ja) | 表面実装型電子部品及びその製造方法 | |
| JP2003198310A (ja) | 圧電振動子収納用パッケージ | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0686345U (ja) | 複合半導体装置 | |
| JP3840116B2 (ja) | 多数個取り配線基板 | |
| JP2567100Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |