JPS6348183B2 - - Google Patents

Info

Publication number
JPS6348183B2
JPS6348183B2 JP55135057A JP13505780A JPS6348183B2 JP S6348183 B2 JPS6348183 B2 JP S6348183B2 JP 55135057 A JP55135057 A JP 55135057A JP 13505780 A JP13505780 A JP 13505780A JP S6348183 B2 JPS6348183 B2 JP S6348183B2
Authority
JP
Japan
Prior art keywords
substrate
package
shell
circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55135057A
Other languages
English (en)
Other versions
JPS5651845A (en
Inventor
Shii Bizaa Ronarudo
Jeemusu Esutepu Jii
Esu Kosubitsuto Aran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hybrid Systems Corp
Original Assignee
Hybrid Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hybrid Systems Corp filed Critical Hybrid Systems Corp
Publication of JPS5651845A publication Critical patent/JPS5651845A/ja
Publication of JPS6348183B2 publication Critical patent/JPS6348183B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、集積回路などの超小形電子回路パ
ツケージ、特にハイブリツド回路パツケージ(密
封体)の改良に関するものである。
電子回路のパツケージ(密封体)としては、従
来種々のものが知られている。例えば、集積回路
組成体を配設したプリント回路基板には、複数本
のターミナルピンが列状に植設されており、この
ようにプラント回路基板はプラスチツクシエル又
はケースに納められている。そして、プリント回
路基板は、該基板上に配設の電子部品などの突起
物がシエル又はケースの内壁面に突き当らないよ
う内底面との間に空間が残されるようにシエル又
はケース内に納められていて、シエル内部にはエ
ポキシ樹脂又はその他の密閉材が充填され、底蓋
部材が被着されて全体が密封状態となるもので、
ターミナルピンのみが底蓋部材から外方へ突出し
ている。このような密封状態のものは長方形の小
箱状のもので底側にはターミナルピンが突出して
いる。
従来、ハイブリツド回路として知られている集
積回路などの電子回路においては、セラミツク基
板の片面又は両面に厚い又は薄いフイルムにより
導電性及び/或はレジストパターンが形成され、
基板の適当部分に固定されたモノリシツク集積回
路チツプ及びその他のチツプ、素子は、ワイヤボ
ンデイングを介して前記パターンと接続してい
る。ハーメチツク密封においては、ハイブリツド
回路は、メタルハウジングにマウントされてお
り、メタルハウジングは溶着などされて湿気やガ
スが透過しないようになつている。
広く用いられているハイブリツド回路パツケー
ジ技術によれば、片面にハイブリツド回路を有す
るセラミツク基板は、反対面を介してメタルヘツ
ダーにマウントされており、メタルヘツダーに
は、ターミナルピンが二列状態の形で植設してあ
る。これらのターミナルピンは、電気絶縁性のガ
ラス・メタルシールを介してヘツダーから突出し
ており、セラミツク基板をマウントしたヘツダー
の表面から部分的に突出している。ハイブリツド
回路には回路の一部がターミナルピンとワイヤ結
合により電気的に接続しており、金属製の蓋が回
路基板を覆い、ヘツダーの周縁がろう付などの手
段で封止され、密封体(パツケージ)となる。
前記したハイブリツド回路パツケージは、ハー
メチツクシール状となり、回路を機械的に保護す
るものであるから、製造コストが高く、経済的見
地からは感心できない。コストを安く製造するに
は、ハイブリツド回路そのものをエポキシ樹脂な
どの密封体で完全に覆うようにしてもよいが、こ
の被覆手段であると耐湿性の点で問題があり、湿
度が浸透して回路機能を阻害せしめる恐れがあ
る。
そこで、この発明は、比較的低コストで、しか
も耐湿性が完全であり、広く多方面に使用できる
ハイブリツド回路パツケージを提供することを目
的とする。ハイブリツド回路それ自体は、公知の
もので、セラミツク基板の片面又は両面に回路パ
ターンが形成されており、モノリシツクチツプや
その他の素子類などが基板上に固定され、回路部
分とワイヤー結合している。そして、複数本のタ
ーミナルピンが基板の一側縁又は周縁にそつて列
状に植設されている。これらターミナルピンの植
設はピンクリツプを介して行われ、ピンクリツプ
は、基板上の取付パツドに半田付などして固定さ
れている。そして、回路基板とターミナルピン
は、これら所定位置に保持する構造を備えたプラ
スチツクシエル又はケースに納められる。このシ
エルは、以下に詳しく説明するように、回路基板
を支える段部、ターミナルピンとピンクリツプを
支える段部及び回路基板の外表面と略面一の段部
を備え、回路基板と段部との隙間を密封材により
密封して回路基板を納めたシエルを密封し、ター
ミナルピンのみ外部へ突出させた構造で、密封材
は基板の全体又は周縁のみを被覆する。
つぎに、この発明を図示の実施例により説明す
る。
図示のハイブリツド回路(集積回路)は、長方
形のシエル10を備えており、シエル10は前壁
12、後壁14、側壁16,18を有している。
四隅の各角隅部20は、シエル10の上縁より
も突出しており、回路基板(ボード)の上と、回
路板に載せた回路パツケージの面(前記上面と対
面する)との間に空間が生ずるようになつてい
る。
シエル10の前壁12と後壁14の内側面に
は、段部22,24が形成されていて、これら段
部は、シエル10の内底面26と平行になつてお
り、かつ同じ高さ位置に形成されている。また、
左右の側壁16,18の内側面にも、段部28,
30が形成され、これら段部28,30は、両者
ともに等高位置に形成されているがそれぞれ前記
した段部22,24よりも所定の寸法だけ一段高
く段違いになつている。さらに、シエル10の四
方を囲む側壁(前壁、後壁および左右の側壁)の
内側面には、前記した段部28,30よりも高い
位置に段部32が設けてあり、前、後、左右の側
壁は、それぞれ二重に段部が形成され、段部2
2,24が上壁の内面26に対し最も低く、段部
28,30が中位、段部32が上位々置にあり、
段部32はすべて等しい高さに形成されている。
回路基板34は、シエル10内に配置され、左右
の側壁16,18の段部28,30により支持さ
れる(第5図参照)。
回路基板の端縁には、複数本のターミナルピン
36が間隔をおいてターミナルクリツプ38を介
し止着されている。これらターミナルクリツプ3
8は、ターミナルピン36と一体でも、また一体
的に連結されているものでもよく、導電性のろう
付(ソルダー)パツド40に係合する。そして、
ターミナルピンは回路基板に対し、ろう付(はん
だ付)42により固着されている。
ターミナルピン36は、回路基板の長さ方向の
端縁にそつて配列されて一般に広く知られている
デユアル−イン−ラインピンの形態を呈してい
る。そして、回路基板34は、その内側面44に
薄い、または厚いフイルムによる通常の方法で形
成された導電性および/または、抵抗エレメント
のパターンを有しており、また集積チツプおよび
その他のチツプ組成体なども前記内側面の適当な
部分に固定されている。ターミナルピンは、導線
46により回路の持定部分と電気的に接続してい
る。段部28,30は、内面26から十分離れて
いるため、その間に内部空間が確保され、この内
部空間にハイブリツド回路(集積回路)エレメン
トや導線などが納められる。
シエル10に回路基板を納めると、ターミナル
ピン36とターミナルクリツプ38は、段部2
2,24に適合する(第6図参照)。ターミナル
ピン36は、シエル10から外方へ突出し、シエ
ルの後壁12と概ね平行に立設されている。回路
基板34の外表面は、四方に位置する最上位の段
部32とほぼ面一になつている。そして、シエル
10の中位の段部28,30に支承されている回
路基板34の四方周縁、即ち、段部32と回路基
板34の境目、隙間にそつてぐるり密封部材48
が施され、境目、隙間は、完全にシールされてい
る(第5図参照)。
さらにまた第6図に示すように、密閉層50を
回路基板34の外表面全面、回路基板とシエルの
四方側壁との境目、隙間に施して、全体を密閉し
てもよい。密閉層50を回路基板の外表面に施す
ため、回路基板の内表面を含めて回路基板の内外
表面全体に密閉層を施してもよくこれらの密閉手
段により、湿気が内部に浸入するおそれは皆無と
なる。いずれの場合でも、ターミナルピン36は
基部を囲む密閉材により硬く固められ、回路基板
に取付けられたターミナルピンは、不動のものと
なる。そして、このようにモールド状態に密閉さ
れたハイブリツド回路パツケージは耐リーク基準
(耐湿性)に合致し、きわめて実用性に富むもの
である。
シエルは、例えばグラスフアイバを充填したジ
アリルフタレートなどのプラスチツク材料で成形
されるものでその寸法は、納めるハイブリツド回
路基板の寸法に応じて定まる。また、密閉部材
(素材)(シーリング材)としては、エポキシ樹脂
などの密着、密封性に富む素材が用いられ、これ
によつて耐リーク性が向上する。
なおこの発明は、図示の実施例のみに限定され
るものではない。
【図面の簡単な説明】
図面は、この発明の実施例を示すもので第1図
は、下面を上側にして見た一部裁断斜視図、第2
図は、シエルの平面図、第3図は、第2図3−3
線矢視方向断面図、第4図は、第2図4−4線矢
視方向断面図、第5図は、要部断面図、第6図
は、他の例の要部断面図である。 10……シエル、12……前壁、14……後
壁、16,18……側壁、22,24,28,3
0,32……段部、26……シエルの内面、34
……回路基板、36……ターミナルピン、38…
…ターミナルクリツプ、44……回路基板の内表
面、48……密閉部材、50……密閉層。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク基板、前記基板の少なくとも一面
    に設けられたフイルム回路、前記基板上にあつ
    て、前記フイルム回路にワイヤ接続された1個以
    上のモノリシツプ、前記基板の少なくとも一縁に
    沿つて配列され、それぞれピンクリツプで前記基
    板に固定された端子ピン列、および前記ピンと回
    路とを相互接続するワイヤボンドを備えるハイブ
    リツド回路のパツケージであつて、 前記ハイブリツド回路を収容する内部空間を画
    成する上壁および4辺の側壁で構成されるほぼ矩
    形のシエルと、 前記上壁内面から第1の距離を置いて相対する
    第1対の側壁に沿つて延び、前記基板の相対縁部
    を係合支持する第1の段部と、 前記上壁内面から、前記第1の距離より小さい
    第2の距離を置いて相対する第2対の側壁に沿つ
    て延び、前記端子ピンと関連ピンクリツプとを収
    容する第2の段部と、 前記上壁内面から、前記第1の距離より大きい
    第3の距離を置いて前記4辺の側壁に沿つて延
    び、前記基板の周りを包囲する表面を形成する第
    3の段部を備えるシエルと、 前記基板外面の少なくとも周辺部、および前記
    第3の段部に結合され、前記パツケージを密封す
    ると共に、前記パツケージを通つて延びる端子ピ
    ンを固定保持する密封体とからなることを特徴と
    するパツケージ。 2 前記密封体が、前記基板の外面全体に亘つて
    結合されていることを特徴とする特許請求の範囲
    第2項に記載のパツケージ。 3 前記シエルが、前記側壁周縁部から外側に延
    び、回路板の装着面と、前記回路板に装着された
    パツケージの相対面とを離間保持する一体形隅部
    を備えることを特徴とする特許請求の範囲第2項
    に記載のパツケージ。 4 前記シエルが、プラスチツク材で形成される
    ことを特徴とする特許請求の範囲第2項に記載の
    パツケージ。 5 前記第3の段部が、前記基板外面と実質的に
    共面を成す表面を有することを特徴とする特許請
    求の範囲第2項に記載のパツケージ。
JP13505780A 1979-09-27 1980-09-27 Hybrid circuit package Granted JPS5651845A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/079,581 US4272644A (en) 1979-09-27 1979-09-27 Electronic hybrid circuit package

Publications (2)

Publication Number Publication Date
JPS5651845A JPS5651845A (en) 1981-05-09
JPS6348183B2 true JPS6348183B2 (ja) 1988-09-28

Family

ID=22151446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13505780A Granted JPS5651845A (en) 1979-09-27 1980-09-27 Hybrid circuit package

Country Status (5)

Country Link
US (1) US4272644A (ja)
JP (1) JPS5651845A (ja)
DE (1) DE3036371A1 (ja)
FR (1) FR2466937A1 (ja)
GB (1) GB2060268B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3011730C2 (de) * 1980-03-26 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Gehäuse für elektrische Bauelemente, Bauelementegruppen oder integrierte Schaltungen
US4574162A (en) * 1982-03-26 1986-03-04 Kaufman Lance R Compact circuit package with improved construction for clamping to enhance heat transfer
US4845545A (en) * 1987-02-13 1989-07-04 International Rectifier Corporation Low profile semiconductor package
JPH0652831B2 (ja) * 1987-09-30 1994-07-06 株式会社日立製作所 自動車用電子回路装置の密封構造
DE3853632D1 (de) * 1988-12-19 1995-05-24 Matsutani Seisakusho Zahnärztliches Fräswerkzeug und Handstück.
US5051869A (en) * 1990-05-10 1991-09-24 Rockwell International Corporation Advanced co-fired multichip/hybrid package
US5058265A (en) * 1990-05-10 1991-10-22 Rockwell International Corporation Method for packaging a board of electronic components
DE4033999A1 (de) * 1990-10-25 1992-04-30 Siemens Ag Schaltungsmodul mit sicherheitsgehaeuse
DE4325942C2 (de) * 1993-08-03 1995-05-18 Duerrwaechter E Dr Doduco Hybridrahmen
US5749143A (en) * 1994-10-28 1998-05-12 Dallas Semiconductor Corporation Process for forming a module
US20030178718A1 (en) * 2001-11-05 2003-09-25 Ehly Jonathan P. Hermetically enhanced plastic package for microelectronics and manufacturing process
US20060250782A1 (en) * 2005-05-09 2006-11-09 Delta Electronics, Inc. Packaging process and structure of electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404215A (en) * 1966-04-14 1968-10-01 Sprague Electric Co Hermetically sealed electronic module
US3501582A (en) * 1968-04-18 1970-03-17 Burroughs Corp Electrical assembly
US3848077A (en) * 1970-10-16 1974-11-12 M Whitman Package for electronic semiconductor devices
US3689684A (en) * 1971-02-05 1972-09-05 Du Pont Lead frame connector and electronic packages containing same
US3737729A (en) * 1971-06-14 1973-06-05 Zeltex Inc Electronic package and method of construction
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
US3721747A (en) * 1972-03-15 1973-03-20 Coilcraft Inc Dual in-line package
DE2253627A1 (de) * 1972-11-02 1974-05-16 Philips Patentverwaltung Elektrisches bauelement in mikrotechnik, vorzugsweise halbleiterbauelement

Also Published As

Publication number Publication date
DE3036371A1 (de) 1981-04-16
GB2060268A (en) 1981-04-29
FR2466937A1 (fr) 1981-04-10
US4272644A (en) 1981-06-09
JPS5651845A (en) 1981-05-09
FR2466937B1 (ja) 1984-07-13
GB2060268B (en) 1984-02-15

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
US6380616B1 (en) Semiconductor component with a number of substrate layers and at least one semiconductor chip, and method of producing the semiconductor component
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
JPH05109975A (ja) 樹脂封止型半導体装置
JP2004003886A (ja) センサパッケージ
US5701033A (en) Semiconductor device
JPS6348183B2 (ja)
EP0560502B1 (en) Electronic circuit device and manufacturing method thereof
US5031025A (en) Hermetic single chip integrated circuit package
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JP2524482B2 (ja) Qfp構造半導体装置
JPH0726844Y2 (ja) 混成集積回路
JP2661115B2 (ja) Icカード
CN218730965U (zh) 半导体结构
JP2782640B2 (ja) 半導体装置の内部接続構造
JP2522182B2 (ja) 半導体装置
JP2604102Y2 (ja) 気密端子
JP2548871Y2 (ja) 半導体素子収納用パッケージ
JPH0138918Y2 (ja)
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
JPS6233342Y2 (ja)
JPS63104452A (ja) 半導体装置の製造方法