JP2004003886A - センサパッケージ - Google Patents

センサパッケージ Download PDF

Info

Publication number
JP2004003886A
JP2004003886A JP2002160450A JP2002160450A JP2004003886A JP 2004003886 A JP2004003886 A JP 2004003886A JP 2002160450 A JP2002160450 A JP 2002160450A JP 2002160450 A JP2002160450 A JP 2002160450A JP 2004003886 A JP2004003886 A JP 2004003886A
Authority
JP
Japan
Prior art keywords
package
sensor chip
semiconductor sensor
semiconductor
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002160450A
Other languages
English (en)
Inventor
Hidekazu Furukubo
古久保　英一
Masami Hori
堀　正美
Kazuya Nohara
野原　一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2002160450A priority Critical patent/JP2004003886A/ja
Priority to KR1020047001325A priority patent/KR100598711B1/ko
Priority to PCT/JP2003/006784 priority patent/WO2003102601A1/ja
Priority to US10/485,403 priority patent/US6906412B2/en
Priority to CNB038007541A priority patent/CN1250971C/zh
Priority to AU2003241930A priority patent/AU2003241930A1/en
Priority to EP03733177A priority patent/EP1510825A4/en
Publication of JP2004003886A publication Critical patent/JP2004003886A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】実装基板への実装に伴う半導体センサチップの特性変動を抑制できるセンサパッケージを提供する。
【解決手段】センサパッケージＰは、一面が開口し半導体センサチップ１が固定される矩形箱状のパッケージ２と、パッケージ２の開口部分を覆うようにパッケージ２に気密的に取着される矩形板状のリッド３を備えており、パッケージ２の内底面が半導体センサチップ１の固定面となっている。センサパッケージＰは、例えばガラスエポキシ基板などの実装基板４に半田を用いて実装され、パッケージ２が半田からなる半田部５により拘束される。パッケージ２は、半導体センサチップ１と実装基板４に拘束される部位（つまり、半田部５により拘束される部位）との間に他の部位に比べて薄肉の薄肉部２３が形成されている。薄肉部２３は、パッケージ２の内底面に溝２４を設けることにより形成されている。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体センサチップを収納するセンサパッケージに関するものである。
【０００２】
【従来の技術】
従来から、例えば半導体加速度センサチップのような半導体センサチップを収納するセンサパッケージとして、図２７に示す構成のものが知られている。図２７に示す構成のセンサパッケージＰは、半導体センサチップ１が固定され半導体センサチップ１の主表面側（図２７の上面側）が開放された矩形箱状のパッケージ２（図２８参照）と、パッケージ２の開口部分を覆うようにパッケージ２に気密的に取着される矩形板状のリッド３とを備えている。ここにおいて、パッケージ２は、内底面が半導体センサチップ１の固定面となっている。なお、パッケージ２およびリッド３はセラミックや合成樹脂などにより形成されている。
【０００３】
図２８に示すように、パッケージ２の内底面には端子台２１が一体に突設されており、端子台２１の表面には、半導体センサチップ１の主表面側に設けられたパッド１１とボンディングワイヤＷを介して電気的に接続されるボンディングパッド２２が配設されている。なお、パッド１１およびボンディングパッド２２はそれぞれ複数形成されている。
【０００４】
上述のセンサパッケージＰは、図２７に示すように、例えばガラスエポキシ基板などの実装基板４に半田を用いて実装され、パッケージ２が半田からなる半田部５により拘束されている。
【０００５】
ところで、上述のセンサパッケージＰの組立から実装にかけての工程は、図２９に示す流れで行われる。すなわち、まず、図２９（ａ）に示すように、パッケージ２の内底面に半導体センサチップ１をダイボンドペースト６により接着して固定した後、図２９（ｂ）に示すように、半導体センサチップ１のパッド１１（図２８参照）とパッケージ２のボンディングパッド２２（図２８参照）とをボンディングワイヤＷにより接続することで半導体センサチップ１とパッケージ２との電気的導通を確保し、その後、パッケージ２にリッド３を接合し、気密封止を行うことでセンサパッケージＰが形成される。このようにして形成されたセンサパッケージＰは、パッケージ２の下部（図２７における下部）の四隅部に形成され上記ボンディングパッド２２に電気的に接続されている導電パターン（図示せず）と実装基板４に形成されている導電パターン（図示せず）とを半田を介してリフローなどにより接続することで電気的導通を確保する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来構成のセンサパッケージＰでは、実装基板４の熱膨張などによって図３０に示すように実装基板４に反りが発生した場合に、実装基板４側からのひずみ（パッケージ２外部からのひずみ）が半導体センサチップ１に伝達しやすく、半導体センサチップ１の特性が変動して異常出力の発生を招く恐れがあり、結果的に半導体センサチップ１の出力を利用して動作する機器の誤動作を招く恐れがある。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、実装基板への実装に伴う半導体センサチップの特性変動を抑制できるセンサパッケージを提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、少なくとも半導体センサチップと実装基板に拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されてなることを特徴とするものであり、半導体センサチップと実装基板に拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができる。
【０００９】
請求項２の発明は、請求項１の発明において、前記パッケージが半田を介して前記実装基板に実装されるものであり、前記薄肉部は、前記パッケージが半田により拘束される部位と前記半導体センサチップとの間に形成されているので、半導体センサチップと実装基板に半田により拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるから、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができる。
【００１０】
請求項３の発明は、請求項１または請求項２の発明において、前記パッケージが前記半導体センサチップの主表面側が開放された箱状であって、前記パッケージの開口部分を覆うように前記パッケージに気密的に取着されるリッドを備え、前記薄肉部は、前記パッケージの内底面に溝を設けることにより形成されているので、前記薄肉部に外部からの塵や埃などが堆積するのを防止することができ、また、前記半導体センサチップを前記パッケージの固定面に対して接着剤を用いて接着固定している場合に接着剤の這い上がりを防止することができる。
【００１１】
請求項４の発明は、請求項１または請求項２の発明において、前記パッケージは、前記半導体センサチップの固定面と反対側の面に溝を設けることにより形成されているので、前記パッケージにおける前記半導体センサチップの固定面に導電パターンを形成することが可能となる。
【００１２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの平行な２辺それぞれに沿って形成されているので、前記パッケージとして多層積層型のパッケージを採用する場合に製造しやすい。
【００１３】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの４辺に沿って形成されているので、請求項５の発明に比べて前記実装基板側からのひずみがより伝達しにくくなる。
【００１４】
請求項７の発明は、請求項１ないし請求項６の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができる。
【００１５】
請求項８の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、固定面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする凹部が形成されてなることを特徴とするものであり、パッケージにおける半導体センサチップの固定面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする凹部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができる。
【００１６】
請求項９の発明は、請求項８の発明において、前記凹部と前記半導体センサチップの裏面との間の隙間に軟質性を有するダイボンディング材料が充填されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも（つまり、前記パッケージの固定面における前記半導体センサチップの裏面の拘束面積を低減しながらも）、前記半導体センサチップの接着強度を確保することができる。
【００１７】
請求項１０の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの周部が全周にわたって前記凹部の周部に載置されるように前記凹部の開口形状が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも前記半導体センサチップを安定して支持することができる。
【００１８】
請求項１１の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が十字状であり、前記パッケージは、前記半導体センサチップの四隅が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を請求項１０の発明よりも低減することができ、前記実装基板側からのひずみが前記半導体センサチップにより伝達しにくくなる。
【００１９】
請求項１２の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が矩形状であり、前記パッケージは、前記半導体センサチップの２辺が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を請求項１０の発明よりも低減することができ、前記実装基板側からのひずみが前記半導体センサチップにより伝達しにくくなる。
【００２０】
請求項１３の発明は、請求項１２の発明において、前記パッケージは、前記半導体センサチップにおいて複数のパッドの配列方向に平行な２辺が前記凹部の周部に載置され且つ前記パッドが前記凹部の周部に重なるようにように前記凹部の開口形状が設定されているので、前記半導体センサチップのパッドにボンディングワイヤをボンディングする際の衝撃に対する強度を確保することができ、ボンディング不良の発生を防止することができる。
【００２１】
請求項１４の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの中央部のみが前記固定面に載置されるように前記凹部の開口形状が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも前記半導体センサチップを安定して支持することができる。
【００２２】
請求項１５の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、半導体センサチップが位置決めして固定される第１の凹部が固定面に形成され、第１の凹部の内底面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする第２の凹部が形成されてなることを特徴とするものであり、パッケージにおける固定面に半導体センサチップが位置決めして固定される第１の凹部が形成されていることにより、半導体センサチップの位置決めが容易であり、また、第１の凹部の内底面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする第２の凹部が形成されていることにより、実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができる。
【００２３】
請求項１６の発明は、請求項８ないし請求項１５の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができる。
【００２４】
請求項１７の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の裏面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、前記裏面と実装基板とが離間するように突出する突出部が設けられてなることを特徴とするものであり、実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができる。
【００２５】
請求項１８の発明は、請求項１７の発明において、前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの平行な２辺それぞれに沿って形成されているので、前記実装基板に安定して実装しながらも前記実装基板側からのひずみが前記半導体センサチップに伝達するのを抑制することができる。
【００２６】
請求項１９の発明は、請求項１８の発明において、前記パッケージの外周形状が矩形状であって、前記パッケージはボンディングパッドが配置された端子台が１辺に沿って形成され、前記突出部は互いに平行で且つ端子台の延長方向と交差する２辺それぞれに沿って形成されているので、端子台の延長方向を左右方向としたときに左右の対称性を高めることができ、前記半導体センサチップにひずみが伝達しにくい。
【００２７】
請求項２０の発明は、請求項１７の発明において、前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの４辺に沿って形成されているので、前記実装基板に安定して実装しながらも前記実装基板側からのひずみが前記半導体センサチップに伝達するのを抑制することができる。
【００２８】
請求項２１の発明は、請求項１７ないし請求項２０の発明において、前記パッケージは、前記半導体センサチップと電気的に接続される回路素子を前記裏面に実装可能としてあるので、必要に応じて前記パッケージの前記裏面に回路素子を実装することが可能であって周辺回路を含む実装効率が高くなり、周辺回路を含めた上での低コスト化および小型化を図ることができる。
【００２９】
請求項２２の発明は、請求項１７ないし請求項２１の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができる。
【００３０】
【発明の実施の形態】
（実施形態１）
本実施形態のセンサパッケージＰの基本構成は図２７に示した従来構成と略同じであって、図２に示すように、半導体センサチップ１が固定され半導体センサチップ１の主表面側（図２（ｂ）の上面側）が開放された矩形箱状のパッケージ２（図３参照）と、パッケージ２の開口部分を覆うようにパッケージ２に気密的に取着される矩形板状のリッド３とを備えており、パッケージ２の内底面が半導体センサチップ１の固定面となっている。ここにおいて、パッケージ２はセラミックにより形成されているが、合成樹脂により形成してもよい。また、リッド３は金属により形成されているが、セラミックや合成樹脂により形成してもよい。なお、半導体センサチップ１はパッケージ２にダイボンドされている。
【００３１】
図３に示すように、パッケージ２の内底面には端子台２１が一体に突設されており、端子台２１の表面には、半導体センサチップ１の主表面側に設けられたパッド１１とボンディングワイヤＷを介して電気的に接続されるボンディングパッド２２が配設されている。なお、パッド１１およびボンディングパッド２２はそれぞれ複数形成されている。
【００３２】
ところで、本実施形態のセンサパッケージＰは、図１に示すように、例えばガラスエポキシ基板などの実装基板４に半田を用いて実装され、パッケージ２が半田からなる半田部５により拘束される点は上記従来構成と同じである（ただし、図１は実装基板４に反りが発生している状態を示している）が、半導体センサチップ１とパッケージ２が実装基板４に拘束される部位（つまり、半田部５により拘束される部位）との間に他の部位に比べて薄肉の薄肉部２３が形成されている点が相違する。ここにおいて、薄肉部２３は、パッケージ２の内底面に溝２４を設けることにより形成されている。なお、本実施形態では、外周形状が矩形状の半導体センサチップ１の平行な２辺に沿ってそれぞれ薄肉部２３が形成されている。
【００３３】
しかして、本実施形態のセンサパッケージＰでは、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００３４】
図４に一例として、半導体センサチップ１を半導体加速度センサとした例について、溝２４の有無それぞれの場合について、温度を６０℃だけ上昇させた時にガラスエポキシ基板からなる実装基板４とセラミックからなるパッケージ２との熱膨張係数差により生じる熱応力によるオフセット電圧の変化量（出力変化）をシミュレーションした結果を示す。同様に、図５に溝２４の有無それぞれの場合について、温度サイクル試験を行った場合の試験前の初期オフセット電圧に対する試験後のオフセット電圧の変化量（熱ヒステリシス）を測定した結果を示す。
【００３５】
図４および図５から、パッケージ２に溝２４を設けることで薄肉部２３を形成することにより、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動が抑制されていることが分かる。
【００３６】
また、パッケージ２における薄肉部２３は、パッケージ２の内底面に溝２４を設けることにより形成されているので、薄肉部２３にセンサパッケージＰの外部からの塵や埃などが堆積するのを防止することができ、また、半導体センサチップ１をパッケージ２の固定面に対して接着剤（ダイボンドペーストなどのダイボンディング材料）を用いて接着固定している場合に接着剤がパッケージ２の内面を沿って這い上がるのを防止することができる。
【００３７】
また、本実施形態では、パッケージ２における薄肉部２３が半導体センサチップ１の平行な２辺それぞれに沿って形成されているので、パッケージ２として多層積層型のパッケージを採用する場合に製造しやすい。
【００３８】
（実施形態２）
本実施形態のセンサパッケージＰの基本構成は実施形態１と略同じであって、図６に示すように、パッケージ２において半導体センサチップ１の固定面と反対側の面に溝２４を設けることにより薄肉部２３が形成されている点が相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００３９】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００４０】
また、本実施形態では、パッケージ２において半導体センサチップ１の固定面と反対側の面に溝２４を設けることにより薄肉部２３が形成されているので、パッケージ２における半導体センサチップ１の固定面であって半導体センサチップ１が載置されていない部位に導電パターンを形成することが可能になる。
【００４１】
（実施形態３）
本実施形態のセンサパッケージＰの基本構成は実施形態１と略同じであって、図７に示すように、パッケージ２の固定面において半導体センサチップ１を全周にわたって囲むように溝２４を設けることで半導体センサチップ１を全周にわたって囲む薄肉部２３が形成されている点に特徴がある。つまり、本実施形態では、パッケージ２における薄肉部２３の平面形状が矩形枠状であって、半導体センサチップ１の４辺に沿って形成されている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４２】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００４３】
また、本実施形態では、パッケージ２における薄肉部２３が半導体センサチップ１の４辺に沿って形成されているので、実施形態１，２に比べて実装基板４側からのひずみがより伝達しにくくなる。
【００４４】
（実施形態４）
本実施形態のセンサパッケージＰの基本構成は実施形態１と略同じであって、図８に示すように、パッケージ２が多層積層型セラミックパッケージ（積層セラミックパッケージ）により構成されている点が相違する。図示例のパッケージ２は、８枚のシートを利用して形成されている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４５】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００４６】
また、本実施形態では、パッケージ２が多層積層型セラミックパッケージよりなるので、パッケージ２として金型を用いて製造したセラミックパッケージを採用する場合に比べてパッケージ２を安価に製造することができる。
【００４７】
（実施形態５）
本実施形態のセンサパッケージＰの基本構成は実施形態１と略同じであって、図９および図１０に示すように、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくする凹部２５が形成されて点に特徴がある。ここいおいて、凹部２５は矩形状に開口されており（つまり、凹部２５の開口形状が矩形状である）、半導体センサチップ１の周部が全周にわたって凹部２５の周部に載置されるように凹部２５の開口寸法が設定されている。要するに、本実施形態におけるパッケージ２は、半導体センサチップ１の固定面に凹部２５が形成され、凹部２５を跨ぐ形で凹部２５の周部上に半導体センサチップ１が載置されている。また、本実施形態では、凹部２５と半導体センサチップ１の裏面との間の隙間に軟質性を有するダイボンディング材料（例えば、シリコーン樹脂などのシリコーン系のダイボンド剤）６が充填されている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００４８】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００４９】
また、本実施形態では、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくする凹部２５が形成されていることによっても、実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなるので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。なお、凹部２５が形成されていることで実装基板４へ実装していない状態でパッケージ２からのひずみが半導体センサチップ１に伝達しにくくなる。
【００５０】
また、本実施形態では、凹部２５と半導体センサチップ１の裏面との間の隙間に軟質性を有するダイボンディング材料６が充填されているので、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくしながらも（つまり、パッケージ２の固定面における半導体センサチップ１の裏面の拘束面積を低減しながらも）、半導体センサチップ１の接着強度を確保することができる。
【００５１】
また、本実施形態では、半導体センサチップ１の外周形状が矩形状であって、パッケージ２は半導体センサチップ１の周部が全周にわたって凹部２５の周部に載置されるように凹部２５の開口形状が設定されているので、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくしながらも半導体センサチップ１を安定して支持することができる。
【００５２】
（実施形態６）
本実施形態のセンサパッケージＰの基本構成は実施形態５と略同じであって、図１１および図１２に示すように、凹部２５の開口形状が十字状であり、半導体センサチップ１の四隅が凹部２５の周部に載置されるように凹部２５の開口寸法が設定されている点に特徴がある。つまり、本実施形態では、凹部２５の開口形状が半導体センサチップ１の裏面の四隅それぞれと重ならないような十字状に形成されている。なお、実施形態５と同様の構成要素には同一の符号を付して説明を省略する。
【００５３】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００５４】
また、本実施形態では、パッケージ２の固定面に形成した凹部２５の開口形状が十字状であり、パッケージ２は半導体センサチップ１の四隅が凹部２５の周部に載置されるように凹部２５の開口寸法が設定されているので、半導体センサチップ１の接着強度を確保しながらも、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を実施形態５よりも低減することができ、実装基板４側からのひずみが半導体センサチップ１により伝達しにくくなる。
【００５５】
（実施形態７）
本実施形態のセンサパッケージＰの基本構成は実施形態５と略同じであって、図１３および図１４に示すように、凹部２５の開口形状が矩形状であり、パッケージ２では半導体センサチップ１の２辺が凹部２５の周部に載置されるように凹部２５の開口形状が設定されている点に特徴がある。すなわち、本実施形態では、図１３および図１４中の半導体センサチップ１の左端部と右端部とがパッケージ２の固定面における凹部２５の周部に載置されるように凹部２５の開口寸法が設定されている。なお、実施形態５と同様の構成要素には同一の符号を付して説明を省略する。
【００５６】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００５７】
また、本実施形態では、半導体センサチップ１の外周形状が矩形状であって、凹部２５の開口形状が矩形状であり、パッケージ２は半導体センサチップ１の２辺が凹部２５の周部に載置されるように凹部２５の開口寸法が設定されているので、半導体センサチップ１の接着強度を確保しながらも、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を実施形態５よりも低減することができ、実装基板４側からのひずみが半導体センサチップ１により伝達しにくくなる。
【００５８】
（実施形態８）
本実施形態のセンサパッケージＰの基本構成は実施形態７と略同じであって、図１５および図１６に示すように、外周形状が矩形状の半導体センサチップ１においてパッド１１の配列方向（図１５の左右方向）に平行な２辺が凹部２５の周部に載置され且つパッド１１が凹部２５の周部に重なるようにように凹部２５の開口寸法が設定されている点に特徴がある。要するに、本実施形態では、半導体センサチップ１における複数のパッド１１とパッケージ２の固定面における凹部２５とが半導体センサチップ１の厚み方向（図１６の左右方向）において重ならないように凹部２５の開口寸法が設定されている。なお、実施形態７と同様の構成要素には同一の符号を付して説明を省略する。
【００５９】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００６０】
また、本実施形態では、実施形態７と同様に、半導体センサチップ１の外周形状が矩形状であって、凹部２５の開口形状が矩形状であり、パッケージ２は半導体センサチップ１の２辺が凹部２５の周部に載置されるように凹部２５の外形寸法が設定されているので、半導体センサチップ１の接着強度を確保しながらも、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を実施形態５よりも低減することができ、実装基板４側からのひずみが半導体センサチップ１により伝達しにくくなる。
【００６１】
しかも、本実施形態では、半導体センサチップ１においてパッド１１の配列方向に平行な２辺が凹部２５の周部に載置され且つパッド１１が凹部２５の周部に重なるようにように凹部２５の開口寸法が設定されているので、半導体センサチップ１のパッド１１にボンディングワイヤＷをボンディングする際の衝撃に対する強度を確保することができ、ボンディング不良の発生を防止することができる。したがって、歩留まりを高めることができるとともに信頼性を高めることができる。
【００６２】
（実施形態９）
本実施形態のセンサパッケージＰの基本構成は実施形態５と略同じであって、図１７および図１８に示すように、パッケージ２の固定面における凹部２５の開口形状が矩形枠状に形成されている点に特徴がある。要するに、本実施形態におけるパッケージ２は、外周形状が矩形状の半導体センサチップ１の中央部のみがパッケージ２の固定面に載置されるように凹部２５の開口形状が設定されている。なお、実施形態５と同様の構成要素には同一の符号を付して説明を省略する。
【００６３】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００６４】
また、本実施形態では、半導体センサチップ１の中央部のみがパッケージ２の固定面に載置されるように凹部２５の開口形状が設定されているので、半導体センサチップ１の接着強度を確保しながらも、パッケージ２における半導体センサチップ１の固定面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくでき、しかも、半導体センサチップ１を安定して支持することができる。
【００６５】
（実施形態１０）
本実施形態のセンサパッケージＰの基本構成は実施形態５と略同じであって、図１９に示すように、パッケージ２における固定面に半導体センサチップ１が位置決めして固定される第１の凹部２６が形成され、第１の凹部２６の内底面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくする第２の凹部２７が形成されている点に特徴がある。ここにおいて、第２の凹部２７と半導体センサチップ１の裏面との間に形成される隙間には実施形態５と同様に軟質性を有するダイボンディング材料６が充填されている。なお、実施形態５と同様の構成要素には同一の符号を付して説明を省略する。
【００６６】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００６７】
また、本実施形態では、パッケージ２の固定面に半導体センサチップ１が位置決めして固定される第１の凹部２６が形成され、第１の凹部２６の内底面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくする第２の凹部２７が形成されているので、パッケージ２における固定面に半導体センサチップ１が位置決めして固定される第１の凹部２６が形成されていることにより、半導体センサチップ１の位置決めが容易であり、また、第１の凹部２６の内底面に半導体センサチップ１が載置される面積を半導体センサチップ１の裏面の面積よりも小さくする第２の凹部２７が形成されていることにより、実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなるので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップの特性変動を抑制することができる。
【００６８】
なお、図示していないが実施形態５〜１０においても、実施形態４と同様にパッケージ２を多層積層型セラミックパッケージにより構成すれば、パッケージ２として金型を用いて製造したセラミックパッケージを採用する場合に比べてパッケージ２を安価に製造することができる。
【００６９】
（実施形態１１）
本実施形態のセンサパッケージＰの基本構成は実施形態１と略同じであって、図２０〜図２２に示すように、パッケージ２に、パッケージ２の裏面（半導体センサチップ１の固定面と反対側の面）と実装基板４とが離間するように突出する突出部２８が一体に設けられ、突出部２８の先端部が実装基板４に拘束される点に特徴がある。ここにおいて、本実施形態では、パッケージ２の外周形状が矩形状であって、突出部２８はパッケージ２の平行な２辺それぞれに沿って形成されている。つまり、本実施形態では、図２０（ｃ）における左端部と右端部とにそれぞれ突出部２８が設けられている。また、各突出部２８の先端面には図２０（ｃ）に示すようにそれぞれ複数のランド２９が配設されている。ランド２９は半田部５を介して実装基板４の導電パターンと電気的に接続される。なお、実施形態１および従来構成と同様の構成要素には同一の符号を付して説明を省略する。
【００７０】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００７１】
また、本実施形態では、パッケージ２にパッケージ２の裏面と実装基板４とが離間するように突出する突出部２８が設けられ、突出部２８の先端部が実装基板４に拘束されることによっても、実装基板４からのひずみが半導体センサチップ１に伝達しにくくなるので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００７２】
また、本実施形態では、突出部２８がパッケージ２の平行な２辺それぞれに沿って形成されているので、センサパッケージＰを実装基板４に安定した状態で実装しながらも実装基板４側からのひずみが半導体センサチップ１に伝達するのを抑制することができる。
【００７３】
また、パッケージ２の端子台２１はパッケージ２の外周形状における１辺に沿って形成され、当該１辺に沿って複数のボンディングパッド２１が配列されており、突出部２８は互いに平行で且つ端子台２１の延長方向（ボンディングパッド２１の配列方向）と交差する２辺それぞれに沿って形成されているので、端子台２１の延長方向を左右方向としたときに左右の対称性を高めることができ、線対称なひずみ分布を相殺することができ、半導体センサチップ１にひずみが伝達しにくい。
【００７４】
（実施形態１２）
本実施形態のセンサパッケージＰの基本構成は実施形態１１と略同じであって、図２３および図２４に示すように、突出部２８がパッケージ２の裏面の周部の全周にわたって突設されており、突出部２８の形状が矩形枠状になっている点が相違する。つまり、本実施形態では、パッケージ２の裏面と実装基板４との間を離間させる突出部２８がパッケージ２の４辺に沿って形成されている。なお、実施形態１１と同様の構成要素には同一の符号を付して説明を省略する。
【００７５】
しかして、本実施形態のセンサパッケージＰでは、実施形態１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００７６】
また、本実施形態では、パッケージ２にパッケージ２の裏面と実装基板４とが離間するように突出する突出部２８が設けられ、突出部２８の先端部が実装基板４に拘束されることによっても、実装基板４からのひずみが半導体センサチップ１に伝達しにくくなるので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００７７】
しかも、パッケージ２の外周形状が矩形状であって、突出部２８がパッケージ２の４辺に沿って形成されているので、センサパッケージＰを実装基板４に安定して実装しながらも実装基板４側からのひずみが半導体センサチップ１に伝達するのを抑制することができる。
【００７８】
（実施形態１３）
本実施形態のセンサパッケージＰの基本構成は実施形態１１と略同じであって、図２５に示すように、パッケージ２の裏面に半導体センサチップ１と電気的に接続される回路素子８を実装可能であって、パッケージ２の裏面に回路素子８を実装し、回路素子８をモールド樹脂により封止している点が相違する。なお、図２５中の９は回路素子８を封止するモールド樹脂よりなるモールド部を示している。なお、実施形態１１と同様の構成要素には同一の符号を付して説明を省略する。
【００７９】
しかして、本実施形態では、パッケージ２の裏面に、半導体センサチップ１と電気的に接続される回路素子８を実装可能としてあるので、必要に応じてパッケージ２の裏面に回路素子８を実装することが可能であって周辺回路を含む実装効率が高くなり、周辺回路を含めた上での低コスト化および小型化を図ることができる。
【００８０】
（実施形態１４）
本実施形態のセンサパッケージＰの基本構成は実施形態１１と略同じであって、図２６に示すように、パッケージ２が多層積層型セラミックパッケージ（積層セラミックパッケージ）により構成されている点が相違する。なお、実施形態１１と同様の構成要素には同一の符号を付して説明を省略する。
【００８１】
しかして、本実施形態のセンサパッケージＰでは、実施形態１１と同様に、実装基板４に反りが発生しても、薄肉部２３が撓んで実装基板４側からのひずみが半導体センサチップ１に伝達しにくくなる（溝２４で実装基板４側からの応力が緩和される）ので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。また、パッケージ２にパッケージ２の裏面と実装基板４とが離間するように突出する突出部２８が設けられ、突出部２８の先端部が実装基板４に拘束されることによっても、実装基板４からのひずみが半導体センサチップ１に伝達しにくくなるので、実装基板４へのセンサパッケージＰの実装に伴う半導体センサチップ１の特性変動を抑制することができ、その結果、安定で精度の良い測定を行うことが可能となる。
【００８２】
また、本実施形態では、パッケージ２が多層積層型セラミックパッケージよりなるので、パッケージ２として金型を用いて製造したセラミックパッケージを採用する場合に比べてパッケージ２を安価に製造することができる。
【００８３】
なお、実施形態１２，１３のセンサパッケージＰにおいてパッケージ２を多層積層型セラミックパッケージにより構成してもよい。
【００８４】
また、上記各実施形態では半導体センサチップ１の一例として半導体加速度センサチップを例示したが、半導体加速度センサチップに限らず各種の半導体センサチップであってもよい。
【００８５】
【発明の効果】
請求項１の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、少なくとも半導体センサチップと実装基板に拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されてなるものであり、半導体センサチップと実装基板に拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができるという効果がある。
【００８６】
請求項２の発明は、請求項１の発明において、前記パッケージが半田を介して前記実装基板に実装されるものであり、前記薄肉部は、前記パッケージが半田により拘束される部位と前記半導体センサチップとの間に形成されているので、半導体センサチップと実装基板に半田により拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるから、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができるという効果がある。
【００８７】
請求項３の発明は、請求項１または請求項２の発明において、前記パッケージが前記半導体センサチップの主表面側が開放された箱状であって、前記パッケージの開口部分を覆うように前記パッケージに気密的に取着されるリッドを備え、前記薄肉部は、前記パッケージの内底面に溝を設けることにより形成されているので、前記薄肉部に外部からの塵や埃などが堆積するのを防止することができるという効果があり、また、前記半導体センサチップを前記パッケージの固定面に対して接着剤を用いて接着固定している場合に接着剤の這い上がりを防止することができるという効果がある。
【００８８】
請求項４の発明は、請求項１または請求項２の発明において、前記パッケージは、前記半導体センサチップの固定面と反対側の面に溝を設けることにより形成されているので、前記パッケージにおける前記半導体センサチップの固定面に導電パターンを形成することが可能となるという効果がある。
【００８９】
請求項５の発明は、請求項１ないし請求項４の発明において、前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの平行な２辺それぞれに沿って形成されているので、前記パッケージとして多層積層型のパッケージを採用する場合に製造しやすいという効果がある。
【００９０】
請求項６の発明は、請求項１ないし請求項４の発明において、前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの４辺に沿って形成されているので、請求項５の発明に比べて前記実装基板側からのひずみがより伝達しにくくなるという効果がある。
【００９１】
請求項７の発明は、請求項１ないし請求項６の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができるという効果がある。
【００９２】
請求項８の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、固定面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする凹部が形成されてなるものであり、パッケージにおける半導体センサチップの固定面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする凹部が形成されていることにより、実装基板に反りが発生しても実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができるという効果がある。
【００９３】
請求項９の発明は、請求項８の発明において、前記凹部と前記半導体センサチップの裏面との間の隙間に軟質性を有するダイボンディング材料が充填されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも（つまり、前記パッケージの固定面における前記半導体センサチップの裏面の拘束面積を低減しながらも）、前記半導体センサチップの接着強度を確保することができるという効果がある。
【００９４】
請求項１０の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの周部が全周にわたって前記凹部の周部に載置されるように前記凹部の開口形状が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも前記半導体センサチップを安定して支持することができるという効果がある。
【００９５】
請求項１１の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が十字状であり、前記パッケージは、前記半導体センサチップの四隅が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を請求項１０の発明よりも低減することができ、前記実装基板側からのひずみが前記半導体センサチップにより伝達しにくくなるという効果がある。
【００９６】
請求項１２の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が矩形状であり、前記パッケージは、前記半導体センサチップの２辺が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を請求項１０の発明よりも低減することができ、前記実装基板側からのひずみが前記半導体センサチップにより伝達しにくくなるという効果がある。
【００９７】
請求項１３の発明は、請求項１２の発明において、前記パッケージは、前記半導体センサチップにおいて複数のパッドの配列方向に平行な２辺が前記凹部の周部に載置され且つ前記パッドが前記凹部の周部に重なるようにように前記凹部の開口形状が設定されているので、前記半導体センサチップのパッドにボンディングワイヤをボンディングする際の衝撃に対する強度を確保することができ、ボンディング不良の発生を防止することができるという効果がある。
【００９８】
請求項１４の発明は、請求項８または請求項９の発明において、前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの中央部のみが前記固定面に載置されるように前記凹部の開口形状が設定されているので、前記パッケージにおける前記半導体センサチップの固定面に前記半導体センサチップが載置される面積を前記半導体センサチップの裏面の面積よりも小さくしながらも前記半導体センサチップを安定して支持することができるという効果がある。
【００９９】
請求項１５の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、半導体センサチップが位置決めして固定される第１の凹部が固定面に形成され、第１の凹部の内底面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする第２の凹部が形成されてなるものであり、パッケージにおける固定面に半導体センサチップが位置決めして固定される第１の凹部が形成されていることにより、半導体センサチップの位置決めが容易であり、また、第１の凹部の内底面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする第２の凹部が形成されていることにより、実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができるという効果がある。
【０１００】
請求項１６の発明は、請求項８ないし請求項１５の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができるという効果がある。
【０１０１】
請求項１７の発明は、半導体センサチップが固定され半導体センサチップの固定面と反対側の裏面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、前記裏面と実装基板とが離間するように突出する突出部が設けられてなることを特徴とするものであり、実装基板側からのひずみが半導体センサチップに伝達しにくくなるので、実装基板への実装に伴う半導体センサチップの特性変動を抑制することができるという効果がある。
【０１０２】
請求項１８の発明は、請求項１７の発明において、前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの平行な２辺それぞれに沿って形成されているので、前記実装基板に安定して実装しながらも前記実装基板側からのひずみが前記半導体センサチップに伝達するのを抑制することができるという効果がある。
【０１０３】
請求項１９の発明は、請求項１８の発明において、前記パッケージの外周形状が矩形状であって、前記パッケージはボンディングパッドが配置された端子台が１辺に沿って形成され、前記突出部は互いに平行で且つ端子台の延長方向と交差する２辺それぞれに沿って形成されているので、端子台の延長方向を左右方向としたときに左右の対称性を高めることができ、前記半導体センサチップにひずみが伝達しにくいという効果がある。
【０１０４】
請求項２０の発明は、請求項１７の発明において、前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの４辺に沿って形成されているので、前記実装基板に安定して実装しながらも前記実装基板側からのひずみが前記半導体センサチップに伝達するのを抑制することができるという効果がある。
【０１０５】
請求項２１の発明は、請求項１７ないし請求項２０の発明において、前記パッケージは、前記半導体センサチップと電気的に接続される回路素子を前記裏面に実装可能としてあるので、必要に応じて前記パッケージの前記裏面に回路素子を実装することが可能であって周辺回路を含む実装効率が高くなり、周辺回路を含めた上での低コスト化および小型化を図ることができるという効果がある。
【０１０６】
請求項２２の発明は、請求項１７ないし請求項２１の発明において、前記パッケージは、多層積層型セラミックパッケージよりなるので、前記パッケージとして金型を用いて製造したセラミックパッケージを採用する場合に比べて前記パッケージを安価に製造することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１のセンサパッケージの実装状態における概略断面図である。
【図２】同上のセンサパッケージを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図３】同上のセンサパッケージにおいてリッドを取り外した状態の概略斜視図である。
【図４】同上に収納された半導体センサチップの特性説明図である。
【図５】同上に収納された半導体センサチップの特性説明図である。
【図６】実施形態２のセンサパッケージの概略断面図である。
【図７】実施形態３のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図８】実施形態４のセンサパッケージの概略断面図である。
【図９】実施形態５のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図１０】同上のセンサパッケージの概略断面図である。
【図１１】実施形態６のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図１２】同上のセンサパッケージの概略断面図である。
【図１３】実施形態７のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図１４】同上のセンサパッケージの概略断面図である。
【図１５】実施形態８のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図１６】同上のセンサパッケージの概略断面図である。
【図１７】実施形態９のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図１８】同上のセンサパッケージの概略断面図である。
【図１９】実施形態１０のセンサパッケージの概略断面図である。
【図２０】実施形態１１のセンサパッケージを示し、（ａ）は概略平面図、（ｂ）は概略断面図、（ｃ）は概略下面図である。
【図２１】同上のセンサパッケージにおいてリッドを取り外した状態の概略平面図である。
【図２２】同上のセンサパッケージの実装状態を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。
【図２３】実施形態１２のセンサパッケージを示し、（ａ）は概略平面図、（ｂ）は概略断面図、（ｃ）は概略下面図、（ｄ）は概略側断面図である。
【図２４】同上のセンサパッケージの実装状態を示し、（ａ）は概略平面図、（ｂ）は概略断面図、（ｃ）は概略側断面図である。
【図２５】実施形態１３のセンサパッケージの実装状態における概略断面図である。
【図２６】実施形態１４のセンサパッケージの実装状態における概略断面図である。
【図２７】従来例を示すセンサパッケージの実装状態における概略断面図である。
【図２８】同上のセンサパッケージにおいてリッドを取り外した状態の概略斜視図である。
【図２９】同上の製造工程の説明図である。
【図３０】同上のセンサパッケージの実装状態における概略断面図である。
【符号の説明】
１　半導体センサチップ
２　パッケージ
３　リッド
４　実装基板
５　半田部
２３　薄肉部
２４　溝
Ｐ　センサパッケージ

Claims (22)

  1. 半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、少なくとも半導体センサチップと実装基板に拘束される部位との間に他の部位に比べて薄肉の薄肉部が形成されてなることを特徴とするセンサパッケージ。
  2. 前記パッケージが半田を介して前記実装基板に実装されるものであり、前記薄肉部は、少なくとも前記パッケージが半田により拘束される部位と前記半導体センサチップとの間に形成されてなることを特徴とする請求項１記載のセンサパッケージ。
  3. 前記パッケージが前記半導体センサチップの主表面側が開放された箱状であって、前記パッケージの開口部分を覆うように前記パッケージに気密的に取着されるリッドを備え、前記薄肉部は、前記パッケージの内底面に溝を設けることにより形成されてなることを特徴とする請求項１または請求項２記載のセンサパッケージ。
  4. 前記パッケージは、前記半導体センサチップの固定面と反対側の面に溝を設けることにより形成されてなることを特徴とする請求項１または請求項２記載のセンサパッケージ。
  5. 前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの平行な２辺それぞれに沿って形成されてなることを特徴とする請求項１ないし請求項４のいずれかに記載のセンサパッケージ。
  6. 前記半導体センサチップの外周形状が矩形状であって、前記薄肉部は、前記半導体センサチップの４辺に沿って形成されてなることを特徴とする請求項１ないし請求項４のいずれかに記載のセンサパッケージ。
  7. 前記パッケージは、多層積層型セラミックパッケージよりなることを特徴とする請求項１ないし請求項６のいずれかに記載のセンサパッケージ。
  8. 半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、固定面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする凹部が形成されてなることを特徴とするセンサパッケージ。
  9. 前記凹部と前記半導体センサチップの裏面との間の隙間に軟質性を有するダイボンディング材料が充填されてなることを特徴とする請求項８記載のセンサパッケージ。
  10. 前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの周部が全周にわたって前記凹部の周部に載置されるように前記凹部の開口形状が設定されてなることを特徴とする請求項８または請求項９記載のセンサパッケージ。
  11. 前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が十字状であり、前記パッケージは、前記半導体センサチップの四隅が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されてなることを特徴とする請求項８または請求項９記載のセンサパッケージ。
  12. 前記半導体センサチップの外周形状が矩形状であって、前記凹部の開口形状が矩形状であり、前記パッケージは、前記半導体センサチップの２辺が前記凹部の周部に載置されるように前記凹部の開口寸法が設定されてなることを特徴とする請求項８または請求項９記載のセンサパッケージ。
  13. 前記パッケージは、前記半導体センサチップにおいて複数のパッドの配列方向に平行な２辺が前記凹部の周部に載置され且つ前記パッドが前記凹部の周部に重なるようにように前記凹部の開口形状が設定されてなることを特徴とする請求項１２記載のセンサパッケージ。
  14. 前記半導体センサチップの外周形状が矩形状であって、前記パッケージは、前記半導体センサチップの中央部のみが前記固定面に載置されるように前記凹部の開口形状が設定されてなることを特徴とする請求項８または請求項９記載のセンサパッケージ。
  15. 半導体センサチップが固定され半導体センサチップの固定面と反対側の面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、半導体センサチップが位置決めして固定される第１の凹部が固定面に形成され、第１の凹部の内底面に半導体センサチップが載置される面積を半導体センサチップの裏面の面積よりも小さくする第２の凹部が形成されてなることを特徴とするセンサパッケージ。
  16. 前記パッケージは、多層積層型セラミックパッケージよりなることを特徴とする請求項８ないし請求項１５のいずれかに記載のセンサパッケージ。
  17. 半導体センサチップが固定され半導体センサチップの固定面と反対側の裏面が実装基板と対向する形で実装基板に実装されるパッケージを備え、パッケージは、前記裏面と実装基板とが離間するように突出する突出部が設けられてなることを特徴とするセンサパッケージ。
  18. 前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの平行な２辺それぞれに沿って形成されてなることを特徴とする請求項１７記載のセンサパッケージ。
  19. 前記パッケージの外周形状が矩形状であって、前記パッケージはボンディングパッドが配置された端子台が１辺に沿って形成され、前記突出部は互いに平行で且つ端子台の延長方向と交差する２辺それぞれに沿って形成されてなることを特徴とする請求項１８記載のセンサパッケージ。
  20. 前記パッケージの外周形状が矩形状であって、前記突出部は前記パッケージの４辺に沿って形成されてなることを特徴とする請求項１７記載のセンサパッケージ。
  21. 前記パッケージは、前記半導体センサチップと電気的に接続される回路素子を前記裏面に実装可能としてあることを特徴とする請求項１７ないし請求項２０のいずれかに記載のセンサパッケージ。
  22. 前記パッケージは、多層積層型セラミックパッケージよりなることを特徴とする請求項１７ないし請求項２１のいずれかに記載のセンサパッケージ。
JP2002160450A 2002-05-31 2002-05-31 センサパッケージ Pending JP2004003886A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002160450A JP2004003886A (ja) 2002-05-31 2002-05-31 センサパッケージ
KR1020047001325A KR100598711B1 (ko) 2002-05-31 2003-05-29 센서 패키지
PCT/JP2003/006784 WO2003102601A1 (fr) 2002-05-31 2003-05-29 Boitier capteur
US10/485,403 US6906412B2 (en) 2002-05-31 2003-05-29 Flexible sensor package responsive to thermally induced distortion
CNB038007541A CN1250971C (zh) 2002-05-31 2003-05-29 传感器封装盒
AU2003241930A AU2003241930A1 (en) 2002-05-31 2003-05-29 Sensor package
EP03733177A EP1510825A4 (en) 2002-05-31 2003-05-29 SENSOR HOUSING

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002160450A JP2004003886A (ja) 2002-05-31 2002-05-31 センサパッケージ

Publications (1)

Publication Number Publication Date
JP2004003886A true JP2004003886A (ja) 2004-01-08

Family

ID=29706544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002160450A Pending JP2004003886A (ja) 2002-05-31 2002-05-31 センサパッケージ

Country Status (7)

Country Link
US (1) US6906412B2 (ja)
EP (1) EP1510825A4 (ja)
JP (1) JP2004003886A (ja)
KR (1) KR100598711B1 (ja)
CN (1) CN1250971C (ja)
AU (1) AU2003241930A1 (ja)
WO (1) WO2003102601A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308454A (ja) * 2005-04-28 2006-11-09 Kyocera Corp 電子装置
JP2006329960A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2007170910A (ja) * 2005-12-20 2007-07-05 Oki Electric Ind Co Ltd 半導体パッケージ
JP2008049466A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049465A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049467A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049464A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
US7427806B2 (en) * 2003-01-30 2008-09-23 Oram Gmbh Semiconductor component emitting and/or receiving electromagnetic radiation, and housing base for such a component
DE102008010532A1 (de) 2007-03-12 2008-09-25 Denso Corp., Kariya Sensor für eine physikalische Größe und Halbleitervorrichtung mit einem Gehäuse und einer Abdeckung
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング
JP2010101900A (ja) * 2004-09-28 2010-05-06 Analog Devices Inc プリモールドタイプパッケージを有するパッケージ化されたマイクロチップ
JP2010181392A (ja) * 2008-05-13 2010-08-19 Denso Corp 力学量センサおよびその製造方法
JP2010281641A (ja) * 2009-06-03 2010-12-16 Denso Corp 力学量センサ、及び該力学量センサの製造方法
JP2011199083A (ja) * 2010-03-22 2011-10-06 Denso Corp セラミックパッケージ
JP2011247625A (ja) * 2010-05-24 2011-12-08 Denso Corp センサ装置
JP2012019034A (ja) * 2010-07-07 2012-01-26 Toyota Motor Corp 半導体パッケージの構造
WO2012124437A1 (ja) 2011-03-14 2012-09-20 オムロン株式会社 センサパッケージ
US8975646B2 (en) 2004-05-31 2015-03-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and housing base for such a component
JP2021076424A (ja) * 2019-11-06 2021-05-20 株式会社豊田中央研究所 Ｍｅｍｓ構造体

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2005353846A (ja) * 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd 光学デバイス及びその製造方法
JP4740678B2 (ja) * 2005-07-27 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR101151125B1 (ko) * 2007-08-27 2012-06-01 가부시키가이샤 히타치세이사쿠쇼 반도체 왜곡 센서
JP4725600B2 (ja) 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
DE102010042438B4 (de) * 2010-01-27 2013-09-26 Robert Bosch Gmbh Sensoranordnung
ITTO20120154A1 (it) 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
CN104126224B (zh) * 2012-03-22 2017-02-22 京瓷株式会社 元件收纳用封装件
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
DE102015104410B4 (de) * 2015-03-24 2018-09-13 Tdk-Micronas Gmbh Drucksensor
CN104803341B (zh) * 2015-04-17 2017-02-22 北京必创科技股份有限公司 一种压力传感器应力释放装置
ITUB20153580A1 (it) * 2015-09-11 2017-03-11 St Microelectronics Srl Dispositivo sensore microelettromeccanico con ridotta sensibilita' agli stress e relativo procedimento di fabbricazione
CN108027290B (zh) * 2015-09-30 2020-07-21 日立汽车系统株式会社 力学量测定装置
CN105203233A (zh) * 2015-10-16 2015-12-30 瑞声声学科技(深圳)有限公司 Mems压力传感器
JP2017125753A (ja) * 2016-01-13 2017-07-20 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
CN109392245B (zh) * 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统
DE102019129411A1 (de) * 2019-09-12 2021-03-18 Wika Alexander Wiegand Se & Co. Kg Aufnehmerkörper mit einem Messelement und Herstellungsverfahren für einen Aufnehmerkörper
JP2021071305A (ja) * 2019-10-29 2021-05-06 ミネベアミツミ株式会社 力覚センサ装置
DE102020207799A1 (de) 2020-06-24 2021-12-30 Robert Bosch Gesellschaft mit beschränkter Haftung MEMS-Modul
CN115057407A (zh) * 2022-04-29 2022-09-16 潍坊歌尔微电子有限公司 Mems产品及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656655A (en) * 1979-10-15 1981-05-18 Hitachi Ltd Semiconductor device
JPS5857742A (ja) * 1981-10-01 1983-04-06 Nec Corp チツプキヤリア
FR2538961B1 (fr) * 1982-12-30 1985-07-12 Europ Composants Electron Embase pour circuit integre
EP0333237A3 (en) * 1984-05-18 1990-03-21 BRITISH TELECOMMUNICATIONS public limited company Integrated circuit chip carrier
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
US5233873A (en) * 1991-07-03 1993-08-10 Texas Instruments Incorporated Accelerometer
FR2690275B1 (fr) 1992-04-21 1994-06-10 Asulab Sa Moyens de positionnement d'un dispositif microelectronique et ensemble de montage d'un tel dispositif.
JPH05333056A (ja) * 1992-05-27 1993-12-17 Hitachi Ltd 加速度センサ
JPH0621317A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体パッケージの製造方法
JP3517428B2 (ja) * 1993-03-31 2004-04-12 株式会社日立製作所 容量式加速度センサ
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
DE19734530B4 (de) * 1996-08-09 2008-04-24 Denso Corp., Kariya Halbleiterbeschleunigungssensor
JPH1062446A (ja) * 1996-08-14 1998-03-06 Hitachi Ltd 加速度センサ及び実装用プリント基板
JPH11260960A (ja) * 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JPH11281667A (ja) * 1998-03-30 1999-10-15 Japan Aviation Electronics Ind Ltd 静電容量型センサ
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
US6249049B1 (en) * 1998-06-12 2001-06-19 Nec Corporation Ceramic package type electronic part which is high in connection strength to electrode
JP2000046859A (ja) * 1998-07-28 2000-02-18 Omron Corp 加速度センサ
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP2001337104A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Works Ltd 半導体加速度センサ

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427806B2 (en) * 2003-01-30 2008-09-23 Oram Gmbh Semiconductor component emitting and/or receiving electromagnetic radiation, and housing base for such a component
US8975646B2 (en) 2004-05-31 2015-03-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and housing base for such a component
JP2010101900A (ja) * 2004-09-28 2010-05-06 Analog Devices Inc プリモールドタイプパッケージを有するパッケージ化されたマイクロチップ
JP2006308454A (ja) * 2005-04-28 2006-11-09 Kyocera Corp 電子装置
JP2006329960A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体加速度センサ装置及びその製造方法
JP2007170910A (ja) * 2005-12-20 2007-07-05 Oki Electric Ind Co Ltd 半導体パッケージ
JP2009537802A (ja) * 2006-05-16 2009-10-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 振動の入力が低減されたチップケーシング
JP2008049466A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049464A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049467A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
JP2008049465A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Works Ltd 半導体装置
DE102008010532A1 (de) 2007-03-12 2008-09-25 Denso Corp., Kariya Sensor für eine physikalische Größe und Halbleitervorrichtung mit einem Gehäuse und einer Abdeckung
US7719006B2 (en) 2007-03-12 2010-05-18 Denso Corporation Physical quantity sensor and semiconductor device having package and cover
JP2010181392A (ja) * 2008-05-13 2010-08-19 Denso Corp 力学量センサおよびその製造方法
US8225660B2 (en) 2009-06-03 2012-07-24 Denso Corporation Dynamic quantity sensor and method of manufacturing the same
JP2010281641A (ja) * 2009-06-03 2010-12-16 Denso Corp 力学量センサ、及び該力学量センサの製造方法
JP2011199083A (ja) * 2010-03-22 2011-10-06 Denso Corp セラミックパッケージ
JP2011247625A (ja) * 2010-05-24 2011-12-08 Denso Corp センサ装置
JP2012019034A (ja) * 2010-07-07 2012-01-26 Toyota Motor Corp 半導体パッケージの構造
WO2012124437A1 (ja) 2011-03-14 2012-09-20 オムロン株式会社 センサパッケージ
JP2012195323A (ja) * 2011-03-14 2012-10-11 Omron Corp センサパッケージ
EP2688094A1 (en) * 2011-03-14 2014-01-22 Omron Corporation Sensor package
US8969981B2 (en) 2011-03-14 2015-03-03 Omron Corporation Sensor package
EP2688094A4 (en) * 2011-03-14 2015-04-15 Omron Tateisi Electronics Co SENSOR HOUSING
JP2021076424A (ja) * 2019-11-06 2021-05-20 株式会社豊田中央研究所 Ｍｅｍｓ構造体
JP7166238B2 (ja) 2019-11-06 2022-11-07 株式会社豊田中央研究所 Ｍｅｍｓ構造体

Also Published As

Publication number Publication date
EP1510825A4 (en) 2009-01-07
US6906412B2 (en) 2005-06-14
KR100598711B1 (ko) 2006-07-10
CN1537230A (zh) 2004-10-13
KR20040035698A (ko) 2004-04-29
AU2003241930A1 (en) 2003-12-19
US20040232507A1 (en) 2004-11-25
EP1510825A1 (en) 2005-03-02
CN1250971C (zh) 2006-04-12
WO2003102601A1 (fr) 2003-12-11

Similar Documents

Publication Publication Date Title
JP2004003886A (ja) センサパッケージ
KR960000711B1 (ko) 반도체장치 및 그 제조방법
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
US20090065882A1 (en) Semiconductor device, lead frame, and microphone package therefor
JP2007165420A (ja) 半導体装置
US7629660B2 (en) Semiconductor sensor component including a sensor chip and methods for the manufacturing thereof
US20100109136A1 (en) Semiconductor device including semiconductor chip mounted on lead frame
TWI292213B (ja)
JPS6348183B2 (ja)
JPH0730059A (ja) マルチチップモジュール
JP2007322191A (ja) 半導体加速度センサ
JP4859016B2 (ja) 半導体パッケージ
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
JP5804762B2 (ja) 圧電デバイス
WO2011108051A1 (ja) 半導体装置
JP7420640B2 (ja) 電流センサおよび電流センサの製造方法
JP2011223232A (ja) 圧電発振器
JP2019148575A (ja) 圧力センサーパッケージ構造
TWI835299B (zh) 壓電振動裝置
JP2016195345A (ja) 圧電デバイス及びその製造方法
KR101880102B1 (ko) 적층식 반도체 패키지
KR100708050B1 (ko) 반도체패키지
JP5468327B2 (ja) 圧電デバイス
JP2015032705A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529