JP2567100Y2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2567100Y2
JP2567100Y2 JP1991049126U JP4912691U JP2567100Y2 JP 2567100 Y2 JP2567100 Y2 JP 2567100Y2 JP 1991049126 U JP1991049126 U JP 1991049126U JP 4912691 U JP4912691 U JP 4912691U JP 2567100 Y2 JP2567100 Y2 JP 2567100Y2
Authority
JP
Japan
Prior art keywords
metallized
insulating base
pad
insulating
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991049126U
Other languages
English (en)
Other versions
JPH04133449U (ja
Inventor
徳和 石橋
茂義 福薗
政光 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1991049126U priority Critical patent/JP2567100Y2/ja
Publication of JPH04133449U publication Critical patent/JPH04133449U/ja
Application granted granted Critical
Publication of JP2567100Y2 publication Critical patent/JP2567100Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案は、半導体素子収納用パッ
ケージ、特に、半導体集積回路素子を収納するための半
導体素子収納用パッケージに関する。。
【0002】
【従来の技術】従来の半導体素子収納用パッケージにお
いては、基板の高密度化の要求のために、収納用パッケ
ージの絶縁基板の一主面に複数の外部リード端子が格子
状に配置されたピングリッドアレイ(PGA)型半導体
素子収納用パッケージが使用されている。このようなP
GA型半導体素子収納用パッケージを、図5〜図8に示
す。
【0003】図5において、絶縁基体21は概ね四角形
の板状の部材であり、電気絶縁材料であるアルミナセラ
ミックから構成されている。絶縁基体21の中央部に
は、凹部22が形成されており、この凹部22内に半導
体素子23が接着剤により固定されている。絶縁基体1
内にはスルーホール21aが形成されている。このスル
ーホール21a内には、例えばタングステン,モリブデ
ン等の導電性材料からなるメタライズ配線層25が形成
されている。このメタライズ配線層25には、同じく導
電性材料からなる配線パターン25aが接続されてい
る。この配線パターン25aに、半導体素子23はボン
ディングワイヤー24を介して電気的に接続されてい
る。絶縁基体21の中央部上には、凹部22を密封する
ための蓋部材26が配置されている。蓋部材26は、ガ
ラス,樹脂等の封止材によって絶縁基体21に固定され
ている。
【0004】蓋部材26が固定された側と反対側の絶縁
基体21の下面21cには、メタライズ配線層25と連
結された、例えばタングステン,モリブデン等の導電性
材料からなる複数のメタライズパッド28がそれぞれ形
成されている。このメタライズパッド28は、図7及び
図8で示すように概ね円形に形成されており、外周部は
絶縁基体21に固定されたアルミナコーティング層29
によって覆われている。メタライズパッド28と外部リ
ード端子27とは、メタライズパッド28側から順にニ
ッケルメッキ層(図示せず)及び銀ロウ30を介して固
定されている。
【0005】前記メタライズパッド28は、高機能化の
ための多ピン化の要求により、多数形成されるようにな
ってきた。一方、パッケージの小型化要求により、絶縁
基体21の下面21cの面積はあまり大きくはできな
い。これらの条件により、各メタライズパッド28間の
距離及び絶縁基体1の外辺21bと最外周のメタライズ
パッド28との距離は小さくならざるを得ない。図8で
示す最外周のメタライズパッド28と外辺21bとの距
離Dは、ある従来例では約0.9mmであった。
【0006】絶縁基体は、複数枚の絶縁基板が各外辺同
士で繋がった原板が初めに形成される。まず、所定形状
のセラミックグリーンシートを複数枚重合わせる。この
場合には、絶縁基体21にはスルーホール21aが形成
されており、また必要な所定の配線パターン25aが形
成されている。次に、スルーホール21a内にメタライ
ズ配線層25用の金属ペーストを注入する。さらに、絶
縁基体21の下面21cにメタライズパッド28用の金
属ペーストを塗布する。そして、電気絶縁材料であるア
ルミナをペースト状にし、スクリーン印刷によりメタラ
イズパッド28の外周部を覆うようにアルミナコーティ
ング層29を形成する。
【0007】次に、各絶縁基体21の境目にアルミナコ
ーティング層29側から切断刃(図示せず)で切れ目を
入れる。このとき、メタライズパッド28が概ね円形状
に形成されているので、図8に示すように、矢印Aで示
す一点に応力集中が起こる。これにより、メタライズパ
ッド28に比べて柔らかい部材からなるアルミナコーテ
ィング層29に微小なクラック(約1μm)が発生す
る。
【0008】次に切断後の絶縁基体を焼成する。この焼
成時に前記クラックが成長して大きくなることがある。
次に、絶縁基体21をニッケル電解メッキ槽に漬け、電
解メッキ処理により絶縁基体21の表面全体にニッケル
メッキ層を形成する。このとき、切断時に生じたアルミ
ナコーティング層29のクラックにメッキ液が侵入する
ので、このメッキ液がメタライズパッド28を腐食す
る。メタライズパッド28が腐食されると、メタライズ
パッド28に断線が生じたり、メタライズパッド28の
電気抵抗値が変化する等して誤動作の原因となる。
【0009】このように、従来の構成では、製造時にア
ルミナコーティング層にクラックが入りやすく、それに
基づいて上述のような不具合が発生する。
【0010】本考案の目的は、高密度及び小型化を達成
した上で、なおかつ絶縁基板の切断時にメタライズパッ
ドを覆う絶縁コーティング層にクラックが生じにくい半
導体素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】本考案に係る半導体素子
収納用パッケージは、セラミックグリーンシートから切
断された外辺を有する、半導体素子を収納するための絶
縁基体と、絶縁基体の一主面に形成された複数の概ね円
形状のメタライズパッドと、メタライズパッドの外周部
を覆うように絶縁基体の一主面に形成された絶縁コーテ
ィング層と、メタライズパッドに固定された外部リード
端子とを備えている。この半導体素子収納用パッケージ
において、絶縁基体の外辺に隣接するメタライズパッド
のみが、その直径の5〜25%の切欠き深さでそのメタ
ライズパッドを切り欠いてなる、絶縁基体の外辺に実質
的に平行な直線部を外辺側に有している。
【0012】
【作用】本考案に係る半導体素子収納用パッケージを製
造する際には、絶縁基体の外辺に隣接するメタライズパ
ッドが絶縁体の外辺に実質的に平行な直線部を外辺側に
有するように、メタライズパッドを絶縁基体の一主面に
形成する。さらに、絶縁コーティング層を、メタライズ
パッドの外周部を覆うように絶縁基体の一主面に形成す
る。そして、絶縁基体の外辺を他の部材から切断する。
このとき、絶縁基体の外辺部に生じる応力は、メタライ
ズパッドの直線部によって分散されるので、絶縁コーテ
ィング層にクラックは生じにくい。これにより、絶縁基
板の一主面にメタライズパッドを多数形成することで高
密度化及び小型化を達成するとともに、絶縁コーティン
グ層にクラックが生じにくい半導体素子収納用パッケー
ジが得られる。
【0013】
【実施例】図1に本考案の一実施例が採用された半導体
素子収納用パッケージを示す。絶縁基体1は、概ね長方
形の板状の部材であり、電気絶縁材料であるアルミナセ
ラミックから構成されている。絶縁基体1の中央部に
は、凹部2が形成されており、この凹部2内に接着剤に
より半導体素子3が固定されている。絶縁基体1内に
は、複数のスルーホール1aが形成されており、このス
ルーホール1a内に導電性材料からなるメタライズ配線
層5が形成されている。このメタライズ配線層5は、同
じく導電性材料からなる配線パターン5aに電気的に接
続されている。配線パターン5aと半導体素子3とは、
ボンディングワイヤー4を介して電気的に接続されてい
る。絶縁基体1の中央部上には、凹部2を密封するため
の蓋部材6が配置されている。蓋部材6は、樹脂等の封
止材により絶縁基体1に固定されている。
【0014】凹部2及び蓋部材6が設けられた側と反対
側の絶縁基体1の下面1cには、概ね円形状の多数のメ
タライズパッド8が形成されている。このメタライズパ
ッド8の絶縁基体1の外辺1bに最も近い最外周端のも
のは、図4に示すように、外辺1bに実質的に平行な直
線部8aを有している。
【0015】ここでは、直線部8aから外辺1bまでの
距離をLとし、メタライズパッド8の半径に対する切欠
き深さをxとし、メタライズパッド8の半径をrとし
て、a及びbを定数としたとき、以下の式が成立するよ
うに構成されている。L=ar(200x−x2 1/2
/100+b
【0016】さらに、切欠き深さXは、直径2rの5〜
25%の範囲になるように形成されている。5%未満の
場合は、十分に切断時の応力集中を分散させることがで
きない。25%を超える場合は、メタライズパッド8の
面積が小さくなり、これにより銀ロウ10のロウ付け面
積が小さくなり、外部リード端子7の絶縁基体1側への
ロウ付け強度が低下する。また、メタライズパッド8を
円形であるとしたときの面積に対して、直線部8aを形
成するために切り取られた部分の面積は2%〜20%の
範囲になるように形成されている。この面積が20%を
超えると、メタライズパッド8の銀ロウ10の面積が小
さくなり、外部リード端子7のロウ付け強度が低下す
る。2%未満の場合は、充分に切断時の応力集中を分散
させることができない。
【0017】メタライズパッド8の外周部を覆うように
絶縁基体1の下面にはアルミナコーティング層9が形成
されている。メタライズパッド8の中央部には、ニッケ
ルメッキ層(図示せず)及び銀ロウ10を介して外部リ
ード端子7が固定されている。このようにして、半導体
素子3と外部リード端子7とは、メタライズ配線層5,
配線パターン5a及びメタライズパッド8を介して電気
的に接続されている。
【0018】次に、上述のパッケージの製造方法を説明
する。絶縁基体1は、複数枚の絶縁基体の各外辺が接続
した原板を切断して形成される。この原板は、所定形状
のセラミックグリーンシートを複数枚重ね合わせて形成
される。セラミックグリーンシート内にはスルーホール
1aが設けられており、また必要な所定の配線パターン
5aが形成されている。次に、スルーホール1a内にメ
タライズ配線層5用の金属ペーストを注入し、下面1c
にメタライズパッド8用の金属ペーストを塗布する。そ
して、メタライズパッド8用の金属ペーストの外周部を
覆うように、アルミナコーティング層9を下面1cに形
成する。このアルミナコーティング層9は、絶縁基体1
の材料と同じアルミナをペースト状にし、スクリーン印
刷により形成される。
【0019】上述のメタライズパッド8用の金属ペース
トを絶縁基体1上に塗布する場合には、メタライズパッ
ド8が外辺1bと実質的に平行な直線部8aを有するよ
うに形成されたパターンを有するスクリーンが用いられ
る。また、直線部8aと外辺1bとの距離であるLと半
径rとの比及びメタライズパッド8の切欠き部分の面積
比等は前述の条件の範囲となるように設定される。
【0020】次に、原板の境界に切断刃(図示せず)で
アルミナテコーティング層9側から切れ目を入れて、各
絶縁基体を切断する。この切断時において、メタライズ
パッド8は直線部8aを有しているため、切断された外
辺1b側の応力は図4の点群Bのように分散される。こ
れにより、応力が一点に集中した従来例とは異なり、ア
ルミナコーティング層9にクラックが生じない。すなわ
ち、最外周のメタライズパッド8を外辺1bから0.9
mmの位置に形成してもクラックが生じない。これによ
り、絶縁基体1の下面1cに多数のメタライズパッドを
形成することができ、メタライズパッドを高密度化でき
る。
【0021】次に、各絶縁基体1を焼成するが、このと
き、アルミナコーティング層9にはクラックが生じてい
ないため、クラックが焼成時に大きくなる等の従来例の
不具合は生じない。さらに、焼成後の絶縁基体1は、ニ
ッケルメッキ層に漬けられ、電解メッキ処理により表面
全体にニッケルメッキ層(図示せず)が形成される。こ
のとき、アルミナコーティング層9には微小なクラック
が生じていないため、メッキ液がクラックに侵入しメタ
ライズパッド8を腐食するという従来例の不具合は生じ
ない。
【0022】次に、ニッケルメッキ層が形成されたメタ
ライズパッド8に外部リード端子7を銀ロウ10でロウ
付けする。ニッケルメッキ層と銀ロウ10は接着性が良
く、これによりメタライズパッド8と外部リード端子7
の接着強度は向上する。銀ロウ10が冷えて収縮すると
きに、メタライズパッド8の外周部を絶縁基体1側から
浮き上げる力が生じるが、メタライズパッド8の外周部
がアルミナコーティング層9によって覆われているた
め、パッド8の外周部の反り返りは防止される。
【0023】以上のように、この実施例では、メタライ
ズパッド8に直線部8aを形成することで切断時の応力
集中を分散できる。これにより、アルミナコーティング
層9に微小なクラックが生じにくくなり、従来例のよう
なメタライズパッド8の断線又は電気抵抗値の変化とい
った誤動作につながる不具合は起こらなくなる。
【0024】
【考案の効果】本考案に係る半導体素子収納用パッケー
ジでは、絶縁基体の外辺に隣接するメタライズパッドが
絶縁基体の外辺に実質的に平行な直線部を外辺側に有し
ている。したがって、切断時の応力が分散され、多数の
メタライズパッドを絶縁基体上に形成し高密度化及び小
型化を達成した半導体素子収納用パッケージにおいて
も、コーティング層にクラックが生じにくくなる。
【図面の簡単な説明】
【図1】本考案の一実施例を採用した半導体装置の断面
図。
【図2】その拡大部分図。
【図3】図1の底面図。
【図4】その拡大部分図。
【図5】従来例の図1に相当する図。
【図6】従来例の図2に相当する図。
【図7】従来例の図3に相当する図。
【図8】従来例の図4に相当する図。
【符号の説明】
1 絶縁基体 1b 外辺 7 外部リード端子 8 メタライズパッド 9 コーティング層 8a 直線部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−98248(JP,A) 特開 昭62−136050(JP,A) 特開 昭62−183149(JP,A)

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】セラミックグリーンシートから切断された
    外辺を有する、半導体素子を収納するための絶縁基体
    と、前記絶縁基体の一主面に形成された複数の概ね円形
    状のメタライズパッドと、前記メタライズパッドの外周
    部を覆うように前記絶縁基体の一主面に形成された絶縁
    コーティング層と、前記メタライズパッドに固定された
    外部リード端子とを備えた半導体素子収納用パッケージ
    において、 前記絶縁基体の外辺に隣接する前記メタライズパッドの
    みが、その直径の5〜25%の切欠き深さでそのメタラ
    イズパッドを切り欠いてなる、前記絶縁基体の外辺に実
    質的に平行な直線部を前記外辺側に有していることを特
    徴とする半導体素子収納用パッケージ。
JP1991049126U 1991-05-29 1991-05-29 半導体素子収納用パッケージ Expired - Lifetime JP2567100Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991049126U JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991049126U JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04133449U JPH04133449U (ja) 1992-12-11
JP2567100Y2 true JP2567100Y2 (ja) 1998-03-30

Family

ID=31927348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991049126U Expired - Lifetime JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2567100Y2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0082216B1 (de) * 1981-12-23 1985-10-09 Ibm Deutschland Gmbh Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
JPH0727990B2 (ja) * 1985-12-09 1995-03-29 日本電気株式会社 セラミック基板
JPS62183149A (ja) * 1986-02-06 1987-08-11 Ngk Spark Plug Co Ltd ピン・グリツド・アレイパツケ−ジ
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法

Also Published As

Publication number Publication date
JPH04133449U (ja) 1992-12-11

Similar Documents

Publication Publication Date Title
EP0542533A1 (en) Semiconductor chip carrier capable of stably mounting a semiconductor chip
CN115083778A (zh) 中介体及包括该中介体的电子组件
US5790386A (en) High I/O density MLC flat pack electronic component
JP2567100Y2 (ja) 半導体素子収納用パッケージ
JP2002158306A (ja) 多数個取り配線基板
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
EP0098114B1 (en) Leadless chip carrier semiconductor integrated circuit device
US11024554B2 (en) Wiring substrate, electronic device, and electronic module
JP4484672B2 (ja) 多数個取り配線基板
JP2004254251A (ja) 表面実装型圧電振動子及び絶縁性パッケージ
JP4272560B2 (ja) 多数個取り配線基板
WO2019044706A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4484543B2 (ja) 多数個取り配線基板
JP2005159083A (ja) 多数個取り配線基板
JP4606303B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP2548871Y2 (ja) 半導体素子収納用パッケージ
JP2006128409A (ja) 多数個取り配線基板および電子装置
JP2005285866A (ja) 多数個取り配線基板
JP2784129B2 (ja) 半導体素子収納用パッケージ
JPH0223031B2 (ja)
JPH09199301A (ja) 多連チップ抵抗器およびそれを実装する実装基板
JP2006128297A (ja) 多数個取り配線基板および電子装置
JPS609146A (ja) リ−ドレスチツプキヤリア基板の形成方法
JPS6347150B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term