JPS62183149A - ピン・グリツド・アレイパツケ−ジ - Google Patents

ピン・グリツド・アレイパツケ−ジ

Info

Publication number
JPS62183149A
JPS62183149A JP2466686A JP2466686A JPS62183149A JP S62183149 A JPS62183149 A JP S62183149A JP 2466686 A JP2466686 A JP 2466686A JP 2466686 A JP2466686 A JP 2466686A JP S62183149 A JPS62183149 A JP S62183149A
Authority
JP
Japan
Prior art keywords
temperature
plating
metal terminal
crystallized glass
external metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2466686A
Other languages
English (en)
Inventor
Yoshikatsu Ono
大野 美勝
Rokuro Kanbe
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2466686A priority Critical patent/JPS62183149A/ja
Publication of JPS62183149A publication Critical patent/JPS62183149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、高密度微細配線が要求されるビン・グリッド
・アレイタイプのICパッケージに好適に利用され得る
「従来の技術」 ピン・グリッド・アレイタイプ(以下rPGAJという
)のICパッケージは、パッケージ内部の配線を高密度
にしうる機械的構造を有している。而して従来PGAパ
ッケージにおいてもセラミックスからなる場合は、一般
のパッケージと同様に、タングステン、モリブデン等を
主成分とする厚膜が用いられ、これを未焼成セラミック
ス基板に印刷し、焼成後、導体メッキを施すことにより
、内部配線を形成していた。
しかしながら、近年の配線の高密度化傾向は著しく、配
線に対して従来以上の寸法精度の向上、微細化、低抵抗
化が要望されているが、厚膜では限界があり、かかる要
望に対応することができない。一方、物理蒸着、化学蒸
着等による薄膜は、焼結基板上に容易に配線を形成する
ことができ、その上に銅メッキを施すことにより、上記
要望に応じ得るものとして期待されていた。
「発明が解決しようとする問題点」 ところが、PGAパッケージにおいては、内部配線を外
部回路と電気的に接続するため、銅メッキ部の一部に外
部金属端子がろう付け接合されるが、このろう材が不要
部分で流れるのを防止することと、銅メッキの酸化を防
止することとのために、ろう付け接合部以外の銅メッキ
部に適当な電気絶縁性の無機材質よシなる被膜が形成さ
れる必要がある。然るにその被膜の材料として、ガラス
ではその軟化点が通常のろう付け温度800℃より低い
ものを用いると、当然ろう付け時に軟化して被膜を形成
することができず、逆に軟化点がろう付け温度よシ高い
ものを用いるとろう付け時に軟化する心配はないがガラ
スの焼付温度が通常100℃以上高いことから、必然的
に焼付温度900℃以上のガラスとなシ、焼付時に銅メ
ッキの下にある薄膜中の金属が銅メッキ中に拡散し、ろ
う付け接合強度を低下させるという問題点があった。ま
た、従来の結晶化ガラスでも同様の理由でろう付け接合
強度を低下させていた。
本発明は、上記の問題点を解決し、銅メッキの下層に薄
膜が形成されていても、銅メッキ上に良好に形成してな
るPGAパッケージを提供することを目的とする。
「問題点を解決するための手段」 その手段は、銅メッキ部の外部金属端子がろう付け接合
されていない部分に、焼付温度が900℃以下、耐熱温
度が750℃以上、常温から400℃までの熱膨張係数
が55〜80 X 10 am/’Cである電気絶縁性
緻密質結晶化ガラスの被膜を焼付けたところにある。
ここで、被膜の焼付温度を900℃以下とした理由は、
900℃を超えると銅メッキ部への薄膜金属の拡散が生
じることによる。耐熱温度とは結晶化ガラスが変形変質
を起こさない上限温度をいい、これを750℃以上とし
たのは、ろう付け時に熱伝導によシ上昇する被膜の温度
が750℃程度でおることによる。また、被膜の熱膨張
係数を常温から400℃までの範囲で55〜80×イ 10an/’Cと限定した理由は、パッケージの使用温
度範囲において、焼結セラミックス基板との熱膨張差に
起因して被膜にクラックが発生するのを防止するためで
ある。
「作用」 薄膜中の金属を銅メッキ部に拡散させずに被膜を焼付け
ることができ、その被膜がろう材の流れを防止するとと
もに、銅メッキの酸化、損傷等を防止する。
「実施例」 第1図に本発明PGAパッケージの一実施例に係る要部
断面図を示す。
第1図において、1はアルミナ含有量90重量%の焼結
セラミックス基板、2は焼結セラミックス基板1上にT
i + Mo及びCuをそれぞれ順に0.2μ、0.8
μ及び1.0μの厚さにスパッタリング蒸着してなる薄
膜配線パターン、8は薄膜配線パターン上に5μの厚さ
で施された銅よシなる導体メッキ、4は焼結セラミック
ス基板1内外の配線を外部回路と電気的に接続するため
のコバールよシなる外部金属端子、5は導体メッキ3と
外部金属端子4とを接合するための接合温度800℃の
Agろう材、6は導体メッキ8の外部金属端子4が接合
されていない部分に焼付けられた旭ガラス■製AP −
5700Vよシする被膜を示す。AP −5700Vは
、5i(h −BaO−ZnO系結晶化ガラスであって
、その焼付温度は850℃、熱膨張係数は68X10 
cm/ll: (常温〜400℃)である。
上記PGAパッケージについて、Agろう材5が導体メ
ッキ8と濡れている部分の面積を1.6φ■とじたとき
の接合強度を測定するため、外部金属端子4を導体メッ
キ3面に対して45゜の方向に引っ張ったところ、その
強度は5.61+/−であっ九。
比較のために旭ガラス■fi AP −5700Vに代
えてDupont社製4575を被膜6に用いて950
℃で焼付けたことを除くほかは上記PGAパッケージと
同一の比較用PGAパッケージについて同様にろう付け
接合部の接合強度を測定したところ、1.9μw/−で
あった。
「発明の効果」 薄膜によって寸法精度の良い微細配線バターンが高密度
に形成できる。外部金属端子の接合部信頼性が高くなる
【図面の簡単な説明】
第1図は、本発明の一実施例に係るビン・グリッド・プ
レイパッケージの要部断面図である。 1・・・焼結セラミックス基板、2・・・薄膜配線パタ
ーン、3・・・導体メッキ、4・・・外部金属端子、5
・・・Agろう材、6・・・被膜第1図

Claims (1)

    【特許請求の範囲】
  1.  焼結セラミックス基板上に薄膜配線パターンが形成さ
    れ、その上に銅メッキが施され、該銅メッキ部の一部に
    外部金属端子がろう付け接合されてなるものにおいて、
    該銅メッキ部の他部に焼付温度が900℃以下、耐熱温
    度が750℃以上、常温から400℃までの熱膨張係数
    が55〜80×10^−^7cm/℃である電気絶縁性
    緻密室結晶化ガラスの被膜を焼付けたことを特徴とする
    ピン・グリッド・アレイパッケージ。
JP2466686A 1986-02-06 1986-02-06 ピン・グリツド・アレイパツケ−ジ Pending JPS62183149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2466686A JPS62183149A (ja) 1986-02-06 1986-02-06 ピン・グリツド・アレイパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2466686A JPS62183149A (ja) 1986-02-06 1986-02-06 ピン・グリツド・アレイパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62183149A true JPS62183149A (ja) 1987-08-11

Family

ID=12144462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2466686A Pending JPS62183149A (ja) 1986-02-06 1986-02-06 ピン・グリツド・アレイパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62183149A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3914986A1 (de) * 1986-12-12 1990-11-08 Vapor Technologies Inc Beschichtungsverfahren zum schutz von keramikgegenstaenden gegen mechanische und thermische stoereinfluesse und schutzbeschichteter keramikgegenstand
JPH04133449U (ja) * 1991-05-29 1992-12-11 京セラ株式会社 半導体素子収納用パツケージ
KR100416838B1 (ko) * 2001-06-29 2004-02-05 주식회사 하이닉스반도체 반도체의 패키지장치 및 그 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3914986A1 (de) * 1986-12-12 1990-11-08 Vapor Technologies Inc Beschichtungsverfahren zum schutz von keramikgegenstaenden gegen mechanische und thermische stoereinfluesse und schutzbeschichteter keramikgegenstand
DE3914986C2 (de) * 1986-12-12 2003-10-30 Vapor Technologies Inc Beschichtungsverfahren zum Schutz von Keramikgegenständen gegen mechanische und thermische Störeinflüsse und schutzbeschichteter Keramikgegenstand
JPH04133449U (ja) * 1991-05-29 1992-12-11 京セラ株式会社 半導体素子収納用パツケージ
KR100416838B1 (ko) * 2001-06-29 2004-02-05 주식회사 하이닉스반도체 반도체의 패키지장치 및 그 방법

Similar Documents

Publication Publication Date Title
US5286927A (en) Method of manufacturing circuit board and circuit board itself manufactured by said method
JP2952303B2 (ja) 複合型回路装置
KR900001838B1 (ko) 고열전도성 세라믹스기판
JP2505739B2 (ja) 電子装置用ハウジング
JPH0569319B2 (ja)
JPS62183149A (ja) ピン・グリツド・アレイパツケ−ジ
JPS6342879B2 (ja)
JP2003109838A (ja) セラミック電子部品
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
JP3723350B2 (ja) 配線基板およびその製造方法
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JP2604470B2 (ja) 半導体装置
JPS6023975Y2 (ja) セラミツクコ−ト金属コア−パツケ−ジ
JPH0432297A (ja) 多層配線基板及びその製造方法
JPS62140304A (ja) 導電性ペ−スト
JPH0636601Y2 (ja) 回路基板
JP3645744B2 (ja) セラミック配線基板
JPS60107845A (ja) 半導体用回路基板
JPS58159356A (ja) 半導体素子用パツケ−ジ
JP2975491B2 (ja) チップ抵抗器
GB2144922A (en) Substrate for thick-film electrical circuits
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品
JPH0316220Y2 (ja)
JPH04137752A (ja) メタライズ金属層を有するセラミック基板の製造方法