JPH04133449U - 半導体素子収納用パツケージ - Google Patents

半導体素子収納用パツケージ

Info

Publication number
JPH04133449U
JPH04133449U JP4912691U JP4912691U JPH04133449U JP H04133449 U JPH04133449 U JP H04133449U JP 4912691 U JP4912691 U JP 4912691U JP 4912691 U JP4912691 U JP 4912691U JP H04133449 U JPH04133449 U JP H04133449U
Authority
JP
Japan
Prior art keywords
insulating base
metallized
pad
insulating
metallized pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4912691U
Other languages
English (en)
Other versions
JP2567100Y2 (ja
Inventor
徳和 石橋
茂義 福薗
政光 前田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP1991049126U priority Critical patent/JP2567100Y2/ja
Publication of JPH04133449U publication Critical patent/JPH04133449U/ja
Application granted granted Critical
Publication of JP2567100Y2 publication Critical patent/JP2567100Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 高密度化及び小型化を達成した上で、なおか
つ絶縁基板の切断時にメタライズパッドのコーティング
層に容易にクラックが生じない電子部品収納用パッケー
ジを提供する。 【構成】 電子部品収納用パッケージは、外辺1bが他
の部材から切断されて形成され電子部品を収納するため
の絶縁基体1と、絶縁基体1の一主面に形成された複数
のメタライズパッド8と、メタライズパッド8の外周部
を覆うように絶縁基体1の一主面に形成されたアルミナ
コーティング層9と、メタライズパッド8に固定された
外部リード端子7とを備えている。この電子部品収納用
パッケージにおいて、絶縁基体1の外辺1bに隣接する
メタライズパッド8は、絶縁基体1の外辺1bに実質的
に平行な直線部8aを外辺1b側に有している。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体素子収納用パッケージ、特に、半導体集積回路素子を収納す るための半導体素子収納用パッケージに関する。。
【0002】
【従来の技術】
従来の半導体素子収納用パッケージにおいては、基板の高密度化の要求のため に、収納用パッケージの絶縁基板の一主面に複数の外部リード端子が格子状に配 置されたピングリッドアレイ(PGA)型半導体素子収納用パッケージが使用さ れている。このようなPGA型半導体素子収納用パッケージを、図5〜図8に示 す。
【0003】 図5において、絶縁基体21は概ね四角形の板状の部材であり、電気絶縁材料 であるアルミナセラミックから構成されている。絶縁基体21の中央部には、凹 部22が形成されており、この凹部22内に半導体素子23が接着剤により固定 されている。絶縁基体1内にはスルーホール21aが形成されている。このスル ーホール21a内には、例えばタングステン,モリブデン等の導電性材料からな るメタライズ配線層25が形成されている。このメタライズ配線層25には、同 じく導電性材料からなる配線パターン25aが接続されている。この配線パター ン25aに、半導体素子23はボンディングワイヤー24を介して電気的に接続 されている。絶縁基体21の中央部上には、凹部22を密封するための蓋部材2 6が配置されている。蓋部材26は、ガラス,樹脂等の封止材によって絶縁基体 21に固定されている。
【0004】 蓋部材26が固定された側と反対側の絶縁基体21の下面21cには、メタラ イズ配線層25と連結された、例えばタングステン,モリブデン等の導電性材料 からなる複数のメタライズパッド28がそれぞれ形成されている。このメタライ ズパッド28は、図7及び図8で示すように概ね円形に形成されており、外周部 は絶縁基体21に固定されたアルミナコーティング層29によって覆われている 。メタライズパッド28と外部リード端子27とは、メタライズパッド28側か ら順にニッケルメッキ層(図示せず)及び銀ロウ30を介して固定されている。
【0005】 前記メタライズパッド28は、高機能化のための多ピン化の要求により、多数 形成されるようになってきた。一方、パッケージの小型化要求により、絶縁基体 21の下面21cの面積はあまり大きくはできない。これらの条件により、各メ タライズパッド28間の距離及び絶縁基体1の外辺21bと最外周のメタライズ パッド28との距離は小さくならざるを得ない。図8で示す最外周のメタライズ パッド28と外辺21bとの距離Dは、ある従来例では約0.9mmであった。
【0006】 絶縁基体は、複数枚の絶縁基板が各外辺同士で繋がった原板が初めに形成され る。まず、所定形状のセラミックグリーンシートを複数枚重合わせる。この場合 には、絶縁基体21にはスルーホール21aが形成されており、また必要な所定 の配線パターン25aが形成されている。次に、スルーホール21a内にメタラ イズ配線層25用の金属ペーストを注入する。さらに、絶縁基体21の下面21 cにメタライズパッド28用の金属ペーストを塗布する。そして、電気絶縁材料 であるアルミナをペースト状にし、スクリーン印刷によりメタライズパッド28 の外周部を覆うようにアルミナコーティング層29を形成する。
【0007】 次に、各絶縁基体21の境目にアルミナコーティング層29側から切断刃(図 示せず)で切れ目を入れる。このとき、メタライズパッド28が概ね円形状に形 成されているので、図8に示すように、矢印Aで示す一点に応力集中が起こる。 これにより、メタライズパッド28に比べて柔らかい部材からなるアルミナコー ティング層29に微小なクラック(約1μm)が発生する。
【0008】 次に切断後の絶縁基体を焼成する。この焼成時に前記クラックが成長して大き くなることがある。次に、絶縁基体21をニッケル電解メッキ槽に漬け、電解メ ッキ処理により絶縁基体21の表面全体にニッケルメッキ層を形成する。このと き、切断時に生じたアルミナコーティング層29のクラックにメッキ液が侵入す るので、このメッキ液がメタライズパッド28を腐食する。メタライズパッド2 8が腐食されると、メタライズパッド28に断線が生じたり、メタライズパッド 28の電気抵抗値が変化する等して誤動作の原因となる。
【0009】 このように、従来の構成では、製造時にアルミナコーティング層にクラックが 入りやすく、それに基づいて上述のような不具合が発生する。
【0010】 本考案の目的は、高密度及び小型化を達成した上で、なおかつ絶縁基板の切断 時にメタライズパッドを覆う絶縁コーティング層にクラックが生じにくい半導体 素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】
本考案に係る半導体素子収納用パッケージは、外辺が他の部材から切断されて 形成され半導体素子を収納するための絶縁基体と、絶縁基体の一主面に形成され た複数のメタライズパッドと、メタライズパッドの外周部を覆うように絶縁基体 の一主面に形成された絶縁コーティング層と、メタライズパッドに固定された外 部リード端子とを備えている。この半導体素子収納用パッケージにおいて、絶縁 基体の外辺に隣接するメタライズパッドは、絶縁基体の外辺に実質的に平行な直 線部を外辺側に有している。
【0012】
【作用】
本考案に係る半導体素子収納用パッケージを製造する際には、絶縁基体の外辺 に隣接するメタライズパッドが絶縁体の外辺に実質的に平行な直線部を外辺側に 有するように、メタライズパッドを絶縁基体の一主面に形成する。さらに、絶縁 コーティング層を、メタライズパッドの外周部を覆うように絶縁基体の一主面に 形成する。そして、絶縁基体の外辺を他の部材から切断する。このとき、絶縁基 体の外辺部に生じる応力は、メタライズパッドの直線部によって分散されるので 、絶縁コーティング層にクラックは生じにくい。これにより、絶縁基板の一主面 にメタライズパッドを多数形成することで高密度化及び小型化を達成するととも に、絶縁コーティング層にクラックが生じにくい半導体素子収納用パッケージが 得られる。
【0013】
【実施例】
図1に本考案の一実施例が採用された半導体素子収納用パッケージを示す。絶 縁基体1は、概ね長方形の板状の部材であり、電気絶縁材料であるアルミナセラ ミックから構成されている。絶縁基体1の中央部には、凹部2が形成されており 、この凹部2内に接着剤により半導体素子3が固定されている。絶縁基体1内に は、複数のスルーホール1aが形成されており、このスルーホール1a内に導電 性材料からなるメタライズ配線層5が形成されている。このメタライズ配線層5 は、同じく導電性材料からなる配線パターン5aに電気的に接続されている。配 線パターン5aと半導体素子3とは、ボンディングワイヤー4を介して電気的に 接続されている。絶縁基体1の中央部上には、凹部2を密封するための蓋部材6 が配置されている。蓋部材6は、樹脂等の封止材により絶縁基体1に固定されて いる。
【0014】 凹部2及び蓋部材6が設けられた側と反対側の絶縁基体1の下面1cには、概 ね円形状の多数のメタライズパッド8が形成されている。このメタライズパッド 8の絶縁基体1の外辺1bに最も近い最外周端のものは、図4に示すように、外 辺1bに実質的に平行な直線部8aを有している。
【0015】 ここでは、直線部8aから外辺1bまでの距離をLとし、メタライズパッド8 の半径に対する切欠き深さをxとし、メタライズパッド8の半径をrとして、a 及びbを定数としたとき、以下の式が成立するように構成されている。 L=ar(200x−x2 1/2 /100+b
【0016】 さらに、切欠き深さXは、直径2rの5〜25%の範囲になるように形成され ている。5%未満の場合は、十分に切断時の応力集中を分散させることができな い。25%を超える場合は、メタライズパッド8の面積が小さくなり、これによ り銀ロウ10のロウ付け面積が小さくなり、外部リード端子7の絶縁基体1側へ のロウ付け強度が低下する。また、メタライズパッド8を円形であるとしたとき の面積に対して、直線部8aを形成するために切り取られた部分の面積は2%〜 20%の範囲になるように形成されている。この面積が20%を超えると、メタ ライズパッド8の銀ロウ10の面積が小さくなり、外部リード端子7のロウ付け 強度が低下する。2%未満の場合は、充分に切断時の応力集中を分散させること ができない。
【0017】 メタライズパッド8の外周部を覆うように絶縁基体1の下面にはアルミナコー ティング層9が形成されている。メタライズパッド8の中央部には、ニッケルメ ッキ層(図示せず)及び銀ロウ10を介して外部リード端子7が固定されている 。このようにして、半導体素子3と外部リード端子7とは、メタライズ配線層5 ,配線パターン5a及びメタライズパッド8を介して電気的に接続されている。
【0018】 次に、上述のパッケージの製造方法を説明する。 絶縁基体1は、複数枚の絶縁基体の各外辺が接続した原板を切断して形成され る。この原板は、所定形状のセラミックグリーンシートを複数枚重ね合わせて形 成される。セラミックグリーンシート内にはスルーホール1aが設けられており 、また必要な所定の配線パターン5aが形成されている。次に、スルーホール1 a内にメタライズ配線層5用の金属ペーストを注入し、下面1cにメタライズパ ッド8用の金属ペーストを塗布する。そして、メタライズパッド8用の金属ペー ストの外周部を覆うように、アルミナコーティング層9を下面1cに形成する。 このアルミナコーティング層9は、絶縁基体1の材料と同じアルミナをペースト 状にし、スクリーン印刷により形成される。
【0019】 上述のメタライズパッド8用の金属ペーストを絶縁基体1上に塗布する場合に は、メタライズパッド8が外辺1bと実質的に平行な直線部8aを有するように 形成されたパターンを有するスクリーンが用いられる。また、直線部8aと外辺 1bとの距離であるLと半径rとの比及びメタライズパッド8の切欠き部分の面 積比等は前述の条件の範囲となるように設定される。
【0020】 次に、原板の境界に切断刃(図示せず)でアルミナテコーティング層9側から 切れ目を入れて、各絶縁基体を切断する。 この切断時において、メタライズパッド8は直線部8aを有しているため、切 断された外辺1b側の応力は図4の点群Bのように分散される。これにより、応 力が一点に集中した従来例とは異なり、アルミナコーティング層9にクラックが 生じない。すなわち、最外周のメタライズパッド8を外辺1bから0.9mmの 位置に形成してもクラックが生じない。これにより、絶縁基体1の下面1cに多 数のメタライズパッドを形成することができ、メタライズパッドを高密度化でき る。
【0021】 次に、各絶縁基体1を焼成するが、このとき、アルミナコーティング層9には クラックが生じていないため、クラックが焼成時に大きくなる等の従来例の不具 合は生じない。さらに、焼成後の絶縁基体1は、ニッケルメッキ層に漬けられ、 電解メッキ処理により表面全体にニッケルメッキ層(図示せず)が形成される。 このとき、アルミナコーティング層9には微小なクラックが生じていないため、 メッキ液がクラックに侵入しメタライズパッド8を腐食するという従来例の不具 合は生じない。
【0022】 次に、ニッケルメッキ層が形成されたメタライズパッド8に外部リード端子7 を銀ロウ10でロウ付けする。ニッケルメッキ層と銀ロウ10は接着性が良く、 これによりメタライズパッド8と外部リード端子7の接着強度は向上する。銀ロ ウ10が冷えて収縮するときに、メタライズパッド8の外周部を絶縁基体1側か ら浮き上げる力が生じるが、メタライズパッド8の外周部がアルミナコーティン グ層9によって覆われているため、パッド8の外周部の反り返りは防止される。
【0023】 以上のように、この実施例では、メタライズパッド8に直線部8aを形成する ことで切断時の応力集中を分散できる。これにより、アルミナコーティング層9 に微小なクラックが生じにくくなり、従来例のようなメタライズパッド8の断線 又は電気抵抗値の変化といった誤動作につながる不具合は起こらなくなる。
【0024】
【考案の効果】
本考案に係る半導体素子収納用パッケージでは、絶縁基体の外辺に隣接するメ タライズパッドが絶縁基体の外辺に実質的に平行な直線部を外辺側に有している 。したがって、切断時の応力が分散され、多数のメタライズパッドを絶縁基体上 に形成し高密度化及び小型化を達成した半導体素子収納用パッケージにおいても 、コーティング層にクラックが生じにくくなる。
【図面の簡単な説明】
【図1】本考案の一実施例を採用した半導体装置の断面
図。
【図2】その拡大部分図。
【図3】図1の底面図。
【図4】その拡大部分図。
【図5】従来例の図1に相当する図。
【図6】従来例の図2に相当する図。
【図7】従来例の図3に相当する図。
【図8】従来例の図4に相当する図。
【符号の説明】
1 絶縁基体 1b 外辺 7 外部リード端子 8 メタライズパッド 9 コーティング層 8a 直線部

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】外辺が他の部材から切断されて形成され半
    導体素子を収納するための絶縁基体と、前記絶縁基体の
    一主面に形成された複数のメタライズパッドと、前記メ
    タライズパッドの外周部を覆うように前記絶縁基体の一
    主面に形成された絶縁コーティング層と、前記メタライ
    ズパッドに固定された外部リード端子とを備えた半導体
    素子収納用パッケージにおいて、前記絶縁基体の外辺に
    隣接する前記メタライズパッドが、前記絶縁基体の外辺
    に実質的に平行な直線部を前記外辺側に有していること
    を特徴とする半導体素子収納用パッケージ。
JP1991049126U 1991-05-29 1991-05-29 半導体素子収納用パッケージ Expired - Lifetime JP2567100Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991049126U JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991049126U JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04133449U true JPH04133449U (ja) 1992-12-11
JP2567100Y2 JP2567100Y2 (ja) 1998-03-30

Family

ID=31927348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991049126U Expired - Lifetime JP2567100Y2 (ja) 1991-05-29 1991-05-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2567100Y2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136050A (ja) * 1985-12-09 1987-06-19 Nec Corp セラミック基板
JPS62183149A (ja) * 1986-02-06 1987-08-11 Ngk Spark Plug Co Ltd ピン・グリツド・アレイパツケ−ジ
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法
JPH022842U (ja) * 1981-12-23 1990-01-10

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022842U (ja) * 1981-12-23 1990-01-10
JPS62136050A (ja) * 1985-12-09 1987-06-19 Nec Corp セラミック基板
JPS62183149A (ja) * 1986-02-06 1987-08-11 Ngk Spark Plug Co Ltd ピン・グリツド・アレイパツケ−ジ
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法

Also Published As

Publication number Publication date
JP2567100Y2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
US5069626A (en) Plated plastic castellated interconnect for electrical components
JP2004312023A (ja) めっきターミネーション
JPS5816552A (ja) 半導体素子用パッケ−ジ
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JPS61160946A (ja) 半導体装置の接続構造体
JPH04133449U (ja) 半導体素子収納用パツケージ
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
JP4484672B2 (ja) 多数個取り配線基板
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JP3950950B2 (ja) セラミック配線基板の製造方法
JPH0223031B2 (ja)
JP4484543B2 (ja) 多数個取り配線基板
JP3000691B2 (ja) チップ型固体電解コンデンサ
JP2005159083A (ja) 多数個取り配線基板
JP2784129B2 (ja) 半導体素子収納用パッケージ
JP3313233B2 (ja) 半導体装置
JPS6352469B2 (ja)
JP2550488Y2 (ja) プラグイン型半導体素子収納用パッケージ
JP2000328299A (ja) 配線基板のメッキ方法及びそれに用いるメッキ用冶具
JPS62179794A (ja) 電気回路配線板
JPS5982790A (ja) セラミツクキヤリア実装構造
JPH09213834A (ja) セラミック基板のNiメッキ処理方法
JP2005243874A (ja) 多数個取り配線基板
JP2005191139A (ja) 多数個取り配線基板
JPH02248066A (ja) セラミック基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term