JPS609146A - リ−ドレスチツプキヤリア基板の形成方法 - Google Patents
リ−ドレスチツプキヤリア基板の形成方法Info
- Publication number
- JPS609146A JPS609146A JP11773283A JP11773283A JPS609146A JP S609146 A JPS609146 A JP S609146A JP 11773283 A JP11773283 A JP 11773283A JP 11773283 A JP11773283 A JP 11773283A JP S609146 A JPS609146 A JP S609146A
- Authority
- JP
- Japan
- Prior art keywords
- rectangular plate
- chip carrier
- patterns
- leadless chip
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- 239000000843 powder Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 2
- 239000011345 viscous material Substances 0.000 abstract description 2
- 239000011230 binding agent Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は高密度に半導体素子を搭載し得るＩＪ−ドレス
チップキャリアの基板の形成方法に関する。
チップキャリアの基板の形成方法に関する。
（ｂｌ 従来技術と問題点
電子計算機等の電子機器の急速な発展に伴い。
該電子機器の電子部品の実装の高密度化や小型化が益々
要求されてきた。殊に半導体集積回路は一層その集積度
を増すと共に、セラミック基板を用いたチップキャリア
が実用化され、その端子数も増え、そのピッチは小さく
なってきている。
要求されてきた。殊に半導体集積回路は一層その集積度
を増すと共に、セラミック基板を用いたチップキャリア
が実用化され、その端子数も増え、そのピッチは小さく
なってきている。
上述のようなチップキャリアをプリント基板上に実装す
るには、チップキャリアのセラミック基板の接続面（通
常は半導体集積回路め搭載面と反対側の面で以下チップ
基板の裏面と称する）に形成された接続パッドやバンプ
を前記プリント基板上の所定位置に載置してその侭温度
をあげて半田付けする所謂リフロー法が多く採用されて
いる。
るには、チップキャリアのセラミック基板の接続面（通
常は半導体集積回路め搭載面と反対側の面で以下チップ
基板の裏面と称する）に形成された接続パッドやバンプ
を前記プリント基板上の所定位置に載置してその侭温度
をあげて半田付けする所謂リフロー法が多く採用されて
いる。
チップキャリアの実装方法を説明する前にチップキャリ
アの構造について述べよう。
アの構造について述べよう。
第１図は広く市販されている標準化されたチップキャリ
アの構造を示す斜視図である。図から明らかなように該
チップキャリアは正方形または長方形をしたセラミック
のチップ基板１の上に金メッキをしたキャビティ２を有
する小型でリード線のない所謂リードレスパッケージで
ある。
アの構造を示す斜視図である。図から明らかなように該
チップキャリアは正方形または長方形をしたセラミック
のチップ基板１の上に金メッキをしたキャビティ２を有
する小型でリード線のない所謂リードレスパッケージで
ある。
ＩＣチップ３はチップ基板１の上に固定して実装され、
キャビティ２の底面に配設された接続パッド４と金ポン
ディングまたは半田付けで接続される。前記接続パッド
４はメタライズ法でチンプ基板１の表面に形成された外
部端子５に連接しており、その先端はチップ基板１の裏
面に達しており。
キャビティ２の底面に配設された接続パッド４と金ポン
ディングまたは半田付けで接続される。前記接続パッド
４はメタライズ法でチンプ基板１の表面に形成された外
部端子５に連接しており、その先端はチップ基板１の裏
面に達しており。
リフロー法による半田付は接続に便利なように金メッキ
等の表面処理が施されて接続部６を構成している。
等の表面処理が施されて接続部６を構成している。
第２図の断面図は、さらに高密度実装を可能にする為の
セラミックパッケージの一種としてのリードレスチップ
キャリアを示す。
セラミックパッケージの一種としてのリードレスチップ
キャリアを示す。
前述の第１図に示したリードレスチップキャリアの外部
端子５がチップ基板１の表面に沿って形成されているの
に対し、第２図に示す例においてはビア７と称するタン
グステン等の高融点金属粉末とセラミック粉末とを混合
して焼結して形成した導電性の端子がチップ基板ｌのセ
ラミックの中を貫通して、搭載されたＩＣチップ３とバ
ンプ８とを電気的に接続している。前記ビア７の下端に
はバンプ８が取りつけられて、リードレスチップキャリ
アをプリント基板に実装するのを容易にしている。ハン
プ８ば通常Ｐｂ−３ｎ系の鑞材で形成された突起である
。
端子５がチップ基板１の表面に沿って形成されているの
に対し、第２図に示す例においてはビア７と称するタン
グステン等の高融点金属粉末とセラミック粉末とを混合
して焼結して形成した導電性の端子がチップ基板ｌのセ
ラミックの中を貫通して、搭載されたＩＣチップ３とバ
ンプ８とを電気的に接続している。前記ビア７の下端に
はバンプ８が取りつけられて、リードレスチップキャリ
アをプリント基板に実装するのを容易にしている。ハン
プ８ば通常Ｐｂ−３ｎ系の鑞材で形成された突起である
。
さて、半導体チップをより高密度に実装する要求は留ま
る所を知らない現状においては、リードレスチップキャ
リアの基板のビア７のピンチも益々小さくなっており、
すでに０．５１以下の要望がある。前述のようなビア７
の構造では、ビア７自身はリードレスチップキャリア基
板ｌの形成当初より前述の導電材料の粉末を基板１のセ
ラミック粉末に介在させて焼成することになり、自ずが
らその配設ビソヂにも限度があることはやむを得ないと
ころである。この問題を解消出来る高密度な接続端子を
有するリードレスチップキャリア基板１の形成方法が久
しく待望されていた。
る所を知らない現状においては、リードレスチップキャ
リアの基板のビア７のピンチも益々小さくなっており、
すでに０．５１以下の要望がある。前述のようなビア７
の構造では、ビア７自身はリードレスチップキャリア基
板ｌの形成当初より前述の導電材料の粉末を基板１のセ
ラミック粉末に介在させて焼成することになり、自ずが
らその配設ビソヂにも限度があることはやむを得ないと
ころである。この問題を解消出来る高密度な接続端子を
有するリードレスチップキャリア基板１の形成方法が久
しく待望されていた。
（Ｃ） 発明の目的
本発明は前述の点に鑑みなされたもので、従来のビア７
に代わり極めて小さいピンチの高密度接続端子育するリ
ードレスチップキャリアの形成方法を提供しようとする
ものである。
に代わり極めて小さいピンチの高密度接続端子育するリ
ードレスチップキャリアの形成方法を提供しようとする
ものである。
（ｄｌ 発明の構成
上記の発明の目的は、平行な細帯状の所定の導電性パタ
ーンを表面に形成したセラミックのグリーンシートの所
定枚数を積層して圧着したものを一体に焼成した後、該
焼成体を所定の厚さで平行で帯状の前記導電性パターン
に直角な平面に於し）で切断することによるリードレス
チ・ノブキャリア基板の形成方法により容易に達成され
る。
ーンを表面に形成したセラミックのグリーンシートの所
定枚数を積層して圧着したものを一体に焼成した後、該
焼成体を所定の厚さで平行で帯状の前記導電性パターン
に直角な平面に於し）で切断することによるリードレス
チ・ノブキャリア基板の形成方法により容易に達成され
る。
（Ｑｌ 発明の実施例
以下本発明の実施例につき図面を参照して説明する。第
３図の斜視図に本発明に基づくリードレスチップキャリ
ア基板の形成方法の一実施例を示す。
３図の斜視図に本発明に基づくリードレスチップキャリ
ア基板の形成方法の一実施例を示す。
セラミック粉末および）＼バンプよりなる粘性体を板状
に成形したいわゆるグリーンシートを材料とするグリー
ンシート矩形板１０に細い帯状の導電材料よりなるパタ
ーン１１を印刷法で形成する。
に成形したいわゆるグリーンシートを材料とするグリー
ンシート矩形板１０に細い帯状の導電材料よりなるパタ
ーン１１を印刷法で形成する。
グリーンシート矩形板１０に何等のパターン１１がない
矩形板１０ａ、全面にパターン１１を有する矩形板１０
ｂ（図では８本のパターン１１）、および両端にのみパ
ターン１１のある矩形板１０Ｃ（図では２本×２）の３
種の矩形板１０を組み合わせて、プレスで圧着した上、
還元性雰囲気内で電気炉で５００℃前後で仮焼成し第３
ｆｆｌ（ｂｌに示すように仮焼成体１２とする。
矩形板１０ａ、全面にパターン１１を有する矩形板１０
ｂ（図では８本のパターン１１）、および両端にのみパ
ターン１１のある矩形板１０Ｃ（図では２本×２）の３
種の矩形板１０を組み合わせて、プレスで圧着した上、
還元性雰囲気内で電気炉で５００℃前後で仮焼成し第３
ｆｆｌ（ｂｌに示すように仮焼成体１２とする。
この仮焼成体１２をダイアモンドカッタ（図示せず）で
前記のパターン１１群と直角の方向に切断して厚さもの
小片とした後、再び還元性雰囲気中で１５００〜１５５
０℃において加熱して完全に焼成し、第３図（Ｃ）に示
すようなリードレスチップキャリア基板１３とする。図
から明らかなように、導電性パターン１１はリードレス
チップキャリア基板１３の表面から裏面に貫通している
から、リードレスチップキャリアの接続端子１４として
使用することが出来。
前記のパターン１１群と直角の方向に切断して厚さもの
小片とした後、再び還元性雰囲気中で１５００〜１５５
０℃において加熱して完全に焼成し、第３図（Ｃ）に示
すようなリードレスチップキャリア基板１３とする。図
から明らかなように、導電性パターン１１はリードレス
チップキャリア基板１３の表面から裏面に貫通している
から、リードレスチップキャリアの接続端子１４として
使用することが出来。
第２図のリードレスチップキャリアと同様に基板の表面
側（半導体集積回路チップを搭載する側）にはバッドを
、裏面にはバンプを上記の接続端子１４に接続して形成
すれば、リードレスチップキャリア基板として完成する
。
側（半導体集積回路チップを搭載する側）にはバッドを
、裏面にはバンプを上記の接続端子１４に接続して形成
すれば、リードレスチップキャリア基板として完成する
。
以上は本発明によるリードレスチップキャリア基板の形
成方法の一実施例であるが、所望の接続端子の配列に応
じ、前記導電性パターン１１の形を変えて対応出来るこ
とは論を待たない。第３図ａに示すような組合せにおい
ても１例えばグリーンシート矩形板１０ｃを変形して矩
形板１０ｃの両面にパターン１１を形成し、１枚置きに
パターン１１のない矩形板１０ａ ａ挟んでも同様の効
果を得ることが出来る。
成方法の一実施例であるが、所望の接続端子の配列に応
じ、前記導電性パターン１１の形を変えて対応出来るこ
とは論を待たない。第３図ａに示すような組合せにおい
ても１例えばグリーンシート矩形板１０ｃを変形して矩
形板１０ｃの両面にパターン１１を形成し、１枚置きに
パターン１１のない矩形板１０ａ ａ挟んでも同様の効
果を得ることが出来る。
さらに、第４図（ａｌに示すように、グリーンシートと
同じ材料で中芯角棒１５の廻りに所定のパターン１６を
形成した横長のグリーンシート板１７を用意し、第４図
（ｂ）に示すように、前記中芯角棒１０ｃを巻いて圧着
し、第３図（ｂｌに示したのと同様に仮焼成体１８を形
成しても良い。この方法は図示のような導電性パターン
１６の配列となり、その位置の精度を高くすることはや
や困難であるが、グリーンシートを組み上げていく作業
は比較的に容易である。仮焼成体１８形成後の工程は第
３図の実施例と同様である。
同じ材料で中芯角棒１５の廻りに所定のパターン１６を
形成した横長のグリーンシート板１７を用意し、第４図
（ｂ）に示すように、前記中芯角棒１０ｃを巻いて圧着
し、第３図（ｂｌに示したのと同様に仮焼成体１８を形
成しても良い。この方法は図示のような導電性パターン
１６の配列となり、その位置の精度を高くすることはや
や困難であるが、グリーンシートを組み上げていく作業
は比較的に容易である。仮焼成体１８形成後の工程は第
３図の実施例と同様である。
Ｔｆｌ 発明の効果
以上の説明から明らかなように、最近の高度に高密度化
された。ピンチの小さいバンプ列を有するリードレスチ
ップキャリアの基板を本発明に基づく方法で形成すると
、特に接続端子のピンチの小さい高密度実装用のリード
レスチップキャリアが容易に形成出来るという効果があ
る。
された。ピンチの小さいバンプ列を有するリードレスチ
ップキャリアの基板を本発明に基づく方法で形成すると
、特に接続端子のピンチの小さい高密度実装用のリード
レスチップキャリアが容易に形成出来るという効果があ
る。
第１図は広く市販されている標準化されたチップキャリ
アの構造を示す斜視図、第２図はさらに高密度実装を可
能にするビアを有するチップキャリアの側面図、第３図
と第４図は本発明に基づくリードレスチップキャリア基
板の形成方法を示す斜視図である。 図において、■はチップ基板、３はＩ’Ｃチップ。 ５はチップキャリアの外部端子、７はビア、８はバンプ
、 １０．１７はグリーンシート矩形板、１１．１６は
導電性パターン、 １２．１８は仮焼成体、１３はリー
ドレスチップキャリア基板１の焼成前の切断小片。 １４は接続端子、１５は中心角棒をそれぞれ示す。 第４図 １ｂ ｊ５
アの構造を示す斜視図、第２図はさらに高密度実装を可
能にするビアを有するチップキャリアの側面図、第３図
と第４図は本発明に基づくリードレスチップキャリア基
板の形成方法を示す斜視図である。 図において、■はチップ基板、３はＩ’Ｃチップ。 ５はチップキャリアの外部端子、７はビア、８はバンプ
、 １０．１７はグリーンシート矩形板、１１．１６は
導電性パターン、 １２．１８は仮焼成体、１３はリー
ドレスチップキャリア基板１の焼成前の切断小片。 １４は接続端子、１５は中心角棒をそれぞれ示す。 第４図 １ｂ ｊ５
Claims (1)
- 平行な細帯状の所定の導電性パターンを表面に形成した
セラミックのグリーンシートの所定枚数を積層して圧着
したものを焼成した後、該焼成体を所定の厚゛さで平行
で帯状の前記導電性パターンに直角な平面に於いて切断
することを特徴とするリードレスチップキャリア基板の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11773283A JPS609146A (ja) | 1983-06-28 | 1983-06-28 | リ−ドレスチツプキヤリア基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11773283A JPS609146A (ja) | 1983-06-28 | 1983-06-28 | リ−ドレスチツプキヤリア基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609146A true JPS609146A (ja) | 1985-01-18 |
Family
ID=14718913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11773283A Pending JPS609146A (ja) | 1983-06-28 | 1983-06-28 | リ−ドレスチツプキヤリア基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733640A (en) * | 1994-07-04 | 1998-03-31 | Shinko Electric Industries, Co., Ltd. | Fired body for manufacturing a substrate |
| US5997999A (en) * | 1994-07-01 | 1999-12-07 | Shinko Electric Industries Co., Ltd. | Sintered body for manufacturing ceramic substrate |
-
1983
- 1983-06-28 JP JP11773283A patent/JPS609146A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5997999A (en) * | 1994-07-01 | 1999-12-07 | Shinko Electric Industries Co., Ltd. | Sintered body for manufacturing ceramic substrate |
| US5733640A (en) * | 1994-07-04 | 1998-03-31 | Shinko Electric Industries, Co., Ltd. | Fired body for manufacturing a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| EP2184960A1 (en) | Circuit board and method for manufacturing circuit board | |
| JPH0653655A (ja) | バンプ付き回路基板の製造方法 | |
| JP3084209B2 (ja) | 電子コンポーネントおよびその製造方法 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| EP0359513A2 (en) | Semiconductor chip carrier and method of making it | |
| JPS6010648A (ja) | 非円形ピン穴あき多層誘電体基板及びその製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH1154367A (ja) | 複合電子部品及びその製造方法並びにチップ状電子部品 | |
| JPS60196910A (ja) | ハイブリツドｉｃ及びその製造方法 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JP2564297B2 (ja) | 回路基板 | |
| JPS6235552A (ja) | 半導体搭載装置の製造方法 | |
| JP2567100Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0736428B2 (ja) | セラミック基板 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPH04169082A (ja) | クロスコンダクターとその製造方法 | |
| JPH0719162Y2 (ja) | 集積回路パッケージ | |
| JPH09255457A (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JPH01257359A (ja) | 回路基板 | |
| JPH0459778B2 (ja) | ||
| JP2002305117A (ja) | 積層型インダクタとその製造方法 | |
| JPH03116846A (ja) | 混成集積回路及びその製造方法 |