JPH03116846A - 混成集積回路及びその製造方法 - Google Patents

混成集積回路及びその製造方法

Info

Publication number
JPH03116846A
JPH03116846A JP1254003A JP25400389A JPH03116846A JP H03116846 A JPH03116846 A JP H03116846A JP 1254003 A JP1254003 A JP 1254003A JP 25400389 A JP25400389 A JP 25400389A JP H03116846 A JPH03116846 A JP H03116846A
Authority
JP
Japan
Prior art keywords
pad
layer
bonding
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1254003A
Other languages
English (en)
Inventor
Norio Kasai
笠井　則男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP1254003A priority Critical patent/JPH03116846A/ja
Publication of JPH03116846A publication Critical patent/JPH03116846A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は混成集積回路及びその製造方法に関し、特に半
導体チップとボンディングワイヤを介して接続するパッ
ド部の形成に改良を施したちのである。
（従来の技術） 従来、混成集積回路としては、例えば第２図に示すもの
が知られている。図中の１はアルミナ基板である。この
基板表面の所定の箇所には、導体層等の印刷体層２８〜
２ｃが形成されている。
前記導体層２ａ上には、半田層３ａを介してパッド４が
形成されている。前記印刷体層２ｂ上には、半田層３ｂ
を介してヒートシンク５が形成され、このヒートシンク
５上１之は半田層３ｃを介して半導体チップ６が形成さ
れている。前記半導体チップ６とパッド４は、Ａｒ１製
のボンディングワイヤ７により接続されている。前記半
導体チップ６゜パッド４等は樹脂外囲器８により封止さ
れている。
前記印刷体層２ｃ上には、半田層３ｄを介して電子部品
９が形成されている。
こうした構造の混成集積回路は次のようにして製造され
る。
まず、アルミナ基板１上に印刷・焼成により印刷体層２
ａ〜２ｃを形成した。次に、この印刷体層２８〜２Ｃ上
にクリーム半田を印刷形成して半田層３ａ、３ａ、３ｄ
を形成した。つづいて、パッド４を半田層３ａ上に、予
め上部に半田層３ｃを介して半導体チップ５を形成した
ヒートシンク６を半田層３ｂ上に、電子部品９を半田層
３ｄ上に夫々載置した。次いで、前記半導体チップ６と
パッド４とをボンディングワイヤ７により接続する。更
に、半導体チップ６、パッド４等の周辺の保護のため、
樹脂外囲器８を形成して混成集積回路を製作した。
ところで、従来の混成集積回路においては、パッド４を
半田層３ａを介して印刷体層２ａに接続するため、半田
層３ａの半田量等のバラツキで第３図に示す如くバララ
ド４が傾く事がある。従って、ボンディングワイヤ８に
よるボンディングが不十分となり、接合不良が生じる。
なお、こうした問題点を解消するために例えば鉄とニッ
ケルの合金にメツキを施した材料をパッド材として用い
る手段がとられているが、メツキに膨れが生じることが
あり、ボンディングができない。
（発明が解決しようとする課題） 本発明は上記事情に鑑みてなされたもので、ボンディン
グワイヤの一端が接続するパッドを従来のように半田層
を介せずに直接導体層等の印刷体層に接続することによ
り、パッドの傾きもなくボンディングワイヤによるボン
ディングが十分成し得る混成集積回路及びその製造方法
を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本願節１の発明は、絶縁基板と、この絶縁基板上に印刷
焼成された印刷体層と、この印刷体層により前記絶縁基
板上に固着されたワイヤボンディングパッドとを具備す
ることを特徴とする混成集積回路である。
本願節２の発明は、絶縁基板上に印刷ペーストを印刷す
る工程と、前記印刷ペースト上にワイヤボンディングパ
ッドを載置する工程と、前記印刷ペーストを焼成し、前
記ワイヤボンディングパッドと前記絶縁基板とを固着す
る工程とを具備することを特徴とする混成集積回路の製
造方法である。
（作用） 本発明においては、絶縁基板上に導体層用の導体ベース
トなどの印刷ペーストを形成した後ワイヤボンディング
パッドを載置し、この後焼成を行イ、印刷体層を介して
絶縁基板とワイヤボンディングの固着を行う事により、
ボンディングワイヤの一端が接続するパッドを従来のよ
うに半田層を介せずに直接印刷体層に接続することがで
き、もってパッドの傾きもなくボンディングワイヤによ
るボンディングが十分行う事ができる。
（実施例） 以下、本発明の一実施例を第１図中給片＝伯ｉを参照し
つつ製造方法を併記して説明する。
まず、例えばアルミナ基板等の絶縁基板１１上にＣｕ粒
子にガラス粒子等を混練りしたＣｕ導体ベースト等の印
刷ペーストを印刷形成した。次に、Ｃｕを主成分とした
例えば厚さ０．３＋＋ａ＋で１■口程度の金属板状のパ
ッド材料を重ねた後、温度６００℃の窒素雰囲気中で焼
成を行った。この焼成により、アルミナ基板１１上に厚
さ３０μｍの印刷体層（導体層）　Ｌ２ａ、　１２ｂ、
　１２ｃが形成され、前記導体層１２ａによりワイヤボ
ンディングパッド１８が絶縁基板上に固着された。
次に、前記導体層１２ｂ、　１２ｃにクリーム半田を印
刷して半田層１４ａ、　１４ｂを夫々形成した後、前記
導体層１２ｂ上に予め上部に半田層１４ｃを介して半導
体チップ１５を載置したヒートシンク１６をマウントす
るとともに、半田層１４ｂ上に電子部品Ｉ７をマウント
した。つづいて、前記半導体チップ１５とパッドを１３
をボンディングワイヤ１８で接続した。
次いで、前記半導体チップ１１５．パッド１３及びボン
デインワイヤ１８等の保護のため、樹脂外囲器１９を形
成して混成集積回路を製作した。
このように、絶縁基板１１にＣｕペーストを印刷した後
パッド材料を載置した後、例えば８００℃程度の温度で
焼成を行う事により、パッド１３を傾斜させる事な（絶
縁基板上にパッドを配設する事ができる。従って、ボン
ディングワイヤとバッツド１３との接続を確実に行う事
ができる。なお、上記実施例では焼成温度を８００℃と
したが、これに限らず、８５０℃または９００℃のよう
な高温焼成タイプの厚膜印刷ペーストを用いてもよい。
また、上記実施例に係る混成集積回路は、ボンディング
ワイヤ１８の一端が接続するパッド１３を従来のように
半田層を介すること無く、直接導体層１２ａに接続した
構成となっているため、上記方法と同様に良好な接続性
を有する。
［発明の効果］ 以上詳述した如く本発明によれば、ボンディングワイヤ
の一端が接続するパッドを従来のように半田層を介せず
に直接印刷体層に接続することにより、パッドの傾きも
なくボンディングワイヤによるボンディングが十分成し
得る混成集積回路及びその製造方法を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路の断面図
、第２図は従来の混成集積回路の断面図、第３図は従来
の問題点の説明図である。 １１・・・アルミナ基板、１２ａ〜１２ｃ・・・導体層
、１３・・・パッド、１４ａ−１４ｃ・・・半田層、１
５・・・半導体チップ、１６・・・ヒートシンク、１８
・・・ボンディングワイヤ。

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁基板と、この絶縁基板上に印刷焼成された印
    刷体層と、この印刷体層により前記絶縁基板上に固着さ
    れたワイヤボンディングパッドとを具備することを特徴
    とする混成集積回路。
  2. （２）絶縁基板上に印刷ペーストを印刷する工程と、前
    記印刷ペースト上にワイヤボンディングパッドを載置す
    る工程と、前記印刷ペーストを焼成し、前記ワイヤボン
    ディングパッドと前記絶縁基板とを固着する工程とを具
    備することを特徴とする混成集積回路の製造方法。
JP1254003A 1989-09-29 1989-09-29 混成集積回路及びその製造方法 Pending JPH03116846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1254003A JPH03116846A (ja) 1989-09-29 1989-09-29 混成集積回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1254003A JPH03116846A (ja) 1989-09-29 1989-09-29 混成集積回路及びその製造方法

Publications (1)

Publication Number Publication Date
JPH03116846A true JPH03116846A (ja) 1991-05-17

Family

ID=17258911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1254003A Pending JPH03116846A (ja) 1989-09-29 1989-09-29 混成集積回路及びその製造方法

Country Status (1)

Country Link
JP (1) JPH03116846A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031767A (ja) * 2001-07-18 2003-01-31 Fuji Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031767A (ja) * 2001-07-18 2003-01-31 Fuji Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPS583397B2 (ja) コンセイビシヨウブヒン
JPH03116846A (ja) 混成集積回路及びその製造方法
JPH05211256A (ja) 半導体装置
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JPS62214632A (ja) 混成集積回路
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP2652222B2 (ja) 電子部品搭載用基板
JPS595977Y2 (ja) 集積回路の塔載装置
JPH0258257A (ja) リード付き半導体パッケージ
JPS6025910Y2 (ja) 半導体装置
JP3950950B2 (ja) セラミック配線基板の製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JPH0450743B2 (ja)
JP2743524B2 (ja) 混成集積回路装置
JPH08125098A (ja) 半導体装置及びその製造方法
JPS605224B2 (ja) 集積回路用パツケ−ジ
JPH08125080A (ja) 半導体装置及びその製造方法
JPH0459778B2 (ja)
JPH07321447A (ja) 電子部品搭載用基板及びその製造方法、並びに電子部品搭載用基板製造用の金属板材及び接合防止マスク
JPS609146A (ja) リ−ドレスチツプキヤリア基板の形成方法
JPS6292354A (ja) ハイブリツドｉｃ
JPS5999787A (ja) 厚膜配線基板