JPH08125098A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08125098A
JPH08125098A JP26399794A JP26399794A JPH08125098A JP H08125098 A JPH08125098 A JP H08125098A JP 26399794 A JP26399794 A JP 26399794A JP 26399794 A JP26399794 A JP 26399794A JP H08125098 A JPH08125098 A JP H08125098A
Authority
JP
Japan
Prior art keywords
tin
gold
lead
wiring layer
metallized wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26399794A
Other languages
English (en)
Other versions
JP3279844B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Kenji Masuri
賢治 増利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26399794A priority Critical patent/JP3279844B2/ja
Publication of JPH08125098A publication Critical patent/JPH08125098A/ja
Application granted granted Critical
Publication of JP3279844B2 publication Critical patent/JP3279844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続することができる半導体装置を提供
することにある。 【構成】上面中央部に半導体素子3が搭載される搭載部
1a及び該搭載部1a周辺から外周部にかけて導出する
メタライズ配線層4を有する絶縁基体1と、前記絶縁基
体1の搭載部1aに搭載され、電極が前記メタライズ配
線層4に接続されている半導体素子3と、前記メタライ
ズ配線層4にロウ材6を介して接合された外部リード端
子2と、前記絶縁基体1、半導体素子3及び外部リード
端子2の一部を被覆するモールド樹脂7とから成る半導
体装置であって、前記外部リード端子2をメタライズ配
線層に接合するロウ材6が金−錫−鉛−銀合金あるいは
金−錫−鉛−パラジウム合金から成る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。
【0002】
【従来技術】従来、コンピューター等の情報処理装置に
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、該ダイパッドを取り囲みダイパ
ッド近傍から所定間隔で延出する多数の外部リード端子
と、前記半導体素子、ダイパッド及び外部リード端子の
一部を被覆するモールド樹脂とから成り、ダイパッドと
多数の外部リード端子とが枠状の連結帯を介して一体に
連結形成されたリードフレームを準備するとともに該リ
ードフレームのダイパッド上面に半導体素子を搭載固定
し、次に前記半導体素子の各電極と外部リード端子とを
ボンディングワイヤーを介して電気的に接続するととも
に前記半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆することによって製作され
ている。
【0003】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
【0004】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
mm以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
【0005】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部周辺から外周
部にかけて扇状に高密度に導出する多数のメタライズ配
線層を有する絶縁基体及び内端が前記絶縁基体外周部部
位におけるメタライズ配線層の間隔と実質的に同一の間
隔で配置された多数の外部リード端子を外端部で枠状の
連結帯により一体に連結して成るリードフレームを準備
するとともに該絶縁基体のメタライズ配線層に外部リー
ド端子の内端を銀ロウ、半田、金−錫ロウ等のロウ材を
介して接合させ、しかる後、前記絶縁基体の搭載部に半
導体素子を搭載固定するとともに該半導体素子の各電極
をメタライズ配線層にボンディングワイヤーを介して電
気的に接続し、最後に前記絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆するよう
になした半導体装置が提案されている。
【0006】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。
【0007】
【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約800℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生して該応力により外部リード端子が破断
したり、メタライズ配線層から剥離してしまい、内部の
半導体素子を外部に正確、且つ確実に電気的に接続でき
ないという欠点を誘発した。
【0008】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱(通常約200 ℃)
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。
【0009】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。
【0010】
【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。
【0011】
【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層にロウ材を介して接合される外部リード
端子と、前記絶縁基体、半導体素子及び外部リード端子
の一部を被覆するモールド樹脂とから成る半導体装置で
あって、前記外部リード端子をメタライズ配線層に接合
しているロウ材が金−錫−鉛−銀合金あるいは金−錫−
鉛−パラジウム合金から成ることを特徴とするものであ
る。
【0012】また本発明は、前記ロウ材が金1.0 乃至3
0.0重量%、錫3.0 乃至40.0重量%、鉛33.0乃至93.0重
量%、銀1.0 乃至15.0重量%から成ることを特徴とする
ものである。
【0013】更に本発明は、前記ロウ材が金1.0 乃至3
0.0重量%、錫3.0 乃至40.0重量%、鉛33.0乃至93.0重
量%、パラジウム1.0 乃至15.0重量%から成ることを特
徴とするものである。
【0014】また更に本発明は、上面中央部に半導体素
子が搭載される搭載部及び該搭載部周辺から外周部にか
けて導出するメタライズ配線層を有する絶縁基体と、前
記絶縁基体の搭載部に搭載され、電極が前記メタライズ
配線層に接続されている半導体素子と、前記メタライズ
配線層にロウ材を介して接合される外部リード端子と、
前記絶縁基体、半導体素子及び外部リード端子の一部を
被覆するモールド樹脂とから成る半導体装置であって、
前記絶縁基体のメタライズ配線層と、外部リード端子と
が以下に示す(1)乃至(3)の工程により接合される
ことを特徴とするものである。 (1)絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 (2)外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫−鉛合金から成るメッキ金属
層とを順次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫−鉛合金から成るメッキ金属層
の一部とにより金−錫−鉛合金が形成される温度以上の
温度に加熱し、前記メタライズ配線層と外部リード端子
との間に金−錫−鉛合金を形成させるとともに該金−錫
−鉛合金中に外部リード端子に被着させた銀あるいはパ
ラジウムから成るメッキ金属層の一部を拡散溶融させ金
−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム合金
と成し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パ
ラジウム合金を介してメタライズ配線層と外部リード端
子とを接合させる工程
【0015】
【作用】本発明の半導体装置によれば、絶縁基体のメタ
ライズ配線層と外部リード端子とを金−錫−鉛−銀合金
あるいは金−錫−鉛−パラジウム合金から成るロウ材を
介して接合しており、該金−錫−鉛−銀合金あるいは金
−錫−鉛−パラジウム合金は靭性に優れ、且つ融点がそ
れぞれ約250 ℃以上とモールド樹脂を熱硬化させる際の
温度より高いことから、メタライズ配線層に外部リード
端子を接合した後、外部リード端子に不用な外力が印加
されたとしても外部リード端子がロウ材とともにメタラ
イズ配線層から剥離することはなく、またモールド樹脂
を熱硬化させる際にもロウ材が溶融することはなく、外
部リード端子をメタライズ配線層に確実、強固に接合さ
せることができる。
【0016】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫−鉛合金か
ら成るメッキ金属層を順次被着させた外部リード端子と
を接触させるとともにこれらを前記メタライズ配線層に
被着させた金から成るメッキ金属層の一部と外部リード
端子に被着させた錫−鉛から成るメッキ金属層の一部と
により金−錫−鉛合金が形成される温度以上の温度に加
熱し、前記メタライズ配線層と外部リード端子との間に
金−錫−鉛合金を形成させるとともに該金−錫−鉛合金
中に外部リード端子に被着させた銀あるいはパラジウム
から成るメッキ金属層の一部を拡散溶融させ金−錫−鉛
−銀合金あるいは金−錫−鉛−パラジウム合金と成し、
該金−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム
合金を介してメタライズ配線層と外部リード端子とを接
合させることから、メタライズ配線層と外部リード端子
とを金−錫−鉛合金が形成される約240 ℃の低温で接合
させることができ、その結果、メタライズ配線層と外部
リード端子とを接合させる際に両者の熱膨張量の差を極
めて小さいものとして両者を正確、且つ強固に接合する
ことができ、また一旦固化した金−錫−鉛−銀合金ある
いは金−錫−鉛−パラジウム合金から成るロウ材はそれ
ぞれ約250 ℃以上に加熱しないと溶融することはなく、
モールド樹脂を熱硬化させる際の熱でも溶融しない。
【0017】
【実施例】次に本発明を添付の図面を基づき詳細に説明
する。図1は、本発明の半導体装置の一実施例を示し、
1は絶縁基体、2は外部リード端子、3は半導体素子で
ある。
【0018】前記絶縁基体1は、その上面中央部に半導
体素子を搭載する搭載部1aを有しており、該搭載部1
aには半導体素子3が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。
【0019】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約1600℃の温度で焼成することによって
製作される。
【0020】また、前記絶縁基体1は、その上面搭載部
1a周辺から外周部にかけて扇状に広がる多数のメタラ
イズ配線層4が被着形成されており、該メタライズ配線
層4の搭載部1a周辺部位には半導体素子3の各電極が
ボンディングワイヤー5を介して電気的に接続され、ま
た絶縁基体1の外周部位には外部電気回路と接続される
外部リード端子2がロウ材6を介して接合される。
【0021】前記メタライズ配線層4は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体1となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体1の搭載部1a周
辺上面から絶縁基体1外周部上面にかけて扇状に広がる
ように被着形成される。
【0022】尚、前記メタライズ配線層4はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層4の間隔を約0.05mm以下の狭いもの
とすることが可能であり、その結果、半導体素子3の近
傍に多数のメタライズ配線層4を配置して半導体素子3
とメタライズ配線層4とを短いボンディングワイヤー5
で電気的に接続することができ、隣接するボンディング
ワイヤー5間に電気的短絡が発生するのを有効に防止す
ることができる。
【0023】また前記メタライズ配線層4にロウ材6を
介して接合される外部リード端子2は、内部に収容する
半導体素子3を外部電気回路に接続する作用を為し、外
部リード端子2を外部電気回路基板の配線導体に接続す
ることにより、半導体素子3がメタライズ配線層4及び
外部リード端子2を介して外部電気回路に電気的に接続
されることとなる。
【0024】前記外部リード端子2は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
【0025】尚、前記外部リード端子2は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子3が作動時に発生する熱をリ
ード端子2を介して外部大気中に良好に放散させ半導体
素子3を常に低温として安定に作動させることができ
る。従って前記外部リード端子3は銅を主成分とする金
属により形成されることが好ましい。
【0026】また前記外部リード端子2をメタライズ配
線層4に接合しているロウ材6は、金−錫−鉛−銀合金
あるいは金−錫−鉛−パラジウム合金から成り、外部リ
ード端子4をメタライズ配線層に強固に接合する作用を
為す。
【0027】前記ロウ材6を構成する金−錫−鉛−銀合
金あるいは金−錫−鉛−パラジウム合金は、靭性が高い
ため、外部リード端子2に不用な外力が印加されたとし
ても外部リード端子2がロウ材6とともにメタライズ配
線層4から容易に剥離することはなく、また融点がそれ
ぞれ約250 ℃以上であるため、後述するモールド樹脂を
熱硬化させる際の熱でロウ材6が溶融することはなく、
外部リード端子2をメタライズ配線層4に確実、強固に
接合することができる。
【0028】尚、前記ロウ材6が金−錫−鉛−銀合金か
らなる場合、該金−錫−鉛−銀合金から成るロウ材6に
含有される金はロウ材6のメタライズ配線層4に対する
濡れ性を良好とする作用を為し、その含有量が1.0 重量
%未満ではロウ材6の濡れ性が悪いものとなり、また3
0.0重量%を越えるとロウ材6中に脆弱な金−錫金属間
化合物が多量に形成されロウ材6の強度が弱いものとな
る。従って、前記金−錫−鉛−銀合金から成るロウ材6
に含有される金は1.0 乃至30.0重量%の範囲が好まし
い。
【0029】また前記金−錫−鉛−銀合金から成るロウ
材6に含有される錫は鉛とともにロウ材6のロウ付け温
度を約240 ℃程度とする作用をなし、その含有量が3.0
重量%未満ではロウ材6のロウ付け温度が高いものとな
り、また40.0重量%を越えるとロウ材6のメタライズ配
線層4に対する濡れ性が低下する傾向にある。従って、
前記金−錫−鉛−銀合金からなるロウ材6に含有される
錫は3.0 乃至40.0重量%の範囲が好ましい。
【0030】また前記金−錫−鉛−銀合金から成るロウ
材6に含有される鉛は錫とともにロウ材6のロウ付け温
度を約240 ℃程度とする作用をなし、その含有量が33.0
重量%未満ではロウ材6のメタライズ配線層4に対する
濡れ性が低下する傾向にあり、また93.0重量%を越える
とロウ材6のロウ付け温度が高いものとなる傾向にあ
る。従って、前記金−錫−鉛−銀合金からなるロウ材6
に含有される鉛は33.0乃至93.0重量%の範囲が好まし
い。
【0031】更に前記金−錫−鉛−銀合金から成るロウ
材6に含有される銀はロウ材6中に脆弱な金−錫金属間
化合物が形成されるのを防止する作用を為し、その含有
量が1.0 重量%未満ではロウ材6中に脆弱な金−錫金属
間化合物が形成されるのを有効に防止することができな
くなり、また15.0重量%を越えるとロウ材6のロウ付け
温度が高いものとなる。従って、前記金−錫−鉛−銀合
金からなるロウ材6に含有される銀は1.0 乃至15.0重量
%の範囲が好ましい。
【0032】また、前記ロウ材6が金−錫−鉛−パラジ
ウム合金からなる場合、該金−錫−鉛−パラジウム合金
から成るロウ材6に含有される金はロウ材6のメタライ
ズ配線層4に対する濡れ性を良好とする作用を為し、そ
の含有量が1.0 重量%未満ではロウ材6の濡れ性が悪い
ものとなり、また30.0重量%を越えるとロウ材6中に脆
弱な金−錫金属間化合物が多量に形成されロウ材6の強
度が弱いものとなる。
【0033】従って、前記金−錫−鉛−パラジウム合金
から成るロウ材6に含有される金は1.0 乃至30.0重量%
の範囲が好ましい。
【0034】また前記金−錫−鉛−パラジウム合金から
成るロウ材6に含有される錫は鉛とともにロウ材6のロ
ウ付け温度を約240 ℃程度とする作用をなし、その含有
量が3.0 重量%未満ではロウ材6のロウ付け温度が高い
ものとなり、また40.0重量%を越えるとロウ材6のメタ
ライズ配線層4に対する濡れ性が低下する傾向にある。
従って、前記金−錫−鉛−パラジウム合金からなるロウ
材6に含有される錫は3.0 乃至40.0重量%の範囲が好ま
しい。
【0035】また前記金−錫−鉛−パラジウム合金から
成るロウ材6に含有される鉛は錫とともにロウ材6のロ
ウ付け温度を約240 ℃程度とする作用をなし、その含有
量が33.0重量%未満ではロウ材6のメタライズ配線層4
に対する濡れ性が低下する傾向にあり、また93.0重量%
を越えるとロウ材6のロウ付け温度が高いものとなる傾
向にある。従って、前記金−錫−鉛−パラジウム合金か
らなるロウ材6に含有される鉛は33.0乃至93.0重量%の
範囲が好ましい。
【0036】更に前記金−錫−パラジウム合金から成る
ロウ材6に含有されるパラジウムはロウ材6中に脆弱な
金−錫金属間化合物が形成されるのを防止する作用を為
し、その含有量が1.0 重量%未満ではロウ材6中に脆弱
な金−錫金属間化合物が形成されるのを有効に防止する
ことができなくなり、また15.0重量%を越えるとロウ材
6のロウ付け温度が高いものとなる。従って、前記金−
錫−鉛−パラジウム合金からなるロウ材6に含有される
パラジウムは1.0 乃至15.0重量%の範囲が好ましい。
【0037】また、前記絶縁基体1、半導体素子3及び
外部リード端子2の一部は、エポキシ樹脂等のモールド
樹脂7により被覆されており、これにより半導体素子3
が内部に気密に封止されることとなる。
【0038】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂7で被覆するには、半導体素
子3及び外部リード端子2が接合された絶縁基体1を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200 ℃の温度、100kgf/mm2 の圧力
を加えて熱硬化させる方法が採られる。
【0039】次に上述の半導体装置において、絶縁基体
1のメタライズ配線層4に外部リード端子2を金−錫−
鉛−銀合金あるいは金−錫−鉛−パラジウム合金から成
るロウ材6を介して接合させる方法について図2(a)
乃至(d)に基づき説明する。
【0040】先ず、図2(a)に示すようにメタライズ
配線層4を有する絶縁基体1及び外部リード端子2を準
備する。
【0041】次に図2(b)に示すように前記絶縁基体
1のメタライズ配線層4の外表面に金からなるメッキ金
属層8を0.05乃至2.0 μmの厚みに被着させるとともに
外部リード端子2の表面に銀あるいはパラジウムからな
るメッキ金属層9を0.05乃至2.0 μmの厚みに、及び錫
−鉛合金から成るメッキ金属層10を3.0 乃至100.0μ
mの厚みに順次被着させる。
【0042】次に図2(c)に示すように前記絶縁基体
1のメタライズ配線層4上に外部リード端子2の内端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層4に被着させた金から成るメッキ金属層
8の一部と外部リード端子2に被着させた錫−鉛合金か
ら成るメッキ金属層10の一部とにより金−錫−鉛合金
を形成させるとともに該金−錫−鉛合金中に外部リード
端子2に被着させた銀あるいはパラジウムから成るメッ
キ金属層9の一部を拡散溶融させることによってメタラ
イズ配線層4と外部リード端子2との間に金−錫−鉛−
銀合金あるいは金−錫−鉛−パラジウム合金を形成さ
せ、最後に該金−錫−鉛−銀合金あるいは金−錫−鉛−
パラジウム合金を冷却固化することによって図2(d)
に示すような絶縁基体1のメタライズ配線層4に外部リ
ード端子2が金−錫−鉛−銀合金あるいは金−錫−鉛−
パラジウム合金から成るロウ材6を介して接合される。
この場合、絶縁基体1のメタライズ配線層4と外部リー
ド端子2とを約240 ℃の低温で接合することができるの
で、メタライズ配線層4と外部リード端子2とを接合す
る際に絶縁基体1と外部リード端子2との熱膨張量の差
は極めて小さいものとなり、そのためメタライズ配線層
4と外部リード端子2との位置がずれることはなく、ま
たメタライズ配線層4と外部リード端子2との間に大き
な熱応力が発生することもない。更に一旦冷却固化され
た金−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム
合金から成るロウ材6は、それぞれ約250 ℃以上の温度
に加熱しない限り再溶融することはなく、絶縁基体1、
半導体素子3及び外部リード端子2の一部をモールド樹
脂7で被覆する際の熱によって溶融することはない。従
って、本発明の製造方法によれば外部リード端子2を絶
縁基体1のメタライス配線層4に正確、且つ強固に接合
することができる。
【0043】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子の表面全面に銀あるいはパラジウムから成るメ
ッキ金属層及び錫−鉛合金から成るメッキ金属層を順次
被着させたが、前記錫−鉛合金から成るメッキ金属層は
外部リード端子のロウ付けされる先端部のみに被着させ
ても良い。
【0044】
【発明の効果】本発明の半導体装置によれば、絶縁基体
のメタライズ配線層と外部リード端子とを金−錫−鉛−
銀合金あるいは金−錫−鉛−パラジウム合金を介して接
合しており、該金−錫−鉛−銀合金あるいは金−錫−鉛
−パラジウム合金は靭性に優れ、且つ融点がそれぞれ約
250 ℃以上でありモールド樹脂を熱硬化させる際の温度
より高いことから、メタライズ配線層に外部リード端子
を接合した後、外部リード端子に不用な外力が印加され
たとしても外部リード端子がロウ材とともにメタライズ
配線層から剥離することはなく、またモールド樹脂を熱
硬化させる際にもロウ材が溶融することはなく、外部リ
ード端子をメタライズ配線層に確実、強固に接合させる
ことができ、内部の半導体素子を外部電気回路に正確、
且つ確実に電気的に接続することができる。
【0045】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫−鉛合金か
ら成るメッキ金属層を順次被着させた外部リード端子と
を接触させるとともにこれらを前記メタライズ配線層に
被着させた金から成るメッキ金属層の一部と外部リード
端子に被着させた錫−鉛合金から成るメッキ金属層の一
部とにより金−錫−鉛合金が形成される温度以上の温度
に加熱し、前記メタライズ配線層と外部リード端子との
間に金−錫−鉛合金を形成させるとともに該金−錫−鉛
合金中に外部リード端子に被着させた銀あるいはパラジ
ウムから成るメッキ金属層の一部を拡散溶融させ金−錫
−鉛−銀合金あるいは金−錫−鉛−パラジウム合金と成
し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パラジ
ウム合金を介してメタライズ配線層と外部リード端子と
を接合させることから、メタライズ配線層と外部リード
端子とを金−錫−鉛合金が形成される約240 ℃の低温で
接合させることができる。
【0046】従って、メタライズ配線層と外部リード端
子とを接合させる際に両者の熱膨張量の差を極めて小さ
いものとすることができ、その結果、メタライズ配線層
と外部リード端子の位置がずれることはなく、また両者
の間に大きな熱応力が発生することもない。更に一旦固
化した金−錫−鉛−銀合金あるいは金−錫−鉛−パラジ
ウム合金から成るロウ材はそれぞれ約250 ℃以上に加熱
しないと再溶融することはなく、モールド樹脂を熱硬化
させる際の熱により溶融することはない。従って、本発
明の製造方法によれば絶縁基体のメタライズ配線層に外
部リード端子を正確、且つ強固に接合することができ、
その結果、内部の半導体素子を外部電気回路に正確、且
つ確実に電気的に接続することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
【図2】(a)〜(b)は図1に示す半導体装置の製造
方法を説明するための工程毎の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体 1a・・・搭載部 2・・・・外部リード端子 3・・・・半導体素子 4・・・・メタライズ配線層 5・・・・ボンディングワイヤー 6・・・・ロウ材 7・・・・モールド樹脂 8・・・・金から成るメッキ金属層 9・・・・銀あるいはパラジウムから成るメッキ金属層 10・・・・錫−鉛合金から成るメッキ金属層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】上面中央部に半導体素子が搭載される搭載
    部及び該搭載部周辺から外周部にかけて導出するメタラ
    イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
    に搭載され、電極が前記メタライズ配線層に接続されて
    いる半導体素子と、前記メタライズ配線層にロウ材を介
    して接合される外部リード端子と、前記絶縁基体、半導
    体素子及び外部リード端子の一部を被覆するモールド樹
    脂とから成る半導体装置であって、前記外部リード端子
    をメタライズ配線層に接合するロウ材が金−錫−鉛−銀
    合金、あるいは金−錫−鉛−パラジウム合金から成るこ
    とを特徴とする半導体装置。
  2. 【請求項2】前記ロウ材が金1.0 乃至30.0重量%、錫3.
    0 乃至40.0重量%、鉛33.0乃至93.0重量%、銀1.0 乃至
    15.0重量%から成ることを特徴とする請求項1に記載の
    半導体装置。
  3. 【請求項3】前記ロウ材が金1.0 乃至30.0重量%、錫3.
    0 乃至40.0重量%、鉛33.0乃至93.0重量%、パラジウム
    1.0 乃至15.0重量%から成ることを特徴とする請求項1
    に記載の半導体装置。
  4. 【請求項4】上面中央部に半導体素子が搭載される搭載
    部及び該搭載部周辺から外周部にかけて導出するメタラ
    イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
    に搭載され、電極が前記メタライズ配線層に接続されて
    いる半導体素子と、前記メタライズ配線層にロウ材を介
    して接合される外部リード端子と、前記絶縁基体、半導
    体素子及び外部リード端子の一部を被覆するモールド樹
    脂とから成る半導体装置であって、前記メタライズ配線
    層と外部リード端子とが以下に示す(1)乃至(3)の
    工程により接合されることを特徴とする半導体装置の製
    造方法。 (1)絶縁基体のメタライズ配線層表面に金から成るメ
    ッキ金属層を被着させる工程 (2)外部リード端子の表面に銀あるいはパラジウムか
    ら成るメッキ金属層と、錫−鉛合金から成るメッキ金属
    層とを順次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
    子とを接触させるとともにこれらを前記メタライズ配線
    層に被着させた金から成るメッキ金属層の一部と外部リ
    ード端子に被着させた錫−鉛合金から成るメッキ金属層
    の一部とにより金−錫−鉛合金が形成される温度以上の
    温度に加熱し、前記メタライズ配線層と外部リード端子
    との間に金−錫−鉛合金を形成させるとともに該金−錫
    −鉛合金中に外部リード端子に被着させた銀あるいはパ
    ラジウムから成るメッキ金属層の一部を拡散溶融させ金
    −錫−鉛−銀合金あるいは金−錫−鉛−パラジウム合金
    と成し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パ
    ラジウム合金を介してメタライズ配線層と外部リード端
    子とを接合させる工程
JP26399794A 1994-10-27 1994-10-27 半導体装置及びその製造方法 Expired - Fee Related JP3279844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26399794A JP3279844B2 (ja) 1994-10-27 1994-10-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26399794A JP3279844B2 (ja) 1994-10-27 1994-10-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08125098A true JPH08125098A (ja) 1996-05-17
JP3279844B2 JP3279844B2 (ja) 2002-04-30

Family

ID=17397117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26399794A Expired - Fee Related JP3279844B2 (ja) 1994-10-27 1994-10-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3279844B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP2019161225A (ja) * 2018-03-08 2019-09-19 古河電気工業株式会社 シャント構造体、電流検出装置、電流検出装置の製造方法及び電流検出装置の取付方法
JP2020145381A (ja) * 2019-03-08 2020-09-10 古河電気工業株式会社 シャント構造体及び電流検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치
JP2019161225A (ja) * 2018-03-08 2019-09-19 古河電気工業株式会社 シャント構造体、電流検出装置、電流検出装置の製造方法及び電流検出装置の取付方法
JP2020145381A (ja) * 2019-03-08 2020-09-10 古河電気工業株式会社 シャント構造体及び電流検出装置

Also Published As

Publication number Publication date
JP3279844B2 (ja) 2002-04-30

Similar Documents

Publication Publication Date Title
US4727633A (en) Method of securing metallic members together
US5760466A (en) Semiconductor device having improved heat resistance
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP4471470B2 (ja) 半導体装置
JPH08335650A (ja) 半導体素子収納用パッケージ
JP3279846B2 (ja) 半導体装置の製造方法
JP3279849B2 (ja) 半導体装置
JP3359521B2 (ja) 半導体装置の製造方法
JP3281778B2 (ja) 半導体装置
JP3935054B2 (ja) 配線基板
JP2001210948A (ja) セラミック回路基板
JP3881542B2 (ja) 配線基板
JP3808358B2 (ja) 配線基板
JPH07202356A (ja) 回路基板
JPH0736429B2 (ja) セラミックス配線基板の製造方法
JP3645744B2 (ja) セラミック配線基板
JP4191860B2 (ja) セラミック回路基板
JP3810335B2 (ja) 配線基板
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3297615B2 (ja) 半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JPH09223755A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees