JPH08125098A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH08125098A
JPH08125098A JP26399794A JP26399794A JPH08125098A JP H08125098 A JPH08125098 A JP H08125098A JP 26399794 A JP26399794 A JP 26399794A JP 26399794 A JP26399794 A JP 26399794A JP H08125098 A JPH08125098 A JP H08125098A
Authority
JP
Japan
Prior art keywords
tin
gold
lead
wiring layer
metallized wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26399794A
Other languages
Japanese (ja)
Other versions
JP3279844B2 (en
Inventor
Yoshihiro Hosoi
義博 細井
Kenji Masuri
賢治 増利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26399794A priority Critical patent/JP3279844B2/en
Publication of JPH08125098A publication Critical patent/JPH08125098A/en
Application granted granted Critical
Publication of JP3279844B2 publication Critical patent/JP3279844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

PURPOSE: To prevent peeling of an external lead terminal from a metallized wiring layer together with a brazing material by connecting the layer of an insulating base to the terminal via gold-tin-lead-silver alloy or gold-tin-lead- palladium alloy. CONSTITUTION: The metallized wiring layer 4 of an insulating base 1 is covered with a gold plating metal layer 8, and an external lead terminal 2 is sequentially covered with a silver or palladium plated metal layer 9 and a tin-lead alloy plated metal layer 10. Then, the inner end of the terminal 2 is placed on the layer 4 of the base 1, heated, gold-tin-lead-silver alloy or gold-tin-lead-palladium allow is formed between the layer 4 and the terminal 2, cooled to be solidified, and the terminal 2 is connected to the layer 4 of the base 2 via the brazing material 6 of gold-tin-lead-silver alloy or gold-tin-lead palladium alloy. Thus, an inner semiconductor element is electrically accurately and effectively connected to an external electric circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used in an information processing device such as a computer.

【0002】[0002]

【従来技術】従来、コンピューター等の情報処理装置に
使用される半導体装置は、半導体素子と、半導体素子を
搭載するダイパッドと、該ダイパッドを取り囲みダイパ
ッド近傍から所定間隔で延出する多数の外部リード端子
と、前記半導体素子、ダイパッド及び外部リード端子の
一部を被覆するモールド樹脂とから成り、ダイパッドと
多数の外部リード端子とが枠状の連結帯を介して一体に
連結形成されたリードフレームを準備するとともに該リ
ードフレームのダイパッド上面に半導体素子を搭載固定
し、次に前記半導体素子の各電極と外部リード端子とを
ボンディングワイヤーを介して電気的に接続するととも
に前記半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆することによって製作され
ている。
2. Description of the Related Art Conventionally, a semiconductor device used in an information processing device such as a computer is provided with a semiconductor element, a die pad on which the semiconductor element is mounted, and a plurality of external lead terminals surrounding the die pad and extending at a predetermined interval from the vicinity of the die pad. And a semiconductor chip, a die pad, and a molding resin that covers a part of the external lead terminals, and a lead frame in which the die pad and a large number of external lead terminals are integrally connected via a frame-shaped connecting band is prepared. A semiconductor element is mounted and fixed on the upper surface of the die pad of the lead frame, and then each electrode of the semiconductor element and an external lead terminal are electrically connected through a bonding wire, and the semiconductor element, the die pad and the external lead terminal are also connected. It is manufactured by covering a part of the mold resin with a mold resin.

【0003】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
The lead frame is made of a metal containing copper as a main component, a metal containing iron as a main component, etc., and a conventionally known punching process or etching process is applied to a thin plate made of a metal containing copper as a main component. It is manufactured by applying metal processing such as.

【0004】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
mm以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
However, in the conventional lead frame formed by punching or etching, the width of the external lead terminals and the distance between the adjacent external lead terminals are 0.3.
Since it is difficult to make the width extremely narrow, such as mm or less, and when a semiconductor element with a large number of electrodes has been mounted in recent years due to high integration, a large number of external lead terminals should be placed close to the semiconductor element. It cannot be placed. Therefore, the bonding wire that electrically connects each electrode of the semiconductor element and the external lead terminal becomes long, and as a result, the bonding wire is used when the semiconductor element, the die pad and a part of the external lead terminal are covered with the mold resin. When an external force is applied to the bonding wire, the bonding wire is easily deformed by a slight external force, and adjacent bonding wires come into contact with each other to cause an electrical short circuit.

【0005】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部周辺から外周
部にかけて扇状に高密度に導出する多数のメタライズ配
線層を有する絶縁基体及び内端が前記絶縁基体外周部部
位におけるメタライズ配線層の間隔と実質的に同一の間
隔で配置された多数の外部リード端子を外端部で枠状の
連結帯により一体に連結して成るリードフレームを準備
するとともに該絶縁基体のメタライズ配線層に外部リー
ド端子の内端を銀ロウ、半田、金−錫ロウ等のロウ材を
介して接合させ、しかる後、前記絶縁基体の搭載部に半
導体素子を搭載固定するとともに該半導体素子の各電極
をメタライズ配線層にボンディングワイヤーを介して電
気的に接続し、最後に前記絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆するよう
になした半導体装置が提案されている。
Therefore, in order to solve the above-mentioned drawbacks, a high density is formed in a fan shape from an electrically insulating material such as an aluminum oxide sintered body or the like, on which a semiconductor element is mounted, and from the periphery of the mounting portion to the outer peripheral portion. And a plurality of external lead terminals whose inner ends are arranged at substantially the same intervals as the intervals of the metallized wiring layers in the outer peripheral portion of the insulating substrate and whose inner ends are frame-shaped at the outer ends. A lead frame integrally connected by a connecting band is prepared, and the inner end of the external lead terminal is joined to the metallized wiring layer of the insulating substrate through a brazing material such as silver solder, solder or gold-tin solder. After that, the semiconductor element is mounted and fixed on the mounting portion of the insulating substrate, and each electrode of the semiconductor element is electrically connected to the metallized wiring layer through a bonding wire. It said insulating substrate, a semiconductor device has been proposed in which a part of the semiconductor element and the external lead terminals so as to cover a mold resin.

【0006】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。
In such a semiconductor device, after the insulating substrate, the semiconductor element, and a part of the external lead terminals are covered with a molding resin, the external lead terminals are cut and separated from the frame-shaped connecting strip to electrically connect the external lead terminals. By making them independent and connecting each external lead terminal to the external electric circuit, the internal semiconductor element is electrically connected to the external electric circuit.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約800℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生して該応力により外部リード端子が破断
したり、メタライズ配線層から剥離してしまい、内部の
半導体素子を外部に正確、且つ確実に電気的に接続でき
ないという欠点を誘発した。
However, in the semiconductor device described above, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via silver solder, for example, the aluminum oxide sintered body constituting the insulating substrate is formed. Has a large difference from the coefficient of thermal expansion of the metal mainly composed of copper that constitutes the lead frame, and the melting point of the silver solder that joins the metallized wiring layer of the insulating substrate and the external lead terminal is about Since the temperature is as high as 800 ° C. and the like, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via the silver brazing material, the difference in thermal expansion between the two becomes large, so that the metallized wiring layer and the external lead terminal are large. Since the positions of the lead frame and the metallized wiring layer are misaligned, it is difficult to join them accurately, and a large thermal stress is generated between the lead frame and the metallized wiring layer. External lead terminals or broken by the stress, will be peeled off from the metallized wiring layer, exactly the semiconductor element to the outside, to induce disadvantage and surely not be electrically connected.

【0008】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱(通常約200 ℃)
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。
Further, when the metallized wiring layer of the insulating base and the external lead terminal are joined via solder, the melting point of the solder is as low as 183 ° C., so that the insulating base, the semiconductor element and a part of the external lead terminal are When coating with mold resin,
Heat for thermosetting the molding resin (usually about 200 ℃)
Is applied, the solder is melted by the heat and the metallized wiring layer and the external lead terminal are disjoined or misaligned, and the internal semiconductor element is also accurately and surely electrically connected to the external electric circuit. Induced the drawback of not being able to.

【0009】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。
Further, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via gold-tin solder,
The gold-tin brazing material has a hard and brittle property, and therefore when the semiconductor element is bonded and fixed to the insulating substrate, or when the electrode of the semiconductor element and the metallized wiring layer are electrically connected via a bonding wire, Alternatively, when an unnecessary external force is applied to the external lead terminal when the insulating substrate, the semiconductor element, and a part of the external lead terminal are covered with the mold resin, the external force causes cracks in the gold-tin brazing material, and the external lead The terminal was peeled off together with the brazing material from the metallized wiring layer, which caused a defect that the internal semiconductor element could not be accurately and surely electrically connected to the external electric circuit.

【0010】[0010]

【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned conventional drawbacks, and an object thereof is to provide a semiconductor device capable of electrically connecting an internal semiconductor element to an external electric circuit accurately and surely. To provide.

【0011】[0011]

【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層にロウ材を介して接合される外部リード
端子と、前記絶縁基体、半導体素子及び外部リード端子
の一部を被覆するモールド樹脂とから成る半導体装置で
あって、前記外部リード端子をメタライズ配線層に接合
しているロウ材が金−錫−鉛−銀合金あるいは金−錫−
鉛−パラジウム合金から成ることを特徴とするものであ
る。
According to the present invention, there is provided an insulating base having a mounting portion on which a semiconductor element is mounted in the central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and mounting of the insulating base. A semiconductor element mounted on the metallization part and having electrodes connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and one of the insulating substrate, the semiconductor element and the external lead terminal. In a semiconductor device comprising a mold resin for covering a portion, the brazing material joining the external lead terminal to the metallized wiring layer is a gold-tin-lead-silver alloy or a gold-tin-
It is characterized by being made of a lead-palladium alloy.

【0012】また本発明は、前記ロウ材が金1.0 乃至3
0.0重量%、錫3.0 乃至40.0重量%、鉛33.0乃至93.0重
量%、銀1.0 乃至15.0重量%から成ることを特徴とする
ものである。
According to the present invention, the brazing material is gold 1.0 to 3
It is characterized by comprising 0.0% by weight, 3.0 to 40.0% by weight of tin, 33.0 to 93.0% by weight of lead, and 1.0 to 15.0% by weight of silver.

【0013】更に本発明は、前記ロウ材が金1.0 乃至3
0.0重量%、錫3.0 乃至40.0重量%、鉛33.0乃至93.0重
量%、パラジウム1.0 乃至15.0重量%から成ることを特
徴とするものである。
Further, in the present invention, the brazing material is gold 1.0 to 3
It is characterized by comprising 0.0% by weight, tin 3.0 to 40.0% by weight, lead 33.0 to 93.0% by weight, and palladium 1.0 to 15.0% by weight.

【0014】また更に本発明は、上面中央部に半導体素
子が搭載される搭載部及び該搭載部周辺から外周部にか
けて導出するメタライズ配線層を有する絶縁基体と、前
記絶縁基体の搭載部に搭載され、電極が前記メタライズ
配線層に接続されている半導体素子と、前記メタライズ
配線層にロウ材を介して接合される外部リード端子と、
前記絶縁基体、半導体素子及び外部リード端子の一部を
被覆するモールド樹脂とから成る半導体装置であって、
前記絶縁基体のメタライズ配線層と、外部リード端子と
が以下に示す(1)乃至(3)の工程により接合される
ことを特徴とするものである。 (1)絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 (2)外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫−鉛合金から成るメッキ金属
層とを順次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫−鉛合金から成るメッキ金属層
の一部とにより金−錫−鉛合金が形成される温度以上の
温度に加熱し、前記メタライズ配線層と外部リード端子
との間に金−錫−鉛合金を形成させるとともに該金−錫
−鉛合金中に外部リード端子に被着させた銀あるいはパ
ラジウムから成るメッキ金属層の一部を拡散溶融させ金
−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム合金
と成し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パ
ラジウム合金を介してメタライズ配線層と外部リード端
子とを接合させる工程
Still further, according to the present invention, an insulating base having a mounting portion on which a semiconductor element is mounted in the central portion of the upper surface and a metallized wiring layer extending from the periphery of the mounting portion to the outer peripheral portion, and the mounting portion of the insulating base are mounted. A semiconductor element whose electrodes are connected to the metallized wiring layer, and external lead terminals which are joined to the metallized wiring layer via a brazing material,
A semiconductor device comprising an insulating substrate, a semiconductor element and a molding resin that covers a part of an external lead terminal,
The metallized wiring layer of the insulating substrate and the external lead terminal are joined by the following steps (1) to (3). (1) Step of depositing a plated metal layer made of gold on the surface of the metallized wiring layer of the insulating substrate (2) A plated metal layer made of silver or palladium and a plated metal layer made of tin-lead alloy on the surface of the external lead terminal And (3) bringing the metallized wiring layer of the insulating substrate into contact with the external lead terminals and a part of the plated metal layer made of gold deposited on the metallized wiring layer and the external lead terminals. Is heated to a temperature equal to or higher than a temperature at which a gold-tin-lead alloy is formed by a part of the plated metal layer made of a tin-lead alloy deposited on the metal, and the gold is placed between the metallized wiring layer and the external lead terminal. A gold-tin-lead-silver alloy is formed by forming a tin-lead alloy and diffusing and melting a part of a plated metal layer made of silver or palladium deposited on the external lead terminal in the gold-tin-lead alloy. Or gold - tin - lead - form a palladium alloy, gold - tin - lead - silver alloy or gold - tin - lead - step through the palladium alloy to bond the metallized wiring layer and the external lead terminal

【0015】[0015]

【作用】本発明の半導体装置によれば、絶縁基体のメタ
ライズ配線層と外部リード端子とを金−錫−鉛−銀合金
あるいは金−錫−鉛−パラジウム合金から成るロウ材を
介して接合しており、該金−錫−鉛−銀合金あるいは金
−錫−鉛−パラジウム合金は靭性に優れ、且つ融点がそ
れぞれ約250 ℃以上とモールド樹脂を熱硬化させる際の
温度より高いことから、メタライズ配線層に外部リード
端子を接合した後、外部リード端子に不用な外力が印加
されたとしても外部リード端子がロウ材とともにメタラ
イズ配線層から剥離することはなく、またモールド樹脂
を熱硬化させる際にもロウ材が溶融することはなく、外
部リード端子をメタライズ配線層に確実、強固に接合さ
せることができる。
According to the semiconductor device of the present invention, the metallized wiring layer of the insulating substrate and the external lead terminal are joined via the brazing material made of gold-tin-lead-silver alloy or gold-tin-lead-palladium alloy. The gold-tin-lead-silver alloy or gold-tin-lead-palladium alloy is excellent in toughness and has a melting point of about 250 ° C or higher, which is higher than the temperature at which the mold resin is heat-cured. After joining the external lead terminals to the wiring layer, the external lead terminals do not peel off together with the brazing material from the metallized wiring layer even if an unnecessary external force is applied to the external lead terminals. Also, the brazing material does not melt, and the external lead terminals can be securely and firmly joined to the metallized wiring layer.

【0016】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫−鉛合金か
ら成るメッキ金属層を順次被着させた外部リード端子と
を接触させるとともにこれらを前記メタライズ配線層に
被着させた金から成るメッキ金属層の一部と外部リード
端子に被着させた錫−鉛から成るメッキ金属層の一部と
により金−錫−鉛合金が形成される温度以上の温度に加
熱し、前記メタライズ配線層と外部リード端子との間に
金−錫−鉛合金を形成させるとともに該金−錫−鉛合金
中に外部リード端子に被着させた銀あるいはパラジウム
から成るメッキ金属層の一部を拡散溶融させ金−錫−鉛
−銀合金あるいは金−錫−鉛−パラジウム合金と成し、
該金−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム
合金を介してメタライズ配線層と外部リード端子とを接
合させることから、メタライズ配線層と外部リード端子
とを金−錫−鉛合金が形成される約240 ℃の低温で接合
させることができ、その結果、メタライズ配線層と外部
リード端子とを接合させる際に両者の熱膨張量の差を極
めて小さいものとして両者を正確、且つ強固に接合する
ことができ、また一旦固化した金−錫−鉛−銀合金ある
いは金−錫−鉛−パラジウム合金から成るロウ材はそれ
ぞれ約250 ℃以上に加熱しないと溶融することはなく、
モールド樹脂を熱硬化させる際の熱でも溶融しない。
Further, according to the manufacturing method of the present invention, the plated metal layer made of gold is deposited, and the metallized wiring layer, the plated metal layer made of silver or palladium, and the plated metal layer made of tin-lead alloy are sequentially deposited. A part of the plated metal layer made of gold and deposited on the metallized wiring layer and a part of the plated metal layer made of tin-lead deposited on the external lead terminal. Is heated to a temperature not lower than the temperature at which a gold-tin-lead alloy is formed to form a gold-tin-lead alloy between the metallized wiring layer and the external lead terminal, and A part of the plated metal layer made of silver or palladium deposited on the external lead terminals is diffused and fused to form a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy,
Since the metallized wiring layer and the external lead terminal are bonded to each other through the gold-tin-lead-silver alloy or the gold-tin-lead-palladium alloy, the metallized wiring layer and the external lead terminal are connected to the gold-tin-lead alloy. It can be bonded at a low temperature of about 240 ° C, and as a result, when bonding the metallized wiring layer and the external lead terminal, the difference in the amount of thermal expansion between the two is extremely small and both are accurate and strong. The brazing material composed of a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy, which has been once solidified, does not melt unless heated to about 250 ° C or higher.
It does not melt even with the heat of thermosetting the molding resin.

【0017】[0017]

【実施例】次に本発明を添付の図面を基づき詳細に説明
する。図1は、本発明の半導体装置の一実施例を示し、
1は絶縁基体、2は外部リード端子、3は半導体素子で
ある。
The present invention will now be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of the semiconductor device of the present invention,
Reference numeral 1 is an insulating substrate, 2 is an external lead terminal, and 3 is a semiconductor element.

【0018】前記絶縁基体1は、その上面中央部に半導
体素子を搭載する搭載部1aを有しており、該搭載部1
aには半導体素子3が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。
The insulating substrate 1 has a mounting portion 1a for mounting a semiconductor element in the center of the upper surface thereof.
The semiconductor element 3 is bonded and fixed to a by an adhesive such as resin, glass, or brazing material.

【0019】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約1600℃の温度で焼成することによって
製作される。
The insulating substrate 1 is made of an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body,
When it is made of an electrically insulating material such as a silicon carbide sintered body or a glass ceramics sintered body, for example, when it is made of an aluminum oxide sintered body, it is suitable as a raw material powder of aluminum oxide, silicon oxide, calcium oxide, magnesium oxide or the like. A binder and a solvent are added and mixed to form a slurry, and a ceramic green sheet is obtained by forming it into a sheet by adopting a conventionally known doctor blade method.After that, the ceramic green sheet is punched by a method such as a punching method. It is manufactured by punching into an appropriate shape, laminating a plurality of sheets as necessary, and finally firing the ceramic green sheet in a reducing atmosphere at a temperature of about 1600 ° C.

【0020】また、前記絶縁基体1は、その上面搭載部
1a周辺から外周部にかけて扇状に広がる多数のメタラ
イズ配線層4が被着形成されており、該メタライズ配線
層4の搭載部1a周辺部位には半導体素子3の各電極が
ボンディングワイヤー5を介して電気的に接続され、ま
た絶縁基体1の外周部位には外部電気回路と接続される
外部リード端子2がロウ材6を介して接合される。
The insulating substrate 1 is formed with a large number of metallized wiring layers 4 spreading in a fan shape from the periphery of the upper surface mounting portion 1a to the outer peripheral portion, and the metallized wiring layer 4 is mounted on the periphery of the mounting portion 1a. The electrodes of the semiconductor element 3 are electrically connected via the bonding wires 5, and the external lead terminals 2 connected to the external electric circuit are joined to the outer peripheral portion of the insulating substrate 1 via the brazing material 6. .

【0021】前記メタライズ配線層4は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体1となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体1の搭載部1a周
辺上面から絶縁基体1外周部上面にかけて扇状に広がる
ように被着形成される。
The metallized wiring layer 4 is made of a refractory metal powder such as tungsten, molybdenum or manganese, and a metal paste obtained by adding and mixing an appropriate binder and a solvent to the refractory powder such as tungsten is mixed with the insulating substrate. The ceramic green sheet to be No. 1 is formed into a fan shape from the upper surface around the mounting portion 1a of the insulating substrate 1 to the upper surface of the outer peripheral portion of the insulating substrate 1 by applying a thick film method such as a well-known screen printing method to print and apply it in a predetermined pattern. It is formed so as to spread over.

【0022】尚、前記メタライズ配線層4はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層4の間隔を約0.05mm以下の狭いもの
とすることが可能であり、その結果、半導体素子3の近
傍に多数のメタライズ配線層4を配置して半導体素子3
とメタライズ配線層4とを短いボンディングワイヤー5
で電気的に接続することができ、隣接するボンディング
ワイヤー5間に電気的短絡が発生するのを有効に防止す
ることができる。
Since the metallized wiring layer 4 is printed and applied by the screen printing method, it is possible to make the line width and the interval between the adjacent metallized wiring layers 4 as narrow as about 0.05 mm or less. , A large number of metallized wiring layers 4 are arranged in the vicinity of the semiconductor element 3
A short bonding wire 5 between the metallized wiring layer 4 and
It is possible to electrically connect with each other, and it is possible to effectively prevent an electrical short circuit between the adjacent bonding wires 5.

【0023】また前記メタライズ配線層4にロウ材6を
介して接合される外部リード端子2は、内部に収容する
半導体素子3を外部電気回路に接続する作用を為し、外
部リード端子2を外部電気回路基板の配線導体に接続す
ることにより、半導体素子3がメタライズ配線層4及び
外部リード端子2を介して外部電気回路に電気的に接続
されることとなる。
The external lead terminal 2 joined to the metallized wiring layer 4 via the brazing material 6 serves to connect the semiconductor element 3 housed therein to an external electric circuit, and the external lead terminal 2 is externally connected. By connecting to the wiring conductor of the electric circuit board, the semiconductor element 3 is electrically connected to the external electric circuit via the metallized wiring layer 4 and the external lead terminal 2.

【0024】前記外部リード端子2は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
The external lead terminals 2 are made of a metal such as a copper-based alloy containing copper as a main component or an iron-based alloy containing iron as a main component. For example, an ingot of a copper-based alloy is formed by a conventionally known rolling method. Then, it is formed into a plate shape having a predetermined thickness, and is subjected to etching processing or punching processing to have a predetermined shape.

【0025】尚、前記外部リード端子2は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子3が作動時に発生する熱をリ
ード端子2を介して外部大気中に良好に放散させ半導体
素子3を常に低温として安定に作動させることができ
る。従って前記外部リード端子3は銅を主成分とする金
属により形成されることが好ましい。
When the external lead terminal 2 is formed of a metal containing copper as a main component, the metal containing copper as a main component is
The heat conductivity is excellent, and the heat generated when the semiconductor element 3 operates can be satisfactorily dissipated to the outside atmosphere through the lead terminals 2, so that the semiconductor element 3 can always be operated at a low temperature and stably operated. Therefore, the external lead terminals 3 are preferably formed of a metal containing copper as a main component.

【0026】また前記外部リード端子2をメタライズ配
線層4に接合しているロウ材6は、金−錫−鉛−銀合金
あるいは金−錫−鉛−パラジウム合金から成り、外部リ
ード端子4をメタライズ配線層に強固に接合する作用を
為す。
The brazing material 6 which joins the external lead terminals 2 to the metallized wiring layer 4 is made of a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy, and the external lead terminals 4 are metalized. It has the function of firmly bonding to the wiring layer.

【0027】前記ロウ材6を構成する金−錫−鉛−銀合
金あるいは金−錫−鉛−パラジウム合金は、靭性が高い
ため、外部リード端子2に不用な外力が印加されたとし
ても外部リード端子2がロウ材6とともにメタライズ配
線層4から容易に剥離することはなく、また融点がそれ
ぞれ約250 ℃以上であるため、後述するモールド樹脂を
熱硬化させる際の熱でロウ材6が溶融することはなく、
外部リード端子2をメタライズ配線層4に確実、強固に
接合することができる。
Since the gold-tin-lead-silver alloy or the gold-tin-lead-palladium alloy forming the brazing material 6 has high toughness, even if an unnecessary external force is applied to the external lead terminal 2, the external lead will be exposed. Since the terminal 2 does not easily separate from the metallized wiring layer 4 together with the brazing material 6, and the melting points are about 250 ° C. or higher, the brazing material 6 is melted by the heat when the mold resin described later is thermally cured. Never,
The external lead terminal 2 can be securely and firmly bonded to the metallized wiring layer 4.

【0028】尚、前記ロウ材6が金−錫−鉛−銀合金か
らなる場合、該金−錫−鉛−銀合金から成るロウ材6に
含有される金はロウ材6のメタライズ配線層4に対する
濡れ性を良好とする作用を為し、その含有量が1.0 重量
%未満ではロウ材6の濡れ性が悪いものとなり、また3
0.0重量%を越えるとロウ材6中に脆弱な金−錫金属間
化合物が多量に形成されロウ材6の強度が弱いものとな
る。従って、前記金−錫−鉛−銀合金から成るロウ材6
に含有される金は1.0 乃至30.0重量%の範囲が好まし
い。
When the brazing material 6 is made of a gold-tin-lead-silver alloy, the gold contained in the brazing material 6 made of the gold-tin-lead-silver alloy is the metallized wiring layer 4 of the brazing material 6. When the content is less than 1.0% by weight, the wettability of the brazing material 6 becomes poor, and 3
If it exceeds 0.0% by weight, a large amount of brittle gold-tin intermetallic compound is formed in the brazing material 6 and the strength of the brazing material 6 becomes weak. Therefore, the brazing material 6 composed of the gold-tin-lead-silver alloy
It is preferable that the amount of gold contained in the alloy is 1.0 to 30.0% by weight.

【0029】また前記金−錫−鉛−銀合金から成るロウ
材6に含有される錫は鉛とともにロウ材6のロウ付け温
度を約240 ℃程度とする作用をなし、その含有量が3.0
重量%未満ではロウ材6のロウ付け温度が高いものとな
り、また40.0重量%を越えるとロウ材6のメタライズ配
線層4に対する濡れ性が低下する傾向にある。従って、
前記金−錫−鉛−銀合金からなるロウ材6に含有される
錫は3.0 乃至40.0重量%の範囲が好ましい。
Further, the tin contained in the brazing material 6 made of the gold-tin-lead-silver alloy acts together with lead to make the brazing temperature of the brazing material 6 about 240 ° C., and the content thereof is 3.0.
If it is less than 5% by weight, the brazing temperature of the brazing material 6 will be high, and if it exceeds 40.0% by weight, the wettability of the brazing material 6 with respect to the metallized wiring layer 4 tends to decrease. Therefore,
The tin contained in the brazing material 6 made of the gold-tin-lead-silver alloy is preferably in the range of 3.0 to 40.0% by weight.

【0030】また前記金−錫−鉛−銀合金から成るロウ
材6に含有される鉛は錫とともにロウ材6のロウ付け温
度を約240 ℃程度とする作用をなし、その含有量が33.0
重量%未満ではロウ材6のメタライズ配線層4に対する
濡れ性が低下する傾向にあり、また93.0重量%を越える
とロウ材6のロウ付け温度が高いものとなる傾向にあ
る。従って、前記金−錫−鉛−銀合金からなるロウ材6
に含有される鉛は33.0乃至93.0重量%の範囲が好まし
い。
The lead contained in the brazing material 6 made of the gold-tin-lead-silver alloy acts together with tin to make the brazing temperature of the brazing material 6 about 240 ° C., and the content thereof is 33.0.
If it is less than 10% by weight, the wettability of the brazing material 6 to the metallized wiring layer 4 tends to decrease, and if it exceeds 93.0% by weight, the brazing temperature of the brazing material 6 tends to be high. Therefore, the brazing material 6 made of the gold-tin-lead-silver alloy is used.
It is preferable that the lead contained in the alloy is in the range of 33.0 to 93.0% by weight.

【0031】更に前記金−錫−鉛−銀合金から成るロウ
材6に含有される銀はロウ材6中に脆弱な金−錫金属間
化合物が形成されるのを防止する作用を為し、その含有
量が1.0 重量%未満ではロウ材6中に脆弱な金−錫金属
間化合物が形成されるのを有効に防止することができな
くなり、また15.0重量%を越えるとロウ材6のロウ付け
温度が高いものとなる。従って、前記金−錫−鉛−銀合
金からなるロウ材6に含有される銀は1.0 乃至15.0重量
%の範囲が好ましい。
Further, the silver contained in the brazing material 6 made of the gold-tin-lead-silver alloy acts to prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6, If the content is less than 1.0% by weight, it becomes impossible to effectively prevent the formation of brittle gold-tin intermetallic compounds in the brazing material 6, and if it exceeds 15.0% by weight, the brazing material 6 is brazed. The temperature will be high. Therefore, the silver contained in the brazing material 6 made of the gold-tin-lead-silver alloy is preferably in the range of 1.0 to 15.0% by weight.

【0032】また、前記ロウ材6が金−錫−鉛−パラジ
ウム合金からなる場合、該金−錫−鉛−パラジウム合金
から成るロウ材6に含有される金はロウ材6のメタライ
ズ配線層4に対する濡れ性を良好とする作用を為し、そ
の含有量が1.0 重量%未満ではロウ材6の濡れ性が悪い
ものとなり、また30.0重量%を越えるとロウ材6中に脆
弱な金−錫金属間化合物が多量に形成されロウ材6の強
度が弱いものとなる。
When the brazing material 6 is made of a gold-tin-lead-palladium alloy, the gold contained in the brazing material 6 made of the gold-tin-lead-palladium alloy is the metallized wiring layer 4 of the brazing material 6. If the content is less than 1.0% by weight, the brazing material 6 has poor wettability, and if it exceeds 30.0% by weight, the brazing material 6 is fragile in gold-tin metal. A large amount of intercalation compound is formed, and the strength of the brazing material 6 becomes weak.

【0033】従って、前記金−錫−鉛−パラジウム合金
から成るロウ材6に含有される金は1.0 乃至30.0重量%
の範囲が好ましい。
Therefore, the gold contained in the brazing material 6 made of the gold-tin-lead-palladium alloy is 1.0 to 30.0% by weight.
Is preferred.

【0034】また前記金−錫−鉛−パラジウム合金から
成るロウ材6に含有される錫は鉛とともにロウ材6のロ
ウ付け温度を約240 ℃程度とする作用をなし、その含有
量が3.0 重量%未満ではロウ材6のロウ付け温度が高い
ものとなり、また40.0重量%を越えるとロウ材6のメタ
ライズ配線層4に対する濡れ性が低下する傾向にある。
従って、前記金−錫−鉛−パラジウム合金からなるロウ
材6に含有される錫は3.0 乃至40.0重量%の範囲が好ま
しい。
The tin contained in the brazing material 6 made of the gold-tin-lead-palladium alloy has a function of keeping the brazing temperature of the brazing material 6 at about 240 ° C. together with lead, and the content thereof is 3.0 weight. If it is less than 4%, the brazing temperature of the brazing material 6 will be high, and if it exceeds 40.0% by weight, the wettability of the brazing material 6 with respect to the metallized wiring layer 4 tends to decrease.
Therefore, tin contained in the brazing material 6 made of the gold-tin-lead-palladium alloy is preferably in the range of 3.0 to 40.0% by weight.

【0035】また前記金−錫−鉛−パラジウム合金から
成るロウ材6に含有される鉛は錫とともにロウ材6のロ
ウ付け温度を約240 ℃程度とする作用をなし、その含有
量が33.0重量%未満ではロウ材6のメタライズ配線層4
に対する濡れ性が低下する傾向にあり、また93.0重量%
を越えるとロウ材6のロウ付け温度が高いものとなる傾
向にある。従って、前記金−錫−鉛−パラジウム合金か
らなるロウ材6に含有される鉛は33.0乃至93.0重量%の
範囲が好ましい。
The lead contained in the brazing material 6 made of the gold-tin-lead-palladium alloy has a function of keeping the brazing temperature of the brazing material 6 at about 240 ° C. together with tin, and its content is 33.0 weight. %, The metallized wiring layer 4 of the brazing material 6
The wettability of the product tends to decrease, and it is 93.0% by weight.
If it exceeds, the brazing temperature of the brazing material 6 tends to be high. Therefore, the lead contained in the brazing material 6 made of the gold-tin-lead-palladium alloy is preferably in the range of 33.0 to 93.0% by weight.

【0036】更に前記金−錫−パラジウム合金から成る
ロウ材6に含有されるパラジウムはロウ材6中に脆弱な
金−錫金属間化合物が形成されるのを防止する作用を為
し、その含有量が1.0 重量%未満ではロウ材6中に脆弱
な金−錫金属間化合物が形成されるのを有効に防止する
ことができなくなり、また15.0重量%を越えるとロウ材
6のロウ付け温度が高いものとなる。従って、前記金−
錫−鉛−パラジウム合金からなるロウ材6に含有される
パラジウムは1.0 乃至15.0重量%の範囲が好ましい。
Further, the palladium contained in the brazing material 6 made of the gold-tin-palladium alloy acts to prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6, and its inclusion. If the amount is less than 1.0% by weight, it becomes impossible to effectively prevent the formation of brittle gold-tin intermetallic compounds in the brazing material 6, and if it exceeds 15.0% by weight, the brazing temperature of the brazing material 6 is increased. It will be expensive. Therefore, the money-
The amount of palladium contained in the brazing material 6 made of tin-lead-palladium alloy is preferably 1.0 to 15.0% by weight.

【0037】また、前記絶縁基体1、半導体素子3及び
外部リード端子2の一部は、エポキシ樹脂等のモールド
樹脂7により被覆されており、これにより半導体素子3
が内部に気密に封止されることとなる。
A part of the insulating substrate 1, the semiconductor element 3 and the external lead terminals 2 is covered with a mold resin 7 such as an epoxy resin, whereby the semiconductor element 3 is formed.
Will be hermetically sealed inside.

【0038】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂7で被覆するには、半導体素
子3及び外部リード端子2が接合された絶縁基体1を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200 ℃の温度、100kgf/mm2 の圧力
を加えて熱硬化させる方法が採られる。
In order to cover a part of the insulating substrate, the semiconductor element and the external lead terminal with the molding resin 7, the insulating substrate 1 to which the semiconductor element 3 and the external lead terminal 2 are bonded is placed in a predetermined molding die. At the same time, a mold resin such as an epoxy resin is injected into the mold, and then the injected resin is thermally cured by applying a temperature of about 200 ° C. and a pressure of 100 kgf / mm 2.

【0039】次に上述の半導体装置において、絶縁基体
1のメタライズ配線層4に外部リード端子2を金−錫−
鉛−銀合金あるいは金−錫−鉛−パラジウム合金から成
るロウ材6を介して接合させる方法について図2(a)
乃至(d)に基づき説明する。
Next, in the above-described semiconductor device, the external lead terminals 2 are formed on the metallized wiring layer 4 of the insulating substrate 1 with gold-tin-.
FIG. 2 (a) shows a method of joining through a brazing material 6 made of a lead-silver alloy or a gold-tin-lead-palladium alloy.
A description will be given based on (d).

【0040】先ず、図2(a)に示すようにメタライズ
配線層4を有する絶縁基体1及び外部リード端子2を準
備する。
First, as shown in FIG. 2A, an insulating substrate 1 having a metallized wiring layer 4 and external lead terminals 2 are prepared.

【0041】次に図2(b)に示すように前記絶縁基体
1のメタライズ配線層4の外表面に金からなるメッキ金
属層8を0.05乃至2.0 μmの厚みに被着させるとともに
外部リード端子2の表面に銀あるいはパラジウムからな
るメッキ金属層9を0.05乃至2.0 μmの厚みに、及び錫
−鉛合金から成るメッキ金属層10を3.0 乃至100.0μ
mの厚みに順次被着させる。
Next, as shown in FIG. 2B, a plated metal layer 8 made of gold is deposited on the outer surface of the metallized wiring layer 4 of the insulating substrate 1 to a thickness of 0.05 to 2.0 μm and the external lead terminals 2 are formed. A plated metal layer 9 made of silver or palladium with a thickness of 0.05 to 2.0 μm and a plated metal layer 10 made of a tin-lead alloy on the surface of 3.0 to 100.0 μm
It is sequentially deposited to a thickness of m.

【0042】次に図2(c)に示すように前記絶縁基体
1のメタライズ配線層4上に外部リード端子2の内端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層4に被着させた金から成るメッキ金属層
8の一部と外部リード端子2に被着させた錫−鉛合金か
ら成るメッキ金属層10の一部とにより金−錫−鉛合金
を形成させるとともに該金−錫−鉛合金中に外部リード
端子2に被着させた銀あるいはパラジウムから成るメッ
キ金属層9の一部を拡散溶融させることによってメタラ
イズ配線層4と外部リード端子2との間に金−錫−鉛−
銀合金あるいは金−錫−鉛−パラジウム合金を形成さ
せ、最後に該金−錫−鉛−銀合金あるいは金−錫−鉛−
パラジウム合金を冷却固化することによって図2(d)
に示すような絶縁基体1のメタライズ配線層4に外部リ
ード端子2が金−錫−鉛−銀合金あるいは金−錫−鉛−
パラジウム合金から成るロウ材6を介して接合される。
この場合、絶縁基体1のメタライズ配線層4と外部リー
ド端子2とを約240 ℃の低温で接合することができるの
で、メタライズ配線層4と外部リード端子2とを接合す
る際に絶縁基体1と外部リード端子2との熱膨張量の差
は極めて小さいものとなり、そのためメタライズ配線層
4と外部リード端子2との位置がずれることはなく、ま
たメタライズ配線層4と外部リード端子2との間に大き
な熱応力が発生することもない。更に一旦冷却固化され
た金−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム
合金から成るロウ材6は、それぞれ約250 ℃以上の温度
に加熱しない限り再溶融することはなく、絶縁基体1、
半導体素子3及び外部リード端子2の一部をモールド樹
脂7で被覆する際の熱によって溶融することはない。従
って、本発明の製造方法によれば外部リード端子2を絶
縁基体1のメタライス配線層4に正確、且つ強固に接合
することができる。
Next, as shown in FIG. 2 (c), the inner ends of the external lead terminals 2 are placed on the metallized wiring layer 4 of the insulating substrate 1, and these are heated to a temperature of about 240.degree. A gold-tin-lead alloy is formed by a part of the plated metal layer 8 made of gold deposited on the layer 4 and a part of the plated metal layer 10 made of tin-lead alloy deposited on the external lead terminal 2. Between the metallized wiring layer 4 and the external lead terminal 2 by diffusing and melting a part of the plated metal layer 9 made of silver or palladium deposited on the external lead terminal 2 in the gold-tin-lead alloy. Gold-tin-lead-
A silver alloy or a gold-tin-lead-palladium alloy is formed, and finally the gold-tin-lead-silver alloy or gold-tin-lead-
2 (d) by cooling and solidifying the palladium alloy.
The external lead terminals 2 are formed on the metallized wiring layer 4 of the insulating substrate 1 as shown in FIG. 1 with gold-tin-lead-silver alloy or gold-tin-lead-.
It is joined via a brazing material 6 made of a palladium alloy.
In this case, since the metallized wiring layer 4 of the insulating base 1 and the external lead terminal 2 can be bonded at a low temperature of about 240 ° C., when the metallized wiring layer 4 and the external lead terminal 2 are bonded, The difference in the amount of thermal expansion from the external lead terminal 2 is extremely small, so that the positions of the metallized wiring layer 4 and the external lead terminal 2 are not displaced, and the metallized wiring layer 4 and the external lead terminal 2 are not separated from each other. No large thermal stress is generated. Further, the brazing material 6 made of the gold-tin-lead-silver alloy or the gold-tin-lead-palladium alloy once cooled and solidified does not remelt unless heated to a temperature of about 250 ° C. or more, and does not re-melt. 1,
The semiconductor element 3 and a part of the external lead terminal 2 are not melted by the heat when the mold resin 7 covers them. Therefore, according to the manufacturing method of the present invention, the external lead terminal 2 can be joined to the metallized wiring layer 4 of the insulating substrate 1 accurately and firmly.

【0043】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子の表面全面に銀あるいはパラジウムから成るメ
ッキ金属層及び錫−鉛合金から成るメッキ金属層を順次
被着させたが、前記錫−鉛合金から成るメッキ金属層は
外部リード端子のロウ付けされる先端部のみに被着させ
ても良い。
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the gist of the present invention. For example, in the above-mentioned embodiments, the surface of the external lead terminal is A plated metal layer made of silver or palladium and a plated metal layer made of a tin-lead alloy were sequentially deposited on the entire surface, but the plated metal layer made of the tin-lead alloy was formed only on the brazed tip of the external lead terminal. It may be attached to.

【0044】[0044]

【発明の効果】本発明の半導体装置によれば、絶縁基体
のメタライズ配線層と外部リード端子とを金−錫−鉛−
銀合金あるいは金−錫−鉛−パラジウム合金を介して接
合しており、該金−錫−鉛−銀合金あるいは金−錫−鉛
−パラジウム合金は靭性に優れ、且つ融点がそれぞれ約
250 ℃以上でありモールド樹脂を熱硬化させる際の温度
より高いことから、メタライズ配線層に外部リード端子
を接合した後、外部リード端子に不用な外力が印加され
たとしても外部リード端子がロウ材とともにメタライズ
配線層から剥離することはなく、またモールド樹脂を熱
硬化させる際にもロウ材が溶融することはなく、外部リ
ード端子をメタライズ配線層に確実、強固に接合させる
ことができ、内部の半導体素子を外部電気回路に正確、
且つ確実に電気的に接続することができる。
According to the semiconductor device of the present invention, the metallized wiring layer of the insulating substrate and the external lead terminals are made of gold-tin-lead-.
Bonded through a silver alloy or a gold-tin-lead-palladium alloy, the gold-tin-lead-silver alloy or gold-tin-lead-palladium alloy is excellent in toughness and has a melting point of about
Since the temperature is 250 ° C or higher, which is higher than the temperature for thermosetting the mold resin, even if an external force is applied to the external lead terminals after joining the external lead terminals to the metallized wiring layer, the external lead terminals will not be brazed. At the same time, it is not separated from the metallized wiring layer, and the brazing material is not melted when the mold resin is cured by heat, so that the external lead terminals can be securely and firmly bonded to the metallized wiring layer. Accurate semiconductor device to external electric circuit,
In addition, the electrical connection can be surely made.

【0045】また、本発明の製造方法によれば、金から
成るメッキ金属層を被着させメタライズ配線層と銀ある
いはパラジウムから成るメッキ金属層及び錫−鉛合金か
ら成るメッキ金属層を順次被着させた外部リード端子と
を接触させるとともにこれらを前記メタライズ配線層に
被着させた金から成るメッキ金属層の一部と外部リード
端子に被着させた錫−鉛合金から成るメッキ金属層の一
部とにより金−錫−鉛合金が形成される温度以上の温度
に加熱し、前記メタライズ配線層と外部リード端子との
間に金−錫−鉛合金を形成させるとともに該金−錫−鉛
合金中に外部リード端子に被着させた銀あるいはパラジ
ウムから成るメッキ金属層の一部を拡散溶融させ金−錫
−鉛−銀合金あるいは金−錫−鉛−パラジウム合金と成
し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パラジ
ウム合金を介してメタライズ配線層と外部リード端子と
を接合させることから、メタライズ配線層と外部リード
端子とを金−錫−鉛合金が形成される約240 ℃の低温で
接合させることができる。
Further, according to the manufacturing method of the present invention, the plated metal layer made of gold is deposited, and the metallized wiring layer, the plated metal layer made of silver or palladium, and the plated metal layer made of tin-lead alloy are sequentially deposited. A part of the plated metal layer made of gold that is deposited on the metallized wiring layer while being in contact with the external lead terminal that is made to contact with the external lead terminal, and a plated metal layer made of a tin-lead alloy that is deposited on the external lead terminal. And a temperature higher than a temperature at which a gold-tin-lead alloy is formed between the metallized wiring layer and the external lead terminal to form a gold-tin-lead alloy and the gold-tin-lead alloy. A part of the plated metal layer made of silver or palladium deposited on the external lead terminal is diffused and melted to form a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy, and the gold-tin -Lead Since the metallized wiring layer and the external lead terminal are joined through the silver alloy or the gold-tin-lead-palladium alloy, the metallized wiring layer and the external lead terminal form a gold-tin-lead alloy at about 240 ° C. Can be bonded at low temperature.

【0046】従って、メタライズ配線層と外部リード端
子とを接合させる際に両者の熱膨張量の差を極めて小さ
いものとすることができ、その結果、メタライズ配線層
と外部リード端子の位置がずれることはなく、また両者
の間に大きな熱応力が発生することもない。更に一旦固
化した金−錫−鉛−銀合金あるいは金−錫−鉛−パラジ
ウム合金から成るロウ材はそれぞれ約250 ℃以上に加熱
しないと再溶融することはなく、モールド樹脂を熱硬化
させる際の熱により溶融することはない。従って、本発
明の製造方法によれば絶縁基体のメタライズ配線層に外
部リード端子を正確、且つ強固に接合することができ、
その結果、内部の半導体素子を外部電気回路に正確、且
つ確実に電気的に接続することができる。
Therefore, when the metallized wiring layer and the external lead terminal are joined together, the difference in the amount of thermal expansion between them can be made extremely small, and as a result, the positions of the metallized wiring layer and the external lead terminal are displaced. In addition, no large thermal stress is generated between them. Further, the brazing material composed of the once solidified gold-tin-lead-silver alloy or gold-tin-lead-palladium alloy does not remelt unless it is heated to about 250 ° C or more. It does not melt due to heat. Therefore, according to the manufacturing method of the present invention, the external lead terminal can be accurately and firmly joined to the metallized wiring layer of the insulating substrate,
As a result, the internal semiconductor element can be accurately and reliably electrically connected to the external electric circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】(a)〜(b)は図1に示す半導体装置の製造
方法を説明するための工程毎の要部拡大断面図である。
2A to 2B are enlarged cross-sectional views of a main part of each step for explaining the method for manufacturing the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・・絶縁基体 1a・・・搭載部 2・・・・外部リード端子 3・・・・半導体素子 4・・・・メタライズ配線層 5・・・・ボンディングワイヤー 6・・・・ロウ材 7・・・・モールド樹脂 8・・・・金から成るメッキ金属層 9・・・・銀あるいはパラジウムから成るメッキ金属層 10・・・・錫−鉛合金から成るメッキ金属層 1 ... Insulating substrate 1a ... Mounting part 2 ... External lead terminal 3 ... Semiconductor element 4 ... Metallized wiring layer 5 ... Bonding wire 6 ... Brazing material 7 ... Mold resin 8 ... Gold plated metal layer 9 ... Silver or palladium plated metal layer 10 ... Tin-lead alloy plated metal layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】上面中央部に半導体素子が搭載される搭載
部及び該搭載部周辺から外周部にかけて導出するメタラ
イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
に搭載され、電極が前記メタライズ配線層に接続されて
いる半導体素子と、前記メタライズ配線層にロウ材を介
して接合される外部リード端子と、前記絶縁基体、半導
体素子及び外部リード端子の一部を被覆するモールド樹
脂とから成る半導体装置であって、前記外部リード端子
をメタライズ配線層に接合するロウ材が金−錫−鉛−銀
合金、あるいは金−錫−鉛−パラジウム合金から成るこ
とを特徴とする半導体装置。
1. An insulating base having a mounting portion on which a semiconductor element is mounted in a central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and an electrode mounted on the mounting portion of the insulating base and having electrodes as described above. From a semiconductor element connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and a molding resin that covers the insulating substrate, the semiconductor element and a part of the external lead terminal. In the semiconductor device, the brazing material for joining the external lead terminal to the metallized wiring layer is made of a gold-tin-lead-silver alloy or a gold-tin-lead-palladium alloy.
【請求項2】前記ロウ材が金1.0 乃至30.0重量%、錫3.
0 乃至40.0重量%、鉛33.0乃至93.0重量%、銀1.0 乃至
15.0重量%から成ることを特徴とする請求項1に記載の
半導体装置。
2. The brazing material is gold 1.0 to 30.0% by weight, tin 3.
0 to 40.0% by weight, lead 33.0 to 93.0% by weight, silver 1.0 to
The semiconductor device according to claim 1, wherein the semiconductor device comprises 15.0% by weight.
【請求項3】前記ロウ材が金1.0 乃至30.0重量%、錫3.
0 乃至40.0重量%、鉛33.0乃至93.0重量%、パラジウム
1.0 乃至15.0重量%から成ることを特徴とする請求項1
に記載の半導体装置。
3. The brazing material is gold 1.0 to 30.0% by weight, tin 3.
0 to 40.0% by weight, lead 33.0 to 93.0% by weight, palladium
A composition comprising 1.0 to 15.0% by weight.
The semiconductor device according to.
【請求項4】上面中央部に半導体素子が搭載される搭載
部及び該搭載部周辺から外周部にかけて導出するメタラ
イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
に搭載され、電極が前記メタライズ配線層に接続されて
いる半導体素子と、前記メタライズ配線層にロウ材を介
して接合される外部リード端子と、前記絶縁基体、半導
体素子及び外部リード端子の一部を被覆するモールド樹
脂とから成る半導体装置であって、前記メタライズ配線
層と外部リード端子とが以下に示す(1)乃至(3)の
工程により接合されることを特徴とする半導体装置の製
造方法。 (1)絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 (2)外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫−鉛合金から成るメッキ金属
層とを順次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫−鉛合金から成るメッキ金属層
の一部とにより金−錫−鉛合金が形成される温度以上の
温度に加熱し、前記メタライズ配線層と外部リード端子
との間に金−錫−鉛合金を形成させるとともに該金−錫
−鉛合金中に外部リード端子に被着させた銀あるいはパ
ラジウムから成るメッキ金属層の一部を拡散溶融させ金
−錫−鉛−銀合金あるいは金−錫−鉛−パラジウム合金
と成し、該金−錫−鉛−銀合金あるいは金−錫−鉛−パ
ラジウム合金を介してメタライズ配線層と外部リード端
子とを接合させる工程
4. An insulating base having a mounting portion on which a semiconductor element is mounted at the center of the upper surface and a metallized wiring layer extending from the periphery of the mounting portion to the outer periphery, and an electrode mounted on the mounting portion of the insulating base and having electrodes as described above. From a semiconductor element connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and a molding resin that covers the insulating substrate, the semiconductor element and a part of the external lead terminal. A method of manufacturing a semiconductor device, wherein the metallized wiring layer and the external lead terminal are joined by the following steps (1) to (3). (1) Step of depositing a plated metal layer made of gold on the surface of the metallized wiring layer of the insulating substrate (2) A plated metal layer made of silver or palladium and a plated metal layer made of tin-lead alloy on the surface of the external lead terminal And (3) bringing the metallized wiring layer of the insulating substrate into contact with the external lead terminals and a part of the plated metal layer made of gold deposited on the metallized wiring layer and the external lead terminals. Is heated to a temperature equal to or higher than a temperature at which a gold-tin-lead alloy is formed by a part of the plated metal layer made of a tin-lead alloy deposited on the metal, and the gold is placed between the metallized wiring layer and the external lead terminal. A gold-tin-lead-silver alloy is formed by forming a tin-lead alloy and diffusing and melting a part of a plated metal layer made of silver or palladium deposited on the external lead terminal in the gold-tin-lead alloy. Or gold - tin - lead - form a palladium alloy, gold - tin - lead - silver alloy or gold - tin - lead - step through the palladium alloy to bond the metallized wiring layer and the external lead terminal
JP26399794A 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3279844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26399794A JP3279844B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26399794A JP3279844B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08125098A true JPH08125098A (en) 1996-05-17
JP3279844B2 JP3279844B2 (en) 2002-04-30

Family

ID=17397117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26399794A Expired - Fee Related JP3279844B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3279844B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (en) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device
JP2019161225A (en) * 2018-03-08 2019-09-19 古河電気工業株式会社 Shunt structure, current detection device, method of manufacturing the same, and method of mounting the same
JP2020145381A (en) * 2019-03-08 2020-09-10 古河電気工業株式会社 Shunt structure and current detector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (en) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device
JP2019161225A (en) * 2018-03-08 2019-09-19 古河電気工業株式会社 Shunt structure, current detection device, method of manufacturing the same, and method of mounting the same
JP2020145381A (en) * 2019-03-08 2020-09-10 古河電気工業株式会社 Shunt structure and current detector

Also Published As

Publication number Publication date
JP3279844B2 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
US4727633A (en) Method of securing metallic members together
US5760466A (en) Semiconductor device having improved heat resistance
JP2000340687A (en) Package for storing semiconductor element
JP3279844B2 (en) Semiconductor device and manufacturing method thereof
JP3441194B2 (en) Semiconductor device and manufacturing method thereof
JP4471470B2 (en) Semiconductor device
JPH08335650A (en) Package for housing semiconductor chip
JP3279846B2 (en) Method for manufacturing semiconductor device
JP3279849B2 (en) Semiconductor device
JP3359521B2 (en) Method for manufacturing semiconductor device
JP3281778B2 (en) Semiconductor device
JP3935054B2 (en) Wiring board
JP2001210948A (en) Ceramic circuit board
JP3881542B2 (en) Wiring board
JP3808358B2 (en) Wiring board
JPH07202356A (en) Circuit board
JPH0736429B2 (en) Method for manufacturing ceramic wiring board
JP3645744B2 (en) Ceramic wiring board
JP4191860B2 (en) Ceramic circuit board
JP3810335B2 (en) Wiring board
JP3210838B2 (en) Manufacturing method of semiconductor device storage package
JP2670208B2 (en) Package for storing semiconductor elements
JP3297615B2 (en) Semiconductor device
JP3420362B2 (en) Semiconductor device mounting structure
JPH09223755A (en) Package for storing semiconductor element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees