JP3441194B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3441194B2
JP3441194B2 JP26340894A JP26340894A JP3441194B2 JP 3441194 B2 JP3441194 B2 JP 3441194B2 JP 26340894 A JP26340894 A JP 26340894A JP 26340894 A JP26340894 A JP 26340894A JP 3441194 B2 JP3441194 B2 JP 3441194B2
Authority
JP
Japan
Prior art keywords
gold
tin
external lead
metallized wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26340894A
Other languages
Japanese (ja)
Other versions
JPH08125080A (en
Inventor
義博 細井
賢治 増利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26340894A priority Critical patent/JP3441194B2/en
Publication of JPH08125080A publication Critical patent/JPH08125080A/en
Application granted granted Critical
Publication of JP3441194B2 publication Critical patent/JP3441194B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。 【0002】 【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、該ダイパッドを取り囲みダイ
パッド近傍から所定間隔で延出する多数の外部リード端
子と、前記半導体素子、ダイパッド及び外部リード端子
の一部を被覆するモールド樹脂とから成り、ダイパッド
と多数の外部リード端子とが枠状の連結帯を介して一体
に連結形成されたリードフレームを準備するとともに該
リードフレームのダイパッド上面に半導体素子を搭載固
定し、次に前記半導体素子の各電極と外部リード端子と
をボンディングワイヤーを介して電気的に接続するとと
もに前記半導体素子、ダイパッド及び外部リード端子の
一部をモールド樹脂により被覆することによって製作さ
れている。 【0003】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。 【0004】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
mm以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。 【0005】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部及び該搭載部周辺から外周
部にかけて扇状に高密度に導出する多数のメタライズ配
線層を有する絶縁基体及び内端が前記絶縁基体外周部部
位におけるメタライズ配線層の間隔と実質的に同一の間
隔で配置された多数の外部リード端子を外端部で枠状の
連結帯により一体に連結して成るリードフレームを準備
するとともに該絶縁基体のメタライズ配線層に外部リー
ド端子の内端を銀ロウ、半田、金−錫ロウ等のロウ材を
介して接合させ、しかる後、前記絶縁基体の搭載部に半
導体素子を搭載固定するとともに該半導体素子の各電極
をメタライズ配線層にボンディングワイヤーを介して電
気的に接続し、最後に前記絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆するよう
になした半導体装置が提案されている。 【0006】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子を枠状の連結帯から切断分離さ
せ、各外部リード端子を電気的に独立させるとともに各
外部リード端子を外部電気回路に接続することにより内
部の半導体素子が外部電気回路に電気的に接続されるこ
とになる。 【0007】 【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約800℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生して該応力により外部リード端子が破断
したり、メタライズ配線層から剥離してしまい、内部の
半導体素子を外部に正確、且つ確実に電気的に接続でき
ないという欠点を誘発した。 【0008】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱(通常約200 ℃)
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。 【0009】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。 【0010】 【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。 【0011】 【0012】 【0013】 【0014】 【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層に接合される外部リード端子と、前記絶
縁基体、半導体素子及び外部リード端子の一部を被覆す
るモールド樹脂とから成る半導体装置であって、前記メ
タライズ配線層と外部リード端子とが以下に示す(1)
乃至(3)の工程により接合されることを特徴とするも
のである。 (1)絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 (2) 外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫から成るメッキ金属層とを順
次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫から成るメッキ金属層の一部と
により金−錫合金が形成される温度以上の温度に加熱
し、前記メタライズ配線層と外部リード端子との間に金
−錫合金を形成させるとともに該金−錫合金中に外部リ
ード端子に被着させた銀あるいはパラジウムから成るメ
ッキ金属層の一部を拡散溶融させ金−錫−銀合金あるい
は金−錫−パラジウム合金と成し、該金−錫−銀合金あ
るいは金−錫−パラジウム合金を介してメタライズ配線
層と外部リード端子とを接合させる工程 【0015】 【0016】本発明の製造方法によれば、金から成るメ
ッキ金属層を被着させたメタライズ配線層と銀あるいは
パラジウムから成るメッキ金属層及び錫から成るメッキ
金属層を順次被着させた外部リード端子とを接触させる
とともにこれらを前記メタライズ配線層に被着させた金
から成るメッキ金属層の一部と外部リード端子に被着さ
せた錫から成るメッキ金属層の一部とにより金−錫合金
が形成される温度以上の温度に加熱し、前記メタライズ
配線層と外部リード端子との間に金−錫合金を形成させ
るとともに該金−錫合金中に外部リード端子に被着させ
た銀あるいはパラジウムから成るメッキ金属層の一部を
拡散溶融させ金−錫−銀合金あるいは金−錫−パラジウ
ム合金と成し、該金−錫−銀合金あるいは金−錫−パラ
ジウム合金を介してメタライズ配線層と外部リード端子
とを接合させることから、メタライズ配線層と外部リー
ド端子とを金−錫合金が形成される約240 ℃の低温で接
合させることができ、その結果、メタライズ配線層と外
部リード端子とを接合させる際に両者の熱膨張量の差を
極めて小さいものとして両者を正確、且つ強固に接合す
ることができ、また一旦固化した金−錫−銀合金あるい
は金−錫−パラジウム合金から成るロウ材はそれぞれ約
250 ℃以上に加熱しないと溶融することはなく、モール
ド樹脂を熱硬化させる際の熱でも溶融しない。 【0017】 【実施例】次に本発明を添付の図面を基づき詳細に説明
する。 【0018】図1は、本発明の半導体装置の製造方法に
係わる半導体装置の一実施例を示し、1は絶縁基体、2
は外部リード端子、3は半導体素子である。 【0019】前記絶縁基体1は、その上面中央部に半導
体素子を搭載する搭載部1aを有しており、該搭載部1
aには半導体素子3が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。 【0020】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約1600℃の温度で焼成することによって
製作される。 【0021】また、前記絶縁基体1は、その上面搭載部
1a周辺から外周部にかけて扇状に広がる多数のメタラ
イズ配線層4が被着形成されており、該メタライズ配線
層4の搭載部1a周辺部位には半導体素子3の各電極が
ボンディングワイヤー5を介して電気的に接続され、ま
た絶縁基体1の外周部位には外部電気回路と接続される
外部リード端子2が、メッキ金属層8,9,10を加熱
することによって形成されたロウ材6を介して接合され
る。 【0022】前記メタライズ配線層4は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、前記タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体1となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体1の搭載部1a周
辺上面から絶縁基体1外周部上面にかけて扇状に広がる
ように被着形成される。 【0023】尚、前記メタライズ配線層4はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層4の間隔を約0.05mm以下の狭いもの
とすることが可能であり、その結果、半導体素子3の近
傍に多数のメタライズ配線層4を配置して半導体素子3
とメタライズ配線層4とを短いボンディングワイヤー5
で電気的に接続することができ、隣接するボンディング
ワイヤー5間に電気的短絡が発生するのを有効に防止す
ることができる。 【0024】また前記メタライズ配線層4にロウ材6を
介して接合される外部リード端子2は、内部に収容する
半導体素子3を外部電気回路に接続する作用を為し、外
部リード端子2を外部電気回路基板の配線導体に接続す
ることにより、半導体素子3がメタライズ配線層4及び
外部リード端子2を介して外部電気回路に電気的に接続
されることとなる。 【0025】前記外部リード端子2は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。 【0026】尚、前記外部リード端子2は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子3が作動時に発生する熱をリ
ード端子2を介して外部大気中に良好に放散させ半導体
素子3を常に低温として安定に作動させることができ
る。従って前記外部リード端子3は銅を主成分とする金
属により形成されることが好ましい。 【0027】また前記外部リード端子2をメタライズ配
線層4に接合しているロウ材6は、金−錫−銀合金ある
いは金−錫−パラジウム合金から成り、外部リード端子
4をメタライズ配線層に強固に接合する作用を為す。 【0028】前記ロウ材6を構成する金−錫−銀合金あ
るいは金−錫−パラジウム合金は、靭性が高いため、外
部リード端子2に不用な外力が印加されたとしても外部
リード端子2がロウ材6とともにメタライズ配線層4か
ら容易に剥離することはなく、また融点がそれぞれ約25
0 ℃以上であるため、後述するモールド樹脂を熱硬化さ
せる際の熱でロウ材6が溶融することはなく、外部リー
ド端子2をメタライズ配線層4に確実、強固に接合する
ことができる。 【0029】尚、前記ロウ材6が金−錫−銀合金からな
る場合、該金−錫−銀合金から成るロウ材6に含有され
る金はロウ材6のメタライズ配線層4に対する濡れ性を
良好とする作用を為し、その含有量が1.0 重量%未満で
はロウ材6の濡れ性が悪いものとなり、また30.0重量%
を越えるとロウ材6中に脆弱な金−錫金属間化合物が多
量に形成されロウ材6の強度が弱いものとなる。従っ
て、前記金−錫−銀合金から成るロウ材6に含有される
金は1.0 乃至30.0重量%の範囲が好ましい。 【0030】また前記金−錫−銀合金から成るロウ材6
に含有される錫はロウ材6のロウ付け温度を約240 ℃程
度とする作用をなし、その含有量が55.0重量%未満では
ロウ材6のロウ付け温度が高いものとなり、また98.0重
量%を越えるとロウ材6 のメタライズ配線層4に対する
濡れ性が低下する傾向にある。従って、前記金−錫−銀
合金からなるロウ材6に含有される錫は55.0乃至98.0重
量%の範囲が好ましい。 【0031】更に前記金−錫−銀合金から成るロウ材6
に含有される銀はロウ材6中に脆弱な金−錫金属間化合
物が形成されるのを防止する作用を為し、その含有量が
1.0重量%未満ではロウ材6中に脆弱な金−錫金属間化
合物が形成されるのを有効に防止することができなくな
り、また15.0重量%を越えるとロウ材6のロウ付け温度
が高いものとなる。従って、前記金−錫−銀合金からな
るロウ材6に含有される銀は1.0 乃至15.0重量%の範囲
が好ましい。 【0032】また、前記ロウ材6が金−錫−パラジウム
合金からなる場合、該金−錫−パラジウム合金から成る
ロウ材6に含有される金はロウ材6のメタライズ配線層
4に対する濡れ性を良好とする作用を為し、その含有量
が1.0 重量%未満ではロウ材6の濡れ性が悪いものとな
り、また30.0重量%を越えるとロウ材6中に脆弱な金−
錫金属間化合物が多量に形成されロウ材6の強度が弱い
ものとなる。従って、前記金−錫−パラジウム合金から
成るロウ材6に含有される金は1.0 乃至30.0重量%の範
囲が好ましい。 【0033】また前記金−錫−パラジウム合金から成る
ロウ材6に含有される錫はロウ材6のロウ付け温度を約
240 ℃程度とする作用をなし、その含有量が55.0重量%
未満ではロウ材6のロウ付け温度が高いものとなり、ま
た98.0重量%を越えるとロウ材6 のメタライズ配線層4
に対する濡れ性が低下する傾向にある。従って、前記金
−錫−パラジウム合金からなるロウ材6に含有される錫
は55.0乃至98.0重量%の範囲が好ましい。 【0034】更に前記金−錫−パラジウム合金から成る
ロウ材6に含有されるパラジウムはロウ材6中に脆弱な
金−錫金属間化合物が形成されるのを防止する作用を為
し、その含有量が1.0重量%未満ではロウ材6中に脆弱
な金−錫金属間化合物が形成されるのを有効に防止する
ことができなくなり、また15.0重量%を越えるとロウ材
6のロウ付け温度が高いものとなる。従って、前記金−
錫−パラジウム合金からなるロウ材6に含有されるパラ
ジウムは1.0乃至15.0重量%の範囲が好ましい。 【0035】また一方、前記絶縁基体1、半導体素子3
及び外部リード端子2の一部は、エポキシ樹脂等のモー
ルド樹脂7により被覆されており、これにより半導体素
子3が内部に気密に封止されることとなる。 【0036】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂7で被覆するには、半導体素
子3及び外部リード端子2が接合された絶縁基体1を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200℃の温度、100kgf/mmの圧力
を加えて熱硬化させる方法が採られる。 【0037】次に上述の半導体装置において、絶縁基体
1のメタライズ配線層4に外部リード端子2を金−錫−
銀合金あるいは金−錫−パラジウム合金から成るロウ材
6を介して接合させる方法について図2(a)乃至
(d)に基づき説明する。先ず、図2(a)に示すよう
にメタライズ配線層4を有する絶縁基体1及び外部リー
ド端子2を準備する。 【0038】次に図2(b)に示すように前記絶縁基体
1のメタライズ配線層4の外表面に金からなるメッキ金
属層8を0.05乃至2.0 μmの厚みに被着させるとともに
外部リード端子2の表面に銀あるいはパラジウムからな
るメッキ金属層9を0.05乃至2.0 μmの厚みに、及び錫
から成るメッキ金属層10を3.0 乃至100.0 μmの厚み
に順次被着させる。 【0039】次に図2(c)に示すように前記絶縁基体
1のメタライズ配線層4上に外部リード端子2の内端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層4に被着させた金から成るメッキ金属層
8の一部と外部リード端子2に被着させた錫から成るメ
ッキ金属層10の一部とにより金−錫合金を形成させる
とともに該金−錫合金中に外部リード端子2に被着させ
た銀あるいはパラジウムから成るメッキ金属層9の一部
を拡散溶融させることによってメタライズ配線層4と外
部リード端子2との間に金−錫−銀合金あるいは金−錫
−パラジウム合金を形成させ、最後に該金−錫−銀合金
あるいは金−錫−パラジウム合金を冷却固化することに
よって図2(d)に示すような絶縁基体1のメタライズ
配線層4に外部リード端子2が金−錫−銀合金あるいは
金−錫−パラジウム合金から成るロウ材6を介して接合
される。この場合、絶縁基体1のメタライズ配線層4と
外部リード端子2とを約240 ℃の低温で接合することが
できるので、メタライズ配線層4と外部リード端子2と
を接合する際に絶縁基体1と外部リード端子2との熱膨
張量の差は極めて小さいものとなり、そのためメタライ
ズ配線層4と外部リード端子2との位置がずれることは
なく、またメタライズ配線層4と外部リード端子2との
間に大きな熱応力が発生することもない。更に一旦冷却
固化された金−錫−銀合金あるいは金−錫−パラジウム
合金から成るロウ材6は、それぞれ約250 ℃以上の温度
に加熱しない限り再溶融することはなく、絶縁基体1、
半導体素子3及び外部リード端子2の一部をモールド樹
脂7で被覆する際の熱によって溶融することはない。従
って、本発明の製造方法によれば外部リード端子2を絶
縁基体1のメタライス配線層4に正確、且つ強固に接合
することができる。 【0040】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子の表面全面に銀あるいはパラジウムから成るメ
ッキ金属層及び錫から成るメッキ金属層を順次被着させ
たが、前記錫から成るメッキ金属層は外部リード端子の
ロウ付けされる先端部のみに被着させても良い。 【0041】 【0042】本発明の製造方法によれば、金から成るメ
ッキ金属層を被着させメタライズ配線層と銀あるいはパ
ラジウムから成るメッキ金属層及び錫から成るメッキ金
属層を順次被着させた外部リード端子とを接触させると
ともにこれらを前記メタライズ配線層に被着させた金か
ら成るメッキ金属層の一部と外部リード端子に被着させ
た錫から成るメッキ金属層の一部とにより金−錫合金が
形成される温度以上の温度に加熱し、前記メタライズ配
線層と外部リード端子との間に金−錫合金を形成させる
とともに該金−錫合金中に外部リード端子に被着させた
銀あるいはパラジウムから成るメッキ金属層の一部を拡
散溶融させ金−錫−銀合金あるいは金−錫−パラジウム
合金と成し、該金−錫−銀合金あるいは金−錫−パラジ
ウム合金を介してメタライズ配線層と外部リード端子と
を接合させることから、メタライズ配線層と外部リード
端子とを金−錫合金が形成される約240℃の低温で接合
させることができる。従って、メタライズ配線層と外部
リード端子とを接合させる際に両者の熱膨張量の差を極
めて小さいものとすることができ、その結果、メタライ
ズ配線層と外部リード端子の位置がずれることはなく、
また両者の間に大きな熱応力が発生することもない。更
に一旦固化した金−錫−銀合金あるいは金−錫−パラジ
ウム合金はそれぞれ約250℃以上に加熱しないと再溶融
することはなく、モールド樹脂を熱硬化させる際の熱に
より溶融することはない。従って、本発明の製造方法に
よれば絶縁基体のメタライズ配線層に外部リード端子を
正確、且つ強固に接合することができ、その結果、内部
の半導体素子を外部電気回路に正確、且つ確実に電気的
に接続することができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for an information processing device such as a computer. 2. Description of the Related Art Conventionally, a semiconductor device used for an information processing apparatus such as a computer includes a semiconductor element, a die pad on which the semiconductor element is mounted, and a plurality of semiconductor elements surrounding the die pad and extending at predetermined intervals from the vicinity of the die pad. And the semiconductor element, the die pad, and a mold resin covering a part of the external lead terminal. The die pad and a large number of external lead terminals are integrally connected via a frame-shaped connecting band. A lead frame is prepared and a semiconductor element is mounted and fixed on the upper surface of the die pad of the lead frame. Next, each electrode of the semiconductor element is electrically connected to an external lead terminal via a bonding wire, and the semiconductor element and the die pad are connected. And manufactured by coating a part of the external lead terminals with mold resin. I have. The lead frame is made of a metal mainly composed of copper, a metal mainly composed of iron, or the like. And the like. However, a lead frame formed by a conventional punching process or etching process has a width of external lead terminals and a distance between adjacent external lead terminals of 0.3 mm.
mm, it is difficult to make it extremely narrow, so if a semiconductor device with a large number of electrodes has been mounted due to recent high integration, a large number of external lead terminals will be required in close proximity to the semiconductor device. It becomes impossible to arrange. Accordingly, the length of the bonding wire for electrically connecting each electrode of the semiconductor element to the external lead terminal becomes long. As a result, when the semiconductor element, the die pad, and a part of the external lead terminal are covered with the mold resin, the bonding wire becomes long. When an external force is applied to the bonding wire, the bonding wire is easily deformed by a slight external force, and adjacent bonding wires come into contact with each other to cause an electric short circuit. Therefore, in order to solve the above-mentioned drawbacks, it is made of an electrically insulating material such as an aluminum oxide sintered body, and has a mounting portion on which the semiconductor element is mounted on the upper surface, and a high density fan-out from the periphery to the outer peripheral portion of the mounting portion. An insulating base having a large number of metallized wiring layers, and a large number of external lead terminals whose inner ends are arranged at substantially the same intervals as the intervals of the metallized wiring layers at the outer peripheral portion of the insulating base are formed in a frame shape at the outer ends. A lead frame integrally connected by a connecting band is prepared, and the inner ends of the external lead terminals are joined to the metallized wiring layer of the insulating base via a brazing material such as silver brazing, solder, or gold-tin brazing. Thereafter, a semiconductor element is mounted and fixed on the mounting portion of the insulating base, and each electrode of the semiconductor element is electrically connected to a metallized wiring layer via a bonding wire. It said insulating substrate, a semiconductor device has been proposed in which a part of the semiconductor element and the external lead terminals so as to cover a mold resin. In such a semiconductor device, after the insulating base, the semiconductor element, and a part of the external lead terminals are covered with a mold resin, the external lead terminals are cut and separated from the frame-shaped connecting band, and each external lead terminal is electrically connected. By making them independent and connecting each external lead terminal to an external electric circuit, the internal semiconductor element is electrically connected to the external electric circuit. However, when the metallized wiring layer of the insulating base and the external lead terminals are joined via, for example, a silver braze, the semiconductor device has an aluminum oxide material which forms the insulating base. The coefficient of thermal expansion of the sintered body and the coefficient of thermal expansion of the metal containing copper as a main component constituting the lead frame are significantly different from each other. Since the melting point is as high as about 800 ° C., when the metallized wiring layer of the insulating base and the external lead terminal are joined via a silver brazing material, the difference in the amount of thermal expansion between the two becomes large. The position of the external lead terminal is displaced, making it difficult to join them accurately. Also, there is a large heat between the lead frame and the metallized wiring layer. The stress causes the external lead terminal to be broken or peeled off from the metallized wiring layer due to the stress, causing a drawback that the internal semiconductor element cannot be accurately and reliably electrically connected to the outside. Further, when the metallized wiring layer of the insulating base and the external lead terminals are joined via solder, the melting point of the solder is as low as 183 ° C., so that the insulating base, the semiconductor element, and a part of the external lead terminals are removed. When coating with mold resin,
Heat for thermosetting the mold resin (usually about 200 ° C)
Is applied, the solder melts due to the heat, and the bonding between the metallized wiring layer and the external lead terminals is disengaged or displaced, so that the internal semiconductor element is also accurately and reliably electrically connected to the external electric circuit. Induced the disadvantage of not being able to. Further, when the metallized wiring layer of the insulating base and the external lead terminals are joined via a gold-tin solder,
Gold-tin brazing material has a hard and brittle property, so when bonding and fixing the semiconductor element to the insulating base, or when electrically connecting the electrode of the semiconductor element and the metallized wiring layer via a bonding wire, Alternatively, when an unnecessary external force is applied to the external lead terminal when, for example, covering a part of the insulating base, the semiconductor element, and the external lead terminal with the mold resin, the external force causes a crack in the gold-tin brazing material, and the external lead The terminal was peeled off from the metallized wiring layer together with the brazing material, causing a disadvantage that the internal semiconductor element could not be accurately and reliably electrically connected to an external electric circuit. SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and has as its object to electrically and accurately connect an internal semiconductor element to an external electric circuit. It is an object of the present invention to provide a possible semiconductor device. According to the present invention, there is provided a mounting portion on which a semiconductor element is mounted at a central portion of an upper surface, and a metallized wiring derived from a periphery of the mounting portion to an outer peripheral portion. an insulating substrate having a layer, the being mounted on the mounting portion of the insulating substrate, a semiconductor element electrode is connected to the metallized wiring layer, and the external lead terminal which is engaged against the metallized wiring layer, the insulating substrate, A semiconductor device comprising a semiconductor element and a mold resin covering a part of an external lead terminal, wherein the metallized wiring layer and the external lead terminal are as follows (1):
It is characterized by being joined by the steps (3) to (3). (1) A step of depositing a plating metal layer made of gold on the surface of the metallized wiring layer of the insulating base. (2) A plating metal layer made of silver or palladium and a plating metal layer made of tin are sequentially formed on the surface of the external lead terminals. And (3) contacting the metallized wiring layer of the insulating base with the external lead terminals and attaching the metallized wiring layers to the metallized wiring layer and a part of the plated metal layer made of gold and the external lead terminals. A portion of the plated metal layer made of tin is heated to a temperature equal to or higher than a temperature at which a gold-tin alloy is formed to form a gold-tin alloy between the metallized wiring layer and the external lead terminals. A part of a plating metal layer made of silver or palladium adhered to an external lead terminal is diffused and melted in a gold-tin alloy to form a gold-tin-silver alloy or a gold-tin-palladium alloy. And bonding the metallized wiring layer and the external lead terminals via the gold-tin-silver alloy or the gold-tin-palladium alloy. According to the manufacturing method of the present invention, the plating made of gold is performed. The metallized wiring layer on which the metal layer is adhered is brought into contact with an external lead terminal on which a plated metal layer made of silver or palladium and a plated metal layer made of tin are sequentially adhered, and these are adhered to the metallized wiring layer. The metallized wiring layer is heated to a temperature equal to or higher than a temperature at which a gold-tin alloy is formed by a part of the plated metal layer made of gold and a part of the plated metal layer made of tin applied to the external lead terminals. A gold-tin alloy is formed between the metal and the external lead terminal, and a plated metal layer made of silver or palladium adhered to the external lead terminal is formed in the gold-tin alloy. The portion is diffused and melted to form a gold-tin-silver alloy or a gold-tin-palladium alloy, and the metallized wiring layer and the external lead terminals are joined via the gold-tin-silver alloy or the gold-tin-palladium alloy. Therefore, the metallized wiring layer and the external lead terminal can be joined at a low temperature of about 240 ° C. where the gold-tin alloy is formed. As a result, when the metallized wiring layer and the external lead terminal are joined together, The difference in the amount of thermal expansion is extremely small, so that the two can be joined accurately and firmly. The brazing material made of the gold-tin-silver alloy or the gold-tin-palladium alloy once solidified is about
If it is not heated to 250 ° C. or higher, it will not melt, and will not melt even when heat is applied to cure the mold resin. The present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of a semiconductor device according to the method of manufacturing a semiconductor device according to the present invention.
Is an external lead terminal, and 3 is a semiconductor element. The insulating substrate 1 has a mounting portion 1a for mounting a semiconductor element at the center of the upper surface thereof.
The semiconductor element 3 is bonded and fixed to a through an adhesive such as resin, glass, brazing material or the like. The insulating substrate 1 is made of an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body,
It is made of an electrically insulating material such as a silicon carbide sintered body or a glass ceramic sintered body. For example, in the case of an aluminum oxide sintered body, it is suitable for a raw material powder such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide. A ceramic green sheet is obtained by adding and mixing a binder and a solvent to form a slurry and forming the sheet into a sheet by employing a conventionally known doctor blade method. Thereafter, the ceramic green sheet is subjected to a punching method or the like. It is manufactured by punching into an appropriate shape, laminating a plurality of sheets as necessary, and finally firing the ceramic green sheet at a temperature of about 1600 ° C. in a reducing atmosphere. The insulating substrate 1 has a large number of metallized wiring layers 4 spread in a fan shape from the periphery of the upper surface mounting portion 1a to the outer peripheral portion thereof. Each of the electrodes of the semiconductor element 3 is electrically connected via a bonding wire 5, and external lead terminals 2 connected to an external electric circuit are provided on the outer peripheral portion of the insulating base 1, with plated metal layers 8, 9, and 10. Are joined via a brazing material 6 formed by heating the brazing material. The metallized wiring layer 4 is made of a high melting point metal powder such as tungsten, molybdenum, manganese or the like. A metal paste obtained by adding a suitable binder and solvent to the high melting point powder such as tungsten is mixed with the insulating base. By printing and applying a predetermined pattern on the ceramic green sheet to be used as the ceramic green sheet 1 by using a conventionally known screen printing method or the like, a fan-like shape is formed from the upper surface around the mounting portion 1a of the insulating substrate 1 to the upper surface of the outer peripheral portion of the insulating substrate 1. It is formed so as to spread out. Since the metallized wiring layer 4 is printed and applied by a screen printing method, its line width and the distance between adjacent metallized wiring layers 4 can be made as narrow as about 0.05 mm or less. A large number of metallized wiring layers 4 are arranged in the vicinity of the semiconductor
Bonding wire 5 with metallized wiring layer 4
, And electrical short-circuiting between adjacent bonding wires 5 can be effectively prevented. The external lead terminal 2 joined to the metallized wiring layer 4 via the brazing material 6 serves to connect the semiconductor element 3 housed therein to an external electric circuit, and connects the external lead terminal 2 to the external. By connecting to the wiring conductor of the electric circuit board, the semiconductor element 3 is electrically connected to the external electric circuit via the metallized wiring layer 4 and the external lead terminal 2. The external lead terminal 2 is made of a metal such as a copper-based alloy containing copper as a main component or an iron-based alloy containing iron as a main component. For example, an ingot of a copper-based alloy is formed by a conventionally known rolling method. Then, a plate having a predetermined thickness is formed, and the plate is etched and punched to form a predetermined shape. When the external lead terminal 2 is formed of a metal containing copper as a main component, the metal containing copper as a main component is as follows.
It has excellent thermal conductivity and satisfactorily dissipates the heat generated during operation of the semiconductor element 3 to the outside atmosphere via the lead terminals 2 so that the semiconductor element 3 can always be operated stably at a low temperature. Therefore, it is preferable that the external lead terminal 3 is formed of a metal containing copper as a main component. The brazing material 6 joining the external lead terminal 2 to the metallized wiring layer 4 is made of a gold-tin-silver alloy or a gold-tin-palladium alloy, and the external lead terminal 4 is firmly attached to the metallized wiring layer. It acts to join to. Since the gold-tin-silver alloy or the gold-tin-palladium alloy constituting the brazing material 6 has high toughness, even if an unnecessary external force is applied to the external lead terminal 2, the external lead terminal 2 is soldered. It is not easily separated from the metallized wiring layer 4 together with the material 6 and has a melting point of about 25
Since the temperature is 0 ° C. or higher, the brazing material 6 is not melted by heat generated when the mold resin described below is thermally cured, and the external lead terminals 2 can be securely and firmly joined to the metallized wiring layer 4. When the brazing material 6 is made of a gold-tin-silver alloy, the gold contained in the brazing material 6 made of the gold-tin-silver alloy determines the wettability of the brazing material 6 to the metallized wiring layer 4. When the content is less than 1.0% by weight, the wettability of the brazing material 6 becomes poor, and 30.0% by weight.
Is exceeded, a large amount of brittle gold-tin intermetallic compound is formed in the brazing material 6, and the strength of the brazing material 6 becomes weak. Therefore, the amount of gold contained in the brazing material 6 made of the gold-tin-silver alloy is preferably in the range of 1.0 to 30.0% by weight. Further, the brazing material 6 made of the gold-tin-silver alloy
The tin contained in the brazing material has an effect of reducing the brazing temperature of the brazing material 6 to about 240 ° C. If the content is less than 55.0% by weight, the brazing temperature of the brazing material 6 becomes high, and 98.0% by weight If it exceeds, the wettability of the brazing material 6 to the metallized wiring layer 4 tends to decrease. Accordingly, the content of tin in the brazing material 6 made of the gold-tin-silver alloy is preferably in the range of 55.0 to 98.0% by weight. Further, the brazing material 6 made of the gold-tin-silver alloy
Acts to prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6, and the content of
If it is less than 1.0% by weight, it is not possible to effectively prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6, and if it exceeds 15.0% by weight, the brazing temperature of the brazing material 6 is high. Becomes Therefore, the silver contained in the brazing material 6 made of the gold-tin-silver alloy is preferably in the range of 1.0 to 15.0% by weight. When the brazing material 6 is made of a gold-tin-palladium alloy, the gold contained in the brazing material 6 made of the gold-tin-palladium alloy reduces the wettability of the brazing material 6 with respect to the metallized wiring layer 4. When the content is less than 1.0% by weight, the wettability of the brazing material 6 becomes poor, and when the content exceeds 30.0% by weight, the fragile gold-
A large amount of the tin intermetallic compound is formed, and the strength of the brazing material 6 becomes weak. Therefore, the amount of gold contained in the brazing material 6 made of the gold-tin-palladium alloy is preferably in the range of 1.0 to 30.0% by weight. The tin contained in the brazing material 6 made of the gold-tin-palladium alloy has a brazing temperature of the brazing material 6 of about
Works at about 240 ° C and contains 55.0% by weight
If it is less than 9%, the brazing temperature of the brazing material 6 is high, and if it exceeds 98.0% by weight, the metallized wiring layer 4
There is a tendency for the wettability to water to decrease. Accordingly, the content of tin contained in the brazing material 6 made of the gold-tin-palladium alloy is preferably in the range of 55.0 to 98.0% by weight. Further, the palladium contained in the brazing material 6 made of the gold-tin-palladium alloy serves to prevent the formation of a brittle gold-tin intermetallic compound in the brazing material 6. If the amount is less than 1.0% by weight, it is not possible to effectively prevent the formation of brittle gold-tin intermetallic compounds in the brazing material 6, and if it exceeds 15.0% by weight, the brazing temperature of the brazing material 6 is reduced. It will be expensive. Therefore, the gold-
The palladium contained in the brazing material 6 made of a tin-palladium alloy is preferably in the range of 1.0 to 15.0% by weight. On the other hand, the insulating base 1, the semiconductor element 3
A part of the external lead terminal 2 is covered with a mold resin 7 such as an epoxy resin, whereby the semiconductor element 3 is hermetically sealed inside. In order to cover a part of the insulating base, the semiconductor element and the external lead terminals with the mold resin 7, the insulating base 1 to which the semiconductor element 3 and the external lead terminals 2 are joined is disposed in a predetermined mold. At the same time, a mold resin such as an epoxy resin is injected into the mold, and thereafter, the injected resin is thermally cured by applying a temperature of about 200 ° C. and a pressure of 100 kgf / mm 2 . Next, in the above-described semiconductor device, the external lead terminals 2 are connected to the metallized wiring layer 4 of the insulating base 1 by gold-tin-tin.
A method of joining via a brazing material 6 made of a silver alloy or a gold-tin-palladium alloy will be described with reference to FIGS. First, as shown in FIG. 2A, an insulating base 1 having a metallized wiring layer 4 and an external lead terminal 2 are prepared. Next, as shown in FIG. 2B, a plating metal layer 8 made of gold is applied to the outer surface of the metallized wiring layer 4 of the insulating substrate 1 to a thickness of 0.05 to 2.0 μm and the external lead terminals 2 are formed. A plating metal layer 9 made of silver or palladium and a plating metal layer 10 made of tin are successively deposited on the surface of the substrate at a thickness of 0.05 to 2.0 μm and at a thickness of 3.0 to 100.0 μm. Next, as shown in FIG. 2C, the inner ends of the external lead terminals 2 are placed on the metallized wiring layer 4 of the insulating base 1 and these are heated to a temperature of about 240.degree. A gold-tin alloy is formed by a part of the plating metal layer 8 made of gold adhered to the layer 4 and a part of the plating metal layer 10 made of tin adhered to the external lead terminals 2. A gold-tin-silver alloy is formed between the metallized wiring layer 4 and the external lead terminal 2 by diffusing and melting a part of the plating metal layer 9 made of silver or palladium deposited on the external lead terminal 2 in a tin alloy. Alternatively, by forming a gold-tin-palladium alloy and finally cooling and solidifying the gold-tin-silver alloy or the gold-tin-palladium alloy, the metallized wiring layer 4 of the insulating substrate 1 as shown in FIG. Outside lee The terminal 2 is joined via a brazing material 6 made of a gold-tin-silver alloy or a gold-tin-palladium alloy. In this case, since the metallized wiring layer 4 of the insulating base 1 and the external lead terminals 2 can be joined at a low temperature of about 240 ° C., when the metallized wiring layer 4 and the external lead terminals 2 are joined, The difference in the amount of thermal expansion between the external lead terminal 2 and the external lead terminal 2 is extremely small, so that the position between the metallized wiring layer 4 and the external lead terminal 2 does not shift. No large thermal stress is generated. Further, the brazing material 6 made of the gold-tin-silver alloy or the gold-tin-palladium alloy once cooled and solidified does not re-melt unless it is heated to a temperature of about 250 ° C. or more.
The semiconductor element 3 and a part of the external lead terminal 2 are not melted by the heat when the resin is covered with the mold resin 7. Therefore, according to the manufacturing method of the present invention, the external lead terminal 2 can be accurately and firmly joined to the metallized wiring layer 4 of the insulating base 1. It should be noted that the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the scope of the present invention. Although a plating metal layer made of silver or palladium and a plating metal layer made of tin were sequentially applied on the entire surface, the plating metal layer made of tin may be applied only to the tip of the external lead terminal to be brazed. good. According to the manufacturing method of the present invention, a plating metal layer made of gold is applied, and a metallized wiring layer, a plating metal layer made of silver or palladium, and a plating metal layer made of tin are sequentially applied. An external lead terminal is brought into contact with the metallized wiring layer, and a part of the plated metal layer made of gold and a part of the plated metal layer made of tin adhered to the external lead terminal are used to form gold. Heating to a temperature equal to or higher than the temperature at which the tin alloy is formed, forming a gold-tin alloy between the metallized wiring layer and the external lead terminals, and silver deposited on the external lead terminals in the gold-tin alloy Alternatively, a part of a plating metal layer made of palladium is diffused and melted to form a gold-tin-silver alloy or a gold-tin-palladium alloy, and the gold-tin-silver alloy or gold-tin-palladium Since the metallized wiring layer and the external lead terminal are bonded via the alloy, the metallized wiring layer and the external lead terminal can be bonded at a low temperature of about 240 ° C. at which the gold-tin alloy is formed. Therefore, when joining the metallized wiring layer and the external lead terminal, the difference in the amount of thermal expansion between the two can be made extremely small. As a result, the position of the metallized wiring layer and the external lead terminal do not shift,
Also, no large thermal stress occurs between the two. Furthermore, the gold-tin-silver alloy or the gold-tin-palladium alloy once solidified does not melt again unless heated to about 250 ° C. or more, and does not melt due to heat at the time of thermosetting the mold resin. Therefore, according to the manufacturing method of the present invention, the external lead terminals can be accurately and firmly bonded to the metallized wiring layer of the insulating base, and as a result, the internal semiconductor elements can be accurately and reliably connected to the external electric circuit. Can be connected.

【図面の簡単な説明】 【図1】本発明の半導体装置の一実施例を示す断面図で
ある。 【図2】(a)〜(d)は図1に示す半導体装置の製造
方法を説明するための工程毎の断面図である。 【符号の説明】 1・・・・絶縁基体 1a・・・搭載部 2・・・・外部リード端子 3・・・・半導体素子 4・・・・メタライズ配線層 5・・・・ボンディングワイヤー 6・・・・ロウ材 7・・・・モールド樹脂 8・・・・金から成るメッキ金属層 9・・・・銀あるいはパラジウムから成るメッキ金属層 10・・・・錫から成るメッキ金属層
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing one embodiment of a semiconductor device of the present invention. 2 (a) to 2 (d) are cross-sectional views for explaining steps in a method for manufacturing the semiconductor device shown in FIG. 1; [Description of Signs] 1 ... Insulating base 1a ... Mounting section 2 ... External lead terminal 3 ... Semiconductor element 4 ... Metalized wiring layer 5 ... Bonding wire 6 ... ... brazing material 7 ... molding resin 8 ... plating metal layer 9 made of gold ... plating metal layer 10 made of silver or palladium ... plating metal layer made of tin

Claims (1)

(57)【特許請求の範囲】 【請求項1】 上面中央部に半導体素子が搭載される搭
載部及び該搭載部周辺から外周部にかけて導出するメタ
ライズ配線層を有する絶縁基体と、前記絶縁基体の搭載
部に搭載され、電極が前記メタライズ配線層に接続され
ている半導体素子と、前記メタライズ配線層に接合され
る外部リード端子と、前記絶縁基体、半導体素子及び外
部リード端子の一部を被覆するモールド樹脂とから成る
半導体装置であって、前記メタライズ配線層と外部リー
ド端子とが以下に示す(1)乃至(3)の工程により接
合されることを特徴とする半導体装置の製造方法。 (1) 絶縁基体のメタライズ配線層表面に金から成るメ
ッキ金属層を被着させる工程 (2)外部リード端子の表面に銀あるいはパラジウムか
ら成るメッキ金属層と、錫から成るメッキ金属層とを順
次被着させる工程 (3)前記絶縁基体のメタライズ配線層と外部リード端
子とを接触させるとともにこれらを前記メタライズ配線
層に被着させた金から成るメッキ金属層の一部と外部リ
ード端子に被着させた錫から成るメッキ金属層の一部と
により金−錫合金が形成される温度以上の温度に加熱
し、前記メタライズ配線層と外部リード端子との間に金
−錫合金を形成させるとともに該金−錫合金中に外部リ
ード端子に被着させた銀あるいはパラジウムから成るメ
ッキ金属層の一部を拡散溶融させ金−錫−銀合金あるい
は金−錫−パラジウム合金と成し、該金−錫−銀合金あ
るいは金−錫−パラジウム合金を介してメタライズ配線
層と外部リード端子とを接合させる工程
(57) Claims: 1. An insulating base having a mounting portion on which a semiconductor element is mounted at a central portion of an upper surface, and a metallized wiring layer extending from a periphery of the mounting portion to an outer peripheral portion; coated are mounted on the mounting portion, a semiconductor element electrode is connected to the metallized wiring layer, and the external lead terminal which is engaged against the metallized wiring layer, the insulating substrate, a part of the semiconductor element and the external lead terminal A method of manufacturing a semiconductor device, comprising: bonding a metallized wiring layer to an external lead terminal by the following steps (1) to (3). (1) A step of depositing a plating metal layer made of gold on the surface of the metallized wiring layer of the insulating substrate. (2) A plating metal layer made of silver or palladium and a plating metal layer made of tin are sequentially formed on the surface of the external lead terminals. And (3) contacting the metallized wiring layer of the insulating base with the external lead terminals and attaching the metallized wiring layers to the metallized wiring layer and a part of the plated metal layer made of gold and the external lead terminals. A portion of the plated metal layer made of tin is heated to a temperature equal to or higher than a temperature at which a gold-tin alloy is formed to form a gold-tin alloy between the metallized wiring layer and the external lead terminals. A part of a plating metal layer made of silver or palladium adhered to an external lead terminal is diffused and melted in a gold-tin alloy to form a gold-tin-silver alloy or a gold-tin-palladium alloy. And, gold - tin - silver alloy or gold - tin - step through the palladium alloy to bond the metallized wiring layer and the external lead terminal
JP26340894A 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3441194B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26340894A JP3441194B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26340894A JP3441194B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08125080A JPH08125080A (en) 1996-05-17
JP3441194B2 true JP3441194B2 (en) 2003-08-25

Family

ID=17389091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26340894A Expired - Fee Related JP3441194B2 (en) 1994-10-27 1994-10-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3441194B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226213B2 (en) * 1996-10-17 2001-11-05 松下電器産業株式会社 Solder material and electronic component using the same
JP2009108339A (en) * 2007-10-26 2009-05-21 Renesas Technology Corp Semiconductor device and its fabrication process

Also Published As

Publication number Publication date
JPH08125080A (en) 1996-05-17

Similar Documents

Publication Publication Date Title
US5760466A (en) Semiconductor device having improved heat resistance
JP3850335B2 (en) Ceramic circuit board
JP3279844B2 (en) Semiconductor device and manufacturing method thereof
JP3441194B2 (en) Semiconductor device and manufacturing method thereof
JP3279846B2 (en) Method for manufacturing semiconductor device
JPH08335650A (en) Package for housing semiconductor chip
JP3279849B2 (en) Semiconductor device
JP2002043478A (en) Ceramic circuit board
JP3495773B2 (en) Circuit board
JP3359521B2 (en) Method for manufacturing semiconductor device
JP3301907B2 (en) Manufacturing method of wiring board
JPH10173083A (en) Wiring board for mounting electronic component and its manufacturing method
JP3935054B2 (en) Wiring board
JP3281778B2 (en) Semiconductor device
JP3810335B2 (en) Wiring board
JP3808358B2 (en) Wiring board
JP3881542B2 (en) Wiring board
JP3420362B2 (en) Semiconductor device mounting structure
JPH0736429B2 (en) Method for manufacturing ceramic wiring board
JP2828578B2 (en) Semiconductor device
JP2000236034A (en) Package for electronic component
JP5058071B2 (en) Electronic component mounting board
JP3297615B2 (en) Semiconductor device
JP3477091B2 (en) Method for manufacturing semiconductor device
JPH09223755A (en) Package for storing semiconductor element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees