JPH0736429B2 - Method for manufacturing ceramic wiring board - Google Patents

Method for manufacturing ceramic wiring board

Info

Publication number
JPH0736429B2
JPH0736429B2 JP4065514A JP6551492A JPH0736429B2 JP H0736429 B2 JPH0736429 B2 JP H0736429B2 JP 4065514 A JP4065514 A JP 4065514A JP 6551492 A JP6551492 A JP 6551492A JP H0736429 B2 JPH0736429 B2 JP H0736429B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
brazing material
metal
wiring board
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4065514A
Other languages
Japanese (ja)
Other versions
JPH05267496A (en
Inventor
鈴木  剛
宏幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP4065514A priority Critical patent/JPH0736429B2/en
Publication of JPH05267496A publication Critical patent/JPH05267496A/en
Publication of JPH0736429B2 publication Critical patent/JPH0736429B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はセラミックス配線基板の
製造方法に関するものであり、更に詳しくはIC、半導
体装置等の電子素子を搭載するセラミックス配線基板の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic wiring board, and more particularly to a method for manufacturing a ceramic wiring board on which electronic elements such as ICs and semiconductor devices are mounted.

【0002】[0002]

【従来の技術】従来、セラミックス基板上に備えられた
搭載部に搭載されるIC、半導体装置等の電子素子に接
続されるリード等の金属パターンを該セラミックス基板
の外周側から内周側に延在させて設けたセラミックス配
線基板が知られている。
2. Description of the Related Art Conventionally, metal patterns such as leads connected to electronic elements such as ICs and semiconductor devices mounted on a mounting portion provided on a ceramic substrate are extended from the outer peripheral side to the inner peripheral side of the ceramic substrate. A ceramic wiring board provided so as to exist is known.

【0003】前記セラミックス配線基板としては、例え
ば、セラミックス基板上の中央に半導体装置が搭載され
る搭載部を備え、前記セラミックス基板上に外周側から
内周側に向けて設けられ前記搭載部に搭載される半導体
装置に接続される複数の信号用リードと、該信号用リー
ド間に設けられた接地用リードとを備え、さらに、セラ
ミックス基板の裏面全体に接地層が設けられた、GaA
s等の半導体装置の特性評価に使用されるマイクロスト
リップ伝送線路がある。
As the ceramic wiring board, for example, a mounting portion on which a semiconductor device is mounted is provided in the center of the ceramic substrate, and the mounting portion is provided on the ceramic substrate from the outer peripheral side toward the inner peripheral side. GaA in which a plurality of signal leads connected to the semiconductor device and grounding leads provided between the signal leads are further provided, and a grounding layer is provided on the entire back surface of the ceramic substrate.
There is a microstrip transmission line used for evaluating the characteristics of semiconductor devices such as s.

【0004】前記マイクロストリップ伝送線路では、前
記搭載部に半導体装置を搭載してこの半導体装置のリー
ド端子と前記信号用リードとを直接接続し、前記信号用
リードの他端に接続されるコネクタを介して、インピー
ダンスアナライザ、ネットワークアナライザ等と同軸ケ
ーブルで接続することにより、前記半導体装置の特性評
価が行われる。尚、前記接地用リードは、前記信号用リ
ード間のクロストークを防止するために、前記セラミッ
クス配線基板の外周側で接地されている。
In the microstrip transmission line, a semiconductor device is mounted on the mounting portion, a lead terminal of the semiconductor device is directly connected to the signal lead, and a connector is connected to the other end of the signal lead. The characteristics of the semiconductor device are evaluated by connecting to the impedance analyzer, network analyzer, or the like with a coaxial cable via the via. The grounding leads are grounded on the outer peripheral side of the ceramic wiring board in order to prevent crosstalk between the signal leads.

【0005】前記マイクロストリップ伝送線路は、タン
グステンまたはモリブデンなどの高融点金属導体ペース
トが所定のパターンに印刷して設けられたセラミックス
基板を焼成することにより製造されており、前記信号用
リード、接地用リード及び接地層は前記高融点金属導体
ペーストを焼成して得られるメタライズ層により形成さ
れていた。
The microstrip transmission line is manufactured by firing a ceramic substrate provided with a high-melting-point metal conductor paste such as tungsten or molybdenum printed in a predetermined pattern, and firing the signal lead and the ground. The lead and ground layers were formed of a metallized layer obtained by firing the high melting point metal conductor paste.

【0006】また、前記セラミックス配線基板として、
メタライズ層から成るリードをセラミックス基板内部に
備えた一般の半導体装置用セラミックスパッケージも知
られており、このようなセラミックス配線基板では、外
層のセラミックス層に設けられたビアホールを介して前
記リードをセラミックスパッケージ外部に取り出して、
外部機器に接続されるようになっている。
As the ceramic wiring board,
A general ceramic package for a semiconductor device is also known in which leads formed of a metallized layer are provided inside a ceramic substrate. In such a ceramic wiring substrate, the leads are provided to the ceramic package via a via hole provided in the outer ceramic layer. Take it out,
It is designed to be connected to an external device.

【0007】前記一般の半導体装置用セラミックスパッ
ケージは、前記高融点金属導体ペーストを所定のパター
ンに印刷して設けられたセラミックス基板に、予め開口
部がパンチング形成され、前記開口部に前記高融点金属
導体ペーストを印刷して充填されたセラミックス基板を
積層しこれを焼成することにより製造されており、前記
リードは前記半導体装置特性評価用セラミックス配線基
板の信号用リード及び接地用リードと同様にメタライズ
層により形成されていた。
In the general ceramic package for semiconductor device, an opening is punched in advance on a ceramic substrate provided by printing the high melting point metal conductor paste in a predetermined pattern, and the high melting point metal is formed in the opening. The leads are manufactured by laminating ceramic substrates filled with printed conductor paste and firing the same. The leads are metallized layers like the signal leads and ground leads of the ceramic wiring substrate for semiconductor device characteristic evaluation. Was formed by.

【0008】ところが、前記高融点金属導体ペースト
は、金属粉末の他、バインダー等を含んでいるため、焼
成された後のメタライズ層においてはバインダーが抜け
た跡には金属粉末が存在しておらず、非常に疎な状態で
金属粉末が存在しているようになるので、メタライズ層
からなるリードの抵抗が高くなる傾向がある。
However, since the high-melting-point metal conductor paste contains a binder and the like in addition to the metal powder, the metal powder does not exist in the traces of the removed binder in the metallized layer after firing. Since the metal powder is present in a very sparse state, the resistance of the lead formed of the metallized layer tends to increase.

【0009】そこで、金属板から前記複数のリードがタ
イバーに接続されてなるリードフレームを打ち抜いて形
成し、このリードフレームをセラミックス基板に接合す
ることにより前記リードの抵抗を低減することが考えら
れる。
Therefore, it is conceivable to reduce the resistance of the leads by punching out a lead frame formed by connecting a plurality of leads to a tie bar from a metal plate and joining the lead frame to a ceramic substrate.

【0010】しかしながら、前記リードを金属板から形
成する場合には、前記金属板の厚さを極く薄いもの(例
えば80〜150μm)にしなければならず、得られる
リードフレームの自己支持性が乏しくなる。このため、
前記複数のリードが設けられた複雑な形状を有するリー
ドフレームをセラミックス基板に接合する際に、前記リ
ードを所定の位置に正確に配置することが難しいという
不都合がある。
However, when the leads are formed of a metal plate, the thickness of the metal plate must be extremely thin (for example, 80 to 150 μm), and the obtained lead frame is poor in self-supporting property. Become. For this reason,
When joining a lead frame having a complicated shape with the plurality of leads to a ceramic substrate, it is difficult to accurately arrange the leads at predetermined positions.

【0011】[0011]

【発明が解決しようとする課題】本発明は、かかる不都
合を解消して、リードの抵抗が低減されたセラミックス
配線基板の容易な製造方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems and to provide a method for easily manufacturing a ceramic wiring board having a reduced resistance of leads.

【0012】[0012]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明のセラミックス配線基板は、金属板をC
u、Sn及びAg−Cu−Ti合金を金属材料として含
有する活性金属ろう材層を介してセラミックス基板に接
合する工程と、その後該金属板をエッチングして金属パ
ターンを形成する工程と、を備えることを特徴とする。
In order to achieve such an object, the ceramics wiring board of the present invention comprises a metal plate made of C
The method comprises the steps of joining to a ceramics substrate via an active metal brazing material layer containing u, Sn and an Ag—Cu—Ti alloy as a metal material, and then etching the metal plate to form a metal pattern. It is characterized by

【0013】この場合、前記活性金属ろう材は、前記C
u及びSnをそれぞれ前記全金属材料に対して5〜15
重量%含有すると共に、前記Ag−Cu−Ti合金中の
前記Tiを該Ag−Cu−Ti合金に対して1〜10重
量%含有することが好ましい。
In this case, the active metal brazing material is C
u and Sn are 5 to 15 with respect to the total metal material, respectively.
It is preferable that the Ti in the Ag-Cu-Ti alloy is contained in an amount of 1 to 10% by weight based on the Ag-Cu-Ti alloy, in addition to the content of 1 wt%.

【0014】[0014]

【作用】本発明のセラミックス配線基板の製造方法によ
れば、まず、金属パターンが形成される金属板を、活性
金属ろう材層を介してセラミックス基板に接合する。
According to the method for manufacturing a ceramics wiring board of the present invention, first, the metal plate on which the metal pattern is formed is bonded to the ceramics board through the active metal brazing material layer.

【0015】この時、活性金属ろう材は、その溶融時に
前記Ag−Cu−Ti合金中のTiがセラミックス基板
に拡散することにより、セラミックス基板に接合され
る。従って、銀ろう(Ag−Cu合金)の場合とは異な
り、セラミックス基板上に接合のためのメタライズ層や
ニッケルメッキを設けることなく、金属板とセラミック
ス基板とを直接接合することができる。前記接合のため
のメタライズ層やニッケルメッキを設ける必要がないか
ら、これらを設けるための工程を削減することができる
ばかりでなく、金属パターン間の間隔を小さくできる。
At this time, the active metal brazing material is bonded to the ceramics substrate by diffusing Ti in the Ag-Cu-Ti alloy into the ceramics substrate during melting. Therefore, unlike the case of silver solder (Ag-Cu alloy), the metal plate and the ceramic substrate can be directly bonded without providing a metallization layer or nickel plating for bonding on the ceramic substrate. Since it is not necessary to provide a metallization layer or nickel plating for the above-mentioned joining, not only the steps for providing these can be omitted, but also the interval between the metal patterns can be reduced.

【0016】しかしながら、活性金属ろう材は金属板に
塗布されるから、活性金属ろう材とセラミックス基板間
には間隙が存在してしまうことになる。この間隙は荷重
を加えることである程度解消されるが十分でない。従っ
て、もし、活性金属ろう材の金属材料として、(Ag−
Cu−Ti)合金のみを用い、このような状態で昇温す
れば、(Ag−Cu−Ti)合金がセラミックス基板と
十分にぬれていない状態で昇温されることになり、(A
g−Cu−Ti)合金中のTiが金属板側に一方的に拡
散してしまう。通常、Tiは金属中に拡散し易く、拡散
が進むと金属の組成を脆化させてしまう。さらに、金属
板中へのTiの拡散が始まると、(Ag−Cu−Ti)
合金中のTi濃度が、セラミックス基板側より金属板の
方が比較的小さくなり、セラミックス基板側のTiが金
属板側に移動してしまう。この状態が進行すると、(A
g−Cu−Ti)合金がセラミックス基板とぬれ状態に
なっても、セラミックス基板側にTiが十分存在しない
ために接合強度が確保できなくなってしまう。また(A
g−Cu−Ti)合金の溶融には高温を要するために、
溶融に続く冷却時には、セラミックス基板と金属板との
熱膨張係数の差異により、セラミックス基板と金属板と
の接合界面には、残留応力が発生し、セラミックス基板
と金属板の厚さによっては残留応力の一部を取り除くた
めに反りが生じ、また、残留応力が大である場合には、
セラミックス基板にクラックを生じ、この結果、接合強
度が低下してしまう。
However, since the active metal brazing material is applied to the metal plate, a gap exists between the active metal brazing material and the ceramic substrate. This gap is eliminated to some extent by applying a load, but it is not sufficient. Therefore, if the metal material of the active metal brazing material is (Ag-
If only the (Cu-Ti) alloy is used and the temperature is raised in such a state, the temperature is raised while the (Ag-Cu-Ti) alloy is not sufficiently wet with the ceramic substrate.
Ti in the g-Cu-Ti) alloy unilaterally diffuses to the metal plate side. Usually, Ti easily diffuses into the metal, and if the diffusion proceeds, the composition of the metal becomes brittle. Furthermore, when the diffusion of Ti into the metal plate begins, (Ag-Cu-Ti)
The Ti concentration in the alloy becomes relatively smaller in the metal plate than in the ceramic substrate side, and Ti on the ceramic substrate side moves to the metal plate side. When this state progresses, (A
Even if the g-Cu-Ti) alloy gets wet with the ceramic substrate, the bonding strength cannot be secured because Ti is not sufficiently present on the ceramic substrate side. Also (A
Since high temperature is required for melting the g-Cu-Ti) alloy,
During cooling following melting, due to the difference in the coefficient of thermal expansion between the ceramic substrate and the metal plate, residual stress is generated at the joint interface between the ceramic substrate and the metal plate, and depending on the thickness of the ceramic substrate and the metal plate, residual stress may occur. Warp occurs to remove a part of, and when the residual stress is large,
Cracks are generated in the ceramic substrate, and as a result, the bonding strength is reduced.

【0017】このように、Tiは、一般には、金属板に
拡散し易いものであるものの、本願発明に用いる前記活
性金属ろう材はSnを含有しているから、このSnによ
り金属板への一方的なTi拡散が阻止される。その結
果、Tiの拡散により、金属板が脆化するのを防止する
とともに、前記セラミックス基板へもTiが十分に拡散
することとなり、金属板は活性金属ろう材を介してセラ
ミックス基板に確実且つ強固に接合される。また、活性
金属ろう材が含有する前記Cuは、該活性金属ろう材の
融点を調節するためのものである。
As described above, although Ti is generally easily diffused into the metal plate, the active metal brazing material used in the present invention contains Sn. Ti diffusion is prevented. As a result, it is possible to prevent the metal plate from becoming brittle due to the diffusion of Ti, and also Ti is sufficiently diffused to the ceramic substrate, so that the metal plate surely and firmly adheres to the ceramic substrate through the active metal brazing material. To be joined to. The Cu contained in the active metal brazing material is for adjusting the melting point of the active metal brazing material.

【0018】本発明に用いられる活性金属ろう材におい
ては、Ag−Cu−Ti合金にSnとCuとを加えてい
るから、活性金属ろう材の融点が下がっており、比較的
低温で活性金属ろう材が溶融する。従って、比較的低温
でセラミックス基板側にTiが拡散し始め、金属板側へ
の一方的な拡散がこの点からも防止できる。
In the active metal brazing material used in the present invention, since Sn and Cu are added to the Ag-Cu-Ti alloy, the melting point of the active metal brazing material is lowered, and the active metal brazing material is relatively low in temperature. The material melts. Therefore, Ti starts to diffuse to the ceramic substrate side at a relatively low temperature, and unilateral diffusion to the metal plate side can be prevented from this point as well.

【0019】さらに、このように、本発明の活性金属ろ
う材の融点が下がっているから、セラミックス基板と金
属板との熱膨張係数の差に起因する残留応力も緩和され
る。
Further, since the melting point of the active metal brazing material of the present invention is lowered as described above, the residual stress caused by the difference in thermal expansion coefficient between the ceramic substrate and the metal plate is also alleviated.

【0020】この場合、かかる活性金属ろう材の作用を
効果的に奏さしめるためには、本発明者等の各種実験に
よれば、前記Cu及びSnをそれぞれ前記金属材料の全
体に対して5〜15重量%含有せしめると共に、前記A
g−Cu−Ti合金中の前記Tiを該Ag−Cu−Ti
合金の全体に対して1〜10重量%含有せしめた活性金
属ろう材を用いることが好ましかった。Cu、Snの含
有量を5〜15重量%とすることにより、ろう流れがよ
く、また、ぬれ性にも優れ、巣が生じることがなく、均
一なろう付けを行うことができた。Ag−Cu−Ti合
金中のTiが1重量%より少ないとセラミックス基板と
の接合性が悪くなり、10重量%を越えると、金属板中
にTiが拡散しすぎ、金属板が脆くなってしまった。な
お、TiをTi単体の粉末ではなく、Ag−Cu−Ti
合金の形で用いたのは次の理由による。すなわち、Ti
粉末は活性力が高く、また、TiHの形で用いても、6
00℃以上ではH2 を放出し、活性Tiとなり、周囲の
C、H、N等と反応して安定な化合物を形成してしま
い、もはやセラミックス基板と反応することができなく
なるからである。
In this case, in order to effectively exhibit the action of the active metal brazing material, according to various experiments conducted by the present inventors, the Cu and Sn are added to the metal material in an amount of 5 to 5 respectively. In addition to containing 15% by weight, the above A
The Ti in the g-Cu-Ti alloy is replaced by the Ag-Cu-Ti alloy.
It was preferable to use an active metal brazing material containing 1 to 10% by weight based on the whole alloy. By setting the contents of Cu and Sn to 5 to 15% by weight, the brazing flow was good, the wettability was excellent, and no cavities were generated, so that uniform brazing could be performed. If the content of Ti in the Ag-Cu-Ti alloy is less than 1% by weight, the bondability with the ceramic substrate becomes poor, and if it exceeds 10% by weight, Ti is excessively diffused in the metal plate and the metal plate becomes brittle. It was Note that Ti is not a powder of Ti alone but Ag-Cu-Ti.
The reason why it is used in the form of alloy is as follows. That is, Ti
The powder has high activity, and when used in the form of TiH,
This is because at a temperature of 00 ° C. or higher, H 2 is released and becomes active Ti, which reacts with C, H, N, etc. in the surroundings to form a stable compound, and can no longer react with the ceramic substrate.

【0021】本発明のセラミックス配線基板の製造方法
では、次に、前記のようにしてセラミックス基板に強固
に接合された前記金属板をエッチングすることにより、
金属パターンを形成する。前記金属板は予めセラミック
ス基板に強固に接合されているので、前記エッチングに
より所定の位置に正確に前記金属パターンが形成され、
複雑な形状を有するリードフレームを前記金属板が所定
の位置に正確に配置されるようにセラミックス基板に接
合する手間が省略される。
In the method for manufacturing a ceramics wiring board of the present invention, next, by etching the metal plate firmly bonded to the ceramics board as described above,
Form a metal pattern. Since the metal plate is strongly bonded to the ceramic substrate beforehand, the metal pattern is accurately formed at a predetermined position by the etching,
The labor for joining the lead frame having a complicated shape to the ceramic substrate so that the metal plate is accurately arranged at a predetermined position is omitted.

【0022】[0022]

【実施例】次に、添付の図面を参照しながら本発明のセ
ラミックス配線基板についてさらに詳しく説明する。図
1は本発明に係わる製造方法の第1の実施例により得ら
れるセラミックス配線基板の構成を示す平面図、図2は
本発明に係わる製造方法を図1のII−II線断面によ
り模式的に示す説明的断面図、図3は第2の実施例によ
り得られるセラミックス配線基板の構成を一部切り欠い
て示す斜視図である。
The ceramic wiring board of the present invention will now be described in more detail with reference to the accompanying drawings. 1 is a plan view showing the structure of a ceramic wiring board obtained by a first embodiment of the manufacturing method according to the present invention, and FIG. 2 is a schematic sectional view taken along the line II-II of FIG. 1 showing the manufacturing method according to the present invention. FIG. 3 is an explanatory sectional view showing the ceramic wiring board obtained by the second embodiment, and FIG.

【0023】本発明の製造方法の第1の実施例により得
られるセラミックス配線基板は半導体装置の特性評価に
使用されるマイクロストリップ伝送線路であって、その
表面には図1に示すように、中央部1に搭載される半導
体装置に接続される複数の信号用リード2が外周側から
内周側に延在して設けられており、信号用リード2の間
には中央部1で互いに接続される接地用リード3が設け
られている。
The ceramic wiring board obtained by the first embodiment of the manufacturing method of the present invention is a microstrip transmission line used for evaluating the characteristics of a semiconductor device, and its surface has a central portion as shown in FIG. A plurality of signal leads 2 connected to the semiconductor device mounted on the portion 1 are provided so as to extend from the outer peripheral side to the inner peripheral side, and the signal leads 2 are connected to each other at the central portion 1. A grounding lead 3 is provided.

【0024】接地用リード3の外周側端部には半導体装
置の評価を行う際にセラミックス配線基板を治具に固定
するために使用されるねじ孔4が4か所に開口してお
り、接地用リード3の内周側端部には半導体装置の評価
を行う際に前記半導体装置を固定するために使用される
ねじ孔5が4か所に開口している。
At the outer peripheral side end of the grounding lead 3, there are four screw holes 4 used for fixing the ceramic wiring board to the jig when the semiconductor device is evaluated. Screw holes 5 used for fixing the semiconductor device at the time of evaluating the semiconductor device are opened at four positions on the inner peripheral side end of the use lead 3.

【0025】前記マイクロストリップ伝送線路11は、
図2(d)に示すように、窒化アルミニウム等からなる
セラミックス基板6の上下両面にCuなどからなる薄板
7が活性金属ろう材8を介して接合されており、上面に
接合されたCu製薄板7によって、信号用リード2及び
接地用リード3が設けられた構成になっている。なお、
図示されていないが、セラミックス基板6の下面に接合
されたCu製薄板7にはねじ孔4及びねじ孔5がそれぞ
れ4か所に開口している。
The microstrip transmission line 11 is
As shown in FIG. 2D, a thin plate 7 made of Cu or the like is bonded to both upper and lower surfaces of a ceramic substrate 6 made of aluminum nitride or the like via an active metal brazing material 8, and a Cu-made thin plate bonded to the upper surface. 7, the signal lead 2 and the ground lead 3 are provided. In addition,
Although not shown, the Cu thin plate 7 joined to the lower surface of the ceramic substrate 6 has four screw holes 4 and four screw holes 5, respectively.

【0026】前記マイクロストリップ伝送線路の製造に
際しては、まず図2(a)に示すように、厚さ150μ
mのCu製の薄板7の接合面に活性金属ろう材8のペー
スト状のものを印刷等により塗布しておく。本実施例に
おいては、活性金属ろう材の塗布厚は4〜20μmであ
り、接合後の厚さは2〜14μmとなった。
In manufacturing the microstrip transmission line, first, as shown in FIG.
A paste of the active metal brazing material 8 is applied to the bonding surface of the Cu thin plate 7 of m by printing or the like. In the present example, the coating thickness of the active metal brazing material was 4 to 20 μm, and the thickness after joining was 2 to 14 μm.

【0027】ここで、活性金属ろう材8のペースト状の
ものは、Cu、Sn及びAg−Cu−Ti合金を金属材
料として含有し、さらに、これに有機バインダ、可塑剤
及び揮発性溶剤を混成したものである。そして、より詳
細には、金属材料に占めるCu及びSnの組成を、それ
ぞれ該金属材料の総重量に対して5〜15重量%とし、
また、Ag−Cu−Ti合金に占めるTiの組成を、該
Ag−Cu−Ti合金の総重量に対して1〜10重量%
とし、Ag/Cuの割合を72/28又は85/15と
し、有機バインダとしてアクリル樹脂を使用し、可塑剤
としてDOP(ジ−2−エチルヘキシル・フタレート)
を使用し、揮発性溶剤としてテルピネオールを使用した
ものである。
Here, the paste-like active metal brazing material 8 contains Cu, Sn and Ag-Cu-Ti alloys as metal materials, and further, an organic binder, a plasticizer and a volatile solvent are mixed. It was done. And more specifically, the composition of Cu and Sn in the metal material is 5 to 15% by weight based on the total weight of the metal material,
The composition of Ti in the Ag-Cu-Ti alloy is 1 to 10% by weight based on the total weight of the Ag-Cu-Ti alloy.
And the Ag / Cu ratio is 72/28 or 85/15, acrylic resin is used as the organic binder, and DOP (di-2-ethylhexyl phthalate) is used as the plasticizer.
Is used and terpineol is used as the volatile solvent.

【0028】次いで、ペースト状の活性金属ろう材8中
の揮発性溶剤を揮発・除去した後に、Cu製薄板7を活
性金属ろう材8を介してセラミックス基板6の上下両面
に圧接して固定する。この状態で、図示しない真空炉中
(10-5mmHg)で所定の温度(ろう材の融点より1
0〜100℃望ましくは20〜40℃高く設定する)ま
で昇温・加熱し、次いで冷却する。
Next, after the volatile solvent in the paste-like active metal brazing material 8 is volatilized and removed, the Cu thin plate 7 is fixed by pressure contact with the upper and lower surfaces of the ceramic substrate 6 via the active metal brazing material 8. . In this state, in a vacuum furnace (not shown) (10 −5 mmHg) at a predetermined temperature (1 from the melting point of the brazing material).
The temperature is raised to 0 to 100 ° C., preferably 20 to 40 ° C.), and then cooled.

【0029】この時、活性金属ろう材8においては、ま
ず、有機バインダであるアクリル樹脂が分解・除去され
る。加熱中、有機バインダが充分に分解・蒸発しないで
カーボンの形で残ると、活性状態にあるTiと反応して
化合物TiCを生成してしまう。このTiCが安定な化
合物なので、Tiの活性度が低くなり、もはや基板と反
応することができなくなる。従って、有機バインダとし
ては、本実施例のような、蒸気圧の高いモノマーの形に
分解するアクリル樹脂を用いることが好ましい。
At this time, in the active metal brazing material 8, first, the acrylic resin as the organic binder is decomposed and removed. If the organic binder remains in the form of carbon without being sufficiently decomposed and evaporated during heating, it reacts with Ti in an active state to form a compound TiC. Since this TiC is a stable compound, the activity of Ti becomes low and it can no longer react with the substrate. Therefore, as the organic binder, it is preferable to use an acrylic resin that decomposes into a monomer having a high vapor pressure as in the present embodiment.

【0030】次いで、500〜900℃望ましくは70
0〜840℃例えば760℃で該活性金属ろう材8が溶
融を開始する。そして、このように活性金属ろう材8が
溶融を開始すると、前記Ag−Cu−Ti合金中のTi
がセラミックス基板6に拡散しセラミックス基板6と結
合される。この時、前記Snにより、TiのCu製薄板
7への一方的な拡散が阻止される。従って、Ag−Cu
−Ti合金中のTiはセラミックス基板6にも充分に拡
散し、これにより、この加熱・溶融後の冷却を経て、C
u製薄板7は活性金属ろう材8によりセラミックス基板
6に確実且つ強固に接合・固着される。
Then, the temperature is 500 to 900 ° C., preferably 70.
The active metal brazing material 8 starts melting at 0 to 840 ° C, for example, 760 ° C. Then, when the active metal brazing material 8 starts melting in this way, Ti in the Ag-Cu-Ti alloy is
Diffuse into the ceramic substrate 6 and are bonded to the ceramic substrate 6. At this time, Sn prevents unidirectional diffusion of Ti into the Cu thin plate 7. Therefore, Ag-Cu
Ti in the —Ti alloy is sufficiently diffused also in the ceramic substrate 6, and as a result, after heating and cooling after melting, C
The thin plate 7 made of u is securely and firmly bonded and fixed to the ceramic substrate 6 by the active metal brazing material 8.

【0031】次に、図2(b)に示すように、セラミッ
クス基板6に強固に固着されたCu製薄板7上にフォト
レジストを所定のパターンに塗布し、乾燥、露光、現像
して、所定のパターンを有するフォトレジスト層9を設
ける。フォトレジスト層9は、図2(b)には模式的に
示されているに過ぎないが、実際には、上面では図1に
示す信号用リード2及び接地用リード3の形状に形成さ
れている。
Next, as shown in FIG. 2B, a photoresist is applied in a predetermined pattern on the Cu thin plate 7 firmly fixed to the ceramics substrate 6, dried, exposed and developed to a predetermined amount. A photoresist layer 9 having the pattern of is provided. Although the photoresist layer 9 is only schematically shown in FIG. 2B, it is actually formed on the upper surface in the shape of the signal lead 2 and the ground lead 3 shown in FIG. There is.

【0032】次に、Cu製薄板7のフォトレジスト層9
に被覆されずに露出している部分を塩化第2鉄を主成分
とするエッチング液を用いてエッチングする。この結
果、Cu製薄板7の前記露出部分と、その下部の活性金
属ろう材8とがエッチングされて、図2(c)に示すよ
うに、Cu製薄板7が所定のパターン10に形成され
る。パターン10は、図2(c)には模式的に示されて
いるに過ぎないが、実際には、上面では図1に示す信号
用リード2及び接地用リード3の形状に形成されてい
る。
Next, the photoresist layer 9 of the Cu thin plate 7 is formed.
The exposed portion which is not covered with the above is etched using an etching solution containing ferric chloride as a main component. As a result, the exposed portion of the Cu thin plate 7 and the active metal brazing material 8 thereunder are etched to form the Cu thin plate 7 in a predetermined pattern 10 as shown in FIG. . Although the pattern 10 is only schematically shown in FIG. 2C, it is actually formed on the upper surface in the shape of the signal lead 2 and the ground lead 3 shown in FIG.

【0033】次いで、ホーニングを施し、アルミナ粉末
の様な砥粒をふきつけることでパターン10上のフォト
レジスト層9やエッチング残りが除去されて、図2
(d)に示すように、信号用リード2及び接地用リード
3が形成されたパターン10が得られる。
Next, honing is performed, and abrasive grains such as alumina powder are wiped off to remove the photoresist layer 9 and the etching residue on the pattern 10, and FIG.
As shown in (d), the pattern 10 having the signal lead 2 and the ground lead 3 is obtained.

【0034】なお、セラミックス基板6の下面に接合さ
れたCu薄板7に設けられるねじ孔4及びねじ孔5はエ
ッチングにより設けてもよいが、ねじ孔4及びねじ孔5
が設けられた形状は比較的単純であるので、予めパンチ
ング等によりねじ孔4及びねじ孔5が設けられたCu薄
板7をセラミックス基板6の下面に接合するようにして
もよい。また、セラミックス基板6にモリブデン、タン
グステン等の高融点金属体を充填したビアホールをあら
かじめ作成することで、上下の接着面の導通をとること
も可能である。
The screw holes 4 and 5 provided in the Cu thin plate 7 bonded to the lower surface of the ceramics substrate 6 may be provided by etching, but the screw holes 4 and 5 may be provided.
Since the shape provided with is relatively simple, the Cu thin plate 7 provided with the screw holes 4 and the screw holes 5 in advance may be joined to the lower surface of the ceramic substrate 6 by punching or the like. In addition, it is possible to establish continuity between the upper and lower adhesive surfaces by previously forming via holes in which the ceramic substrate 6 is filled with a refractory metal such as molybdenum or tungsten.

【0035】本発明の製造方法の第2の実施例により得
られるセラミックス配線基板は、一般の半導体装置用セ
ラミックスパッケージであって、図3にその一部を切り
欠いて1/4断面として示すように、セラミックス基板
41の中央の凹部42に半導体装置43が搭載され、半
導体装置43に接続される複数のリード44がセラミッ
クス基板41の外周側から内周側に延在させて設けられ
ている。中央の凹部42上にはメタライズ層45が設け
られており、メタライズ層45上に半導体装置43が搭
載されている。半導体装置43はボンディングワイヤ4
6により各リード44に接続されている。また、セラミ
ックス基板41上には、平面視口字状の外層セラミック
ス基板47が積層されている。
The ceramic wiring board obtained by the second embodiment of the manufacturing method of the present invention is a general ceramic package for semiconductor devices, and a part thereof is cut away to show a 1/4 cross section in FIG. Further, the semiconductor device 43 is mounted in the recess 42 at the center of the ceramic substrate 41, and the leads 44 connected to the semiconductor device 43 are provided so as to extend from the outer peripheral side to the inner peripheral side of the ceramic substrate 41. A metallization layer 45 is provided on the central recess 42, and the semiconductor device 43 is mounted on the metallization layer 45. The semiconductor device 43 is the bonding wire 4
It is connected to each lead 44 by 6. Further, on the ceramic substrate 41, an outer layer ceramic substrate 47 having a square shape in plan view is laminated.

【0036】前記リード44は活性金属ろう材48を介
してセラミックス基板41に接合されており、外層セラ
ミックス基板47は低融点ガラス49を介して、リード
44の上からセラミックス基板41に接合されている。
The lead 44 is joined to the ceramic substrate 41 via the active metal brazing material 48, and the outer ceramic substrate 47 is joined to the ceramic substrate 41 from above the lead 44 via the low melting point glass 49. .

【0037】前記半導体装置用セラミックスパッケージ
の製造に際しては、まず中央に凹部42が形成されてい
るセラミックス基板41の上面に、図3に仮想線示する
Cuなどからなる薄板50が活性金属ろう材48を介し
て接合され、次いで前記Cu製薄板50を図3に示すリ
ード44の形状にエッチングする以外は、前記第1の実
施例に示す製造方法と同様にして、セラミックス基板4
1に活性金属ろう材48を介して接合されたリード44
が形成される。なお、前記セラミックス基板41には、
凹部42上に予めメタライズ層45が形成されている。
In manufacturing the ceramic package for a semiconductor device, first, a thin plate 50 made of Cu or the like shown in phantom in FIG. 3 is formed on the upper surface of the ceramic substrate 41 having a concave portion 42 formed in the center thereof as an active metal brazing material 48. The ceramic substrate 4 is bonded in the same manner as in the first embodiment, except that the Cu thin plate 50 is etched into the shape of the lead 44 shown in FIG.
44 joined to the No. 1 via an active metal brazing material 48
Is formed. In addition, the ceramic substrate 41,
A metallization layer 45 is previously formed on the recess 42.

【0038】次に、凹部42に形成されているメタライ
ズ層45上に半導体装置43を搭載し、ボンディングワ
イヤ46によりリード44に接続する。次いで、リード
44の上から、外層セラミックス基板47を低融点ガラ
ス49により、セラミックス基板41に接合する。前記
接合は、外層セラミックス基板47の周縁部に低融点ガ
ラス49を塗布したのちに、外層セラミックス基板47
の周縁部をセラミックス基板41の周縁部に圧接させつ
つ、外層セラミックス基板47を低融点ガラス49を介
してセラミックス基板41に搭載する。この時、セラミ
ックス基板41に固着されている各リード44は内周側
端部では凹部42内に露出してワイヤボンディング46
と接続されるとともに、外周側端部は外層セラミックス
基板47とセラミックス基板41との間を介して凹部4
2から外方に延出される。
Next, the semiconductor device 43 is mounted on the metallized layer 45 formed in the recess 42 and connected to the lead 44 by the bonding wire 46. Next, the outer layer ceramics substrate 47 is bonded to the ceramics substrate 41 from above the leads 44 by the low melting point glass 49. In the bonding, the low melting point glass 49 is applied to the peripheral portion of the outer layer ceramic substrate 47, and then the outer layer ceramic substrate 47.
The outer layer ceramics substrate 47 is mounted on the ceramics substrate 41 via the low melting point glass 49 while the peripheral edge of the ceramics substrate 41 is pressed against the periphery of the ceramics substrate 41. At this time, each of the leads 44 fixed to the ceramic substrate 41 is exposed in the recess 42 at the end portion on the inner peripheral side and is wire-bonded 46.
Is connected to the outer peripheral side ceramic substrate 47 and the ceramic substrate 41, and the outer peripheral side end portion is connected to the concave portion 4
It is extended outward from 2.

【0039】そして、この状態で、これらが例えば38
0〜400℃の雰囲気中で加熱されて低融点ガラス49
が溶融され、次いで冷却される。これにより、図4に示
すように外層セラミックス基板47がセラミックス基板
41上に固着される。前記低融点ガラス49を溶融する
ための加熱温度はリード44とセラミックス基板41と
接合している前記活性金属ろう材48の融点よりも充分
低いものであるので、前記加熱により活性金属ろう材4
8が溶融するようなことはなく、従って、リード44と
セラミックス基板41との接合状態が確実に維持され、
リード44が位置ずれを生じるようなことはない。
In this state, these are, for example, 38
Low melting point glass 49 heated in an atmosphere of 0 to 400 ° C.
Are melted and then cooled. As a result, as shown in FIG. 4, the outer ceramic substrate 47 is fixed on the ceramic substrate 41. Since the heating temperature for melting the low melting point glass 49 is sufficiently lower than the melting point of the active metal brazing material 48 bonded to the lead 44 and the ceramic substrate 41, the active metal brazing material 4 is heated by the heating.
8 does not melt, so that the bonding state between the lead 44 and the ceramic substrate 41 is reliably maintained,
The lead 44 will not be displaced.

【0040】[0040]

【発明の効果】以上のことから明らかなように、本発明
のセラミックス配線基板の製造方法によれば、予め金属
板を前記活性金属ろう材層を介してセラミックス基板に
接合し、該金属板をエッチングすることにより、抵抗が
低減され所望の形状を有する金属パターンを備えたセラ
ミックス配線基板を容易に製造することができる。
As is apparent from the above, according to the method for manufacturing a ceramic wiring board of the present invention, a metal plate is previously bonded to the ceramic substrate via the active metal brazing material layer, and the metal plate is attached. By etching, it is possible to easily manufacture a ceramics wiring board having a metal pattern having a desired shape and a reduced resistance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる製造方法の第1の実施例により
得られるセラミックス配線基板の構成を示す平面図。
FIG. 1 is a plan view showing the structure of a ceramic wiring board obtained by a first embodiment of a manufacturing method according to the present invention.

【図2】本発明に係わる製造方法を図1のII−II線
断面により模式的に示す説明的断面図。
2 is an explanatory cross-sectional view schematically showing the manufacturing method according to the present invention by the cross section along the line II-II of FIG.

【図3】本発明に係わる製造方法の他の実施例により得
られるセラミックス配線基板の構成を一部切り欠いて示
す斜視図。
FIG. 3 is a perspective view showing a ceramic wiring board obtained by another embodiment of the manufacturing method according to the present invention with a part of the structure cut away.

【符号の説明】[Explanation of symbols]

2…信号用リード、 6…セラミックス基板、 7…C
u製薄板、 8…活性金属ろう材。
2 ... Signal lead, 6 ... Ceramics substrate, 7 ... C
u thin plate, 8 ... Active metal brazing material.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/15 H01P 3/08 11/00 G H01L 21/88 R 23/14 C ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI Technical indication location H01L 23/15 H01P 3/08 11/00 G H01L 21/88 R 23/14 C

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】金属板をCu、Sn及びAg−Cu−Ti
合金を金属材料として含有する活性金属ろう材を介して
セラミックス基板に接合する工程と、その後該金属板を
エッチングして金属パターンを形成する工程と、を備え
ることを特徴とするセラミックス配線基板の製造方法。
1. A metal plate made of Cu, Sn and Ag-Cu-Ti.
Manufacture of a ceramic wiring board comprising: a step of joining to a ceramics substrate through an active metal brazing material containing an alloy as a metal material; and a step of subsequently etching the metal plate to form a metal pattern. Method.
【請求項2】前記活性金属ろう材は、前記Cu及びSn
をそれぞれ前記全金属材料に対して5〜15重量%含有
すると共に、前記Ag−Cu−Ti合金中の前記Tiを
該Ag−Cu−Ti合金に対して1〜10重量%含有す
ることを特徴とする請求項1記載のセラミックス配線基
板の製造方法。
2. The active metal brazing material is Cu or Sn.
5 to 15% by weight based on the total metal material, and 1 to 10% by weight of the Ti in the Ag-Cu-Ti alloy based on the Ag-Cu-Ti alloy. The method for manufacturing a ceramic wiring board according to claim 1.
JP4065514A 1992-03-24 1992-03-24 Method for manufacturing ceramic wiring board Expired - Lifetime JPH0736429B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4065514A JPH0736429B2 (en) 1992-03-24 1992-03-24 Method for manufacturing ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4065514A JPH0736429B2 (en) 1992-03-24 1992-03-24 Method for manufacturing ceramic wiring board

Publications (2)

Publication Number Publication Date
JPH05267496A JPH05267496A (en) 1993-10-15
JPH0736429B2 true JPH0736429B2 (en) 1995-04-19

Family

ID=13289225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4065514A Expired - Lifetime JPH0736429B2 (en) 1992-03-24 1992-03-24 Method for manufacturing ceramic wiring board

Country Status (1)

Country Link
JP (1) JPH0736429B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4811756B2 (en) 2001-09-28 2011-11-09 Dowaメタルテック株式会社 Method for manufacturing metal-ceramic bonding circuit board
JP4584764B2 (en) * 2005-04-25 2010-11-24 Dowaホールディングス株式会社 Method for manufacturing ceramic-metal composite circuit board
KR20200025914A (en) * 2018-08-31 2020-03-10 주식회사 센서뷰 Method for manufacturing transmission line using nanostructured material formed by electrospinning

Also Published As

Publication number Publication date
JPH05267496A (en) 1993-10-15

Similar Documents

Publication Publication Date Title
JPH0736429B2 (en) Method for manufacturing ceramic wiring board
JP2522739B2 (en) Ceramics wiring board
JP4646417B2 (en) Ceramic circuit board
JP3279844B2 (en) Semiconductor device and manufacturing method thereof
JP2002043478A (en) Ceramic circuit board
JP3441194B2 (en) Semiconductor device and manufacturing method thereof
JP4683768B2 (en) Wiring board
JP3898482B2 (en) Wiring board
JP3279846B2 (en) Method for manufacturing semiconductor device
JP3420469B2 (en) Wiring board
JP3740407B2 (en) Wiring board
JP2002016176A (en) Wiring board and connection structure therefor
JP2001210948A (en) Ceramic circuit board
JP3700900B2 (en) Manufacturing method of semiconductor package
JP2512369B2 (en) Package for semiconductor device and method of manufacturing the same
JPH031891Y2 (en)
JP3808358B2 (en) Wiring board
JP3709085B2 (en) Ceramic circuit board
JP3771854B2 (en) Wiring board
JPH05267529A (en) Terminal for leading to outside used for ceramic package for electronic parts
JP3297615B2 (en) Semiconductor device
JP2001308498A (en) Circuit board
JP2002057420A (en) Ceramic circuit board
JP2000244087A (en) Wiring board
JPH0272696A (en) Ceramics circuit board