JP4471470B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4471470B2 JP4471470B2 JP2000223791A JP2000223791A JP4471470B2 JP 4471470 B2 JP4471470 B2 JP 4471470B2 JP 2000223791 A JP2000223791 A JP 2000223791A JP 2000223791 A JP2000223791 A JP 2000223791A JP 4471470 B2 JP4471470 B2 JP 4471470B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- metal circuit
- convex portion
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、セラミック基板に金属回路板をロウ付けにより接合させて成るセラミック回路基板に半導体素子を接合させた半導体装置に関するものである。
【0002】
【従来の技術】
近年、パワーモジュール用基板やスイッチングモジュール用基板等の回路基板として、セラミック基板上に被着させたメタライズ金属層に銀−銅合金等のロウ材を介して銅等から成る金属回路板を接合させたセラミック回路基板、あるいはセラミック基板上に銀−銅共晶合金にチタン、ジルコニウム、ハフニウムまたはその水素化物を添加した活性金属ロウ材を介して銅等から成る金属回路板を直接接合させたセラミック回路基板が用いられている。
【0003】
かかるセラミック回路基板、例えば、セラミック基板上に被着させたメタライズ金属層にロウ材を介して銅等から成る金属回路板を接合させたセラミック回路基板は、一般に酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体等の電気絶縁性のセラミックス材料から成るセラミック基板の表面にメタライズ金属層を被着させておき、該メタライズ金属層に銅等の金属材料から成る金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されており、具体的には、例えば、セラミック基板が酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得、次に前記セラミックグリーンシート上にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の厚膜形成技術を採用することによって所定パターンに印刷塗布し、次に前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ金属層を有する酸化アルミニウム質焼結体から成るセラミック基板を形成し、最後に前記セラミック基板表面のメタライズ金属層上に銅等から成る所定パターンの金属回路板を間に銀ロウ等のロウ材を挟んで載置させるとともにこれを還元雰囲気中、約900℃の温度に加熱してロウ材を溶融させ、該溶融したロウ材でメタライズ金属層と金属回路板とを接合することによって製作される。
【0004】
なお、前記メタライズ金属層及び金属回路板の露出表面には酸化腐蝕を有効に防止するとともに金属回路板に半導体素子を半田等の接着材を介して強固に接続させるために、ニッケル等の耐蝕性に優れ、かつ半田等の接着材に対し濡れ性が良い金属がメッキ法等の技術を用いることによって所定厚みに被着されている。
【0005】
また前記金属回路板への半導体素子の接合は、まず金属回路板上に半田粉末に有機溶剤、溶媒を添加混合して形成した半田ペーストを従来周知のスクリーン印刷法等の印刷技術を用いることによって所定パターンに印刷塗布し、次にこの印刷塗布した半田ペースト上に半導体素子を載置当接させ、しかる後、これを所定温度(約180℃)に加熱し、半田ペーストの有機溶剤、溶媒等を輝散させるとともに半田を溶融させ、該溶融した半田により金属回路板と半導体素子とを接合させることによって行われている。
【0006】
【発明が解決しようとする課題】
しかしながら、この従来のセラミック回路基板においては、半田等の接着材を介して金属回路板上面に半導体素子を接合させる際、半田が金属回路板の表面に大きく溶け広がって厚みが50μm未満の薄いものとなり、その結果、金属回路板に半導体素子を強固に被着させるのが困難で、金属回路板と半導体素子に熱が作用した場合、金属回路板と半導体素子との間に両者の熱膨張係数の相違(例えば、銅:18ppm/℃、シリコン:4ppm/℃)に起因する大きな熱応力が発生し、該熱応力によって半導体素子が金属回路板より剥離してしまうという欠点を有していた。
【0007】
また、接着材としての半田の厚みを予め厚く(例えば250μm)しておき、金属回路板と半導体素子との間に介在する半田の量を適量として金属回路板に対する半導体素子の接合強度を強いものとすることが考えられる。
【0008】
しかしながら、接着材としての半田の厚みを厚くしておくと半田を溶融させて半導体素子を金属回路板に接合する際、熔けた半田が金属回路板上からセラミック基板上に流れ出て隣接する金属回路板間を短絡させてしまったり、半導体素子と金属回路板との間に熱伝導率の低い半田からなる接着材が厚く介在し、半導体素子の作動時に発生する熱を金属回路板及びセラミック基板に効率良く伝達させることができず、半導体素子を高温とし半導体素子に熱破壊や特性に熱劣化を招来させてしまうという欠点を有していた。
【0009】
本発明は上記欠点に鑑み案出されたもので、その目的は金属回路板に半導体素子を強固に接合させるとともに金属回路板に接合された半導体素子を常に適温とし半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、セラミック基板の上面に金属回路板を取着するとともに該金属回路板の上面に半導体素子が載置される凸部を形成し、該凸部に前記半導体素子を接合させて成る半導体装置であって、前記凸部が下記式を満足することを特徴とするものである。
【0011】
200μm≧H≧50μm
L≧100μm
S≧40%
H:凸部の高さ
L:(半導体素子の外周)−(凸部の外周)
S:半導体素子の下面面積に対する凸部の上面面積の比率
本発明の半導体装置によれば、金属回路板の上面に半導体素子が載置される凸部を形成するとともに該凸部の高さを50μm乃至200μmとし、かつ凸部の外周と半導体素子の外周との間に100μm以上の差が形成されるよう凸部の外形寸法を半導体素子の外形寸法より小さくしつつ半導体素子の下面面積に対する凸部の上面面積の比率を40%以上としたことから金属回路板に設けた凸部に半導体素子を載置させるとともに接着材としての半田を介して接合させた場合、半導体素子の下面と凸部側面と凸部周囲の金属回路板上面との間に適度な容積の空間が形成されるとともに該空間内及び半導体素子の下面と凸部上面との間に半田が充填介在されることとなり、その結果、金属回路板に設けた凸部への半導体素子の半田を介しての接合が三次元的となって接合強度を極めて強いものとし、半導体素子を凸部上面に確実、強固に接合させることができる。
【0012】
また同時に金属回路板に設けた凸部に半導体素子を接着材としての半田を介して接合させた場合、半導体素子と凸部とは適度な面積で当接して半導体素子の作動時に発生する熱は金属回路板及びセラミック基板に効率良く伝達されることとなり、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0013】
【発明の実施の形態】
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。図1は、本発明の半導体装置の一実施例を示し、1はセラミック基板、2はメタライズ金属層、3は金属回路板、5は半導体素子である。
【0014】
前記セラミック基板1は四角形状をなし、その上面にメタライズ金属層2が被着されており、該メタライズ金属層2には金属回路板3がロウ付けされている。
【0015】
前記セラミック基板1は金属回路板3を支持する支持部材として作用し、酸化アルミニウム質焼結体、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体等の電気絶縁材料で形成されている。
【0016】
前記セラミック基板1は、例えば、酸化アルミニウム質焼結体で形成されている場合は、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次に前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを約1600℃の高温で焼成することによって、あるいは酸化アルミニウム等の原料粉末に適当な有機溶剤、溶媒を添加混合して原料粉末を調整するとともに該原料粉末をプレス成形技術によって所定形状に成形し、しかる後、前記成形体を約1600℃の温度で焼成することによって製作される。
【0017】
また前記セラミック基板1はその表面にメタライズ金属層2が被着されており、該メタライズ金属層2は金属回路板3をセラミック基板1にロウ付けする際の下地金属層として作用する。
【0018】
前記メタライズ金属層2は、タングステン、モリブデン、マンガン等の高融点金属材料より成り、例えば、タングステン粉末に適当な有機バインダー、可塑材、溶剤を添加混合して得た金属ペーストを焼成によってセラミック基板1となるセラミックグリーンシート(セラミック生シート)の表面に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによってセラミック基板1の上面に所定パターン、所定厚み(10〜50μm)に被着される。
【0019】
なお、前記メタライズ金属層2はその表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により被着させておくと、メタライズ金属層2の酸化腐食を有効に防止することができるとともにメタライズ金属層2と金属回路板3とのロウ付けを極めて強固になすことができる。従って、前記メタライズ金属層2の酸化腐蝕を有効に防止し、メタライズ金属層2と金属回路板3とのロウ付けを強固となすにはメタライズ金属層2の表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属を1乃至20μmの厚みに被着させておくことが好ましい。
【0020】
また前記メタライズ金属層2はその上面に金属回路板3がロウ材4を介して取着されている。
【0021】
前記金属回路板3は銅やアルミニウム等の金属材料から成り、セラミック基板1の表面に形成されたメタライズ金属層2上に金属回路板3を、例えば、銀ロウ材(銀:72重量%、銅:28重量%)やアルミニウムロウ材(アルミニウム:88重量%、シリコン:12重量%)等から成るロウ材4を挟んで載置させ、しかる後、これを真空中もしくは中性、還元雰囲気中、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、ロウ材4を溶融せしめるとともにメタライズ金属層2の上面と金属回路板3の下面とに接合させることによってセラミック基板1の表面に取着されることとなる。
【0022】
前記銅やアルミニウム等から成る金属回路板3は、銅やアルミニウム等のインゴット(塊)に圧延加工方や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが500μmで、メタライズ金属層2のパターン形状に対応する所定パターン形状に製作される。
【0023】
前記金属回路板3はまた銅から成る場合、金属回路板3を無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなくロウ材4との濡れ性が良好となり、メタライズ金属層2へのロウ材4を介しての接合が強固となる。従って、前記金属回路板3はこれを無酸素銅で形成しておくことが好ましい。
【0024】
更に前記金属回路板3はその上面に半導体素子5の載置される凸部3aが形成されており、該凸部3aは半導体素子を支持する作用をなすとともに、半導体素子5の作動時に発生する熱を金属回路板3を介して伝達・放散する作用を成す。
【0025】
前記凸部3aは銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施して金属回路板3を形成する際に同時に形成される、あるいは金属回路板3にプレス加工法やエッチング加工法等を施すことによって金属回路板3上面の所定位置に所定形状に形成される。
【0026】
前記凸部3aは、その高さ(H)が50μm乃至200μm、凸部3aの外周と半導体素子5の外周との差(L)が100μm以上、半導体素子5の下面面積に対する凸部3aの上面面積の比率が40%以上となっている。
【0027】
前記凸部3aの高さを50μm乃至200μmとし、かつ凸部3aの外周と半導体素子5の外周との間に100μm以上の差が形成されるよう凸部3aの外形寸法を半導体素子5の外形寸法より小さくしつつ半導体素子5の下面面積に対する凸部3aの上面面積の比率を40%以上とした場合、金属回路板3に設けた凸部3aに半導体素子5を載置させるとともに接着材としての半田6を介して接合させた際、半導体素子5の下面と凸部3a側面と凸部3a周囲の金属回路板3上面との間に適度な容積の空間が形成されるとともに該空間内及び半導体素子5の下面と凸部3a上面との間に半田6が充填介在されることとなり、その結果、金属回路板3に設けた凸部3aへの半導体素子5の半田6を介しての接合が三次元的となって接合強度は極めて強いものとなり、半導体素子5を凸部3a上面に確実、強固に接合させることができる。
【0028】
また同時に金属回路板3に設けた凸部3aに半導体素子5を接着材としての半田6を介して接合させた場合、半導体素子5と凸部3aとは適度な面積で当接して半導体素子5の作動時に発生する熱は金属回路板3及びセラミック基板1に効率良く伝達されることとなり、その結果、半導体素子5は常に適温となり、半導体素子5を長期間にわたり正常、かつ安定に作動させることが可能となる。
【0029】
なお、前記凸部3aはその高さが50μm未満となると半導体素子5の下面と凸部3a側面と凸部3a周囲の金属回路板3上面との間に形成される空間の容積が狭くなって半導体素子5を凸部3a上面に強固に接合させることができず、また200μmを超えると半導体素子5の下面と凸部3a側面と凸部3a周囲の金属回路板3上面との間に形成される空間の容積が大きくなり過ぎ空間内に半田6を完全に充填させることができなくなって半導体素子5を凸部3a上面に強固に接合させることができない。従って、前記凸部3aはその高さが50μm乃至200μmの範囲に特定される。
【0030】
また前記凸部3aはその外周と半導体素子5の外周との差(L)が100μm未満であると半導体素子5の下面と凸部3a側面と凸部3a周囲の金属回路板3上面との間に形成される空間の容積が狭くなって半導体素子5を凸部3a上面に強固に接合させることができない。従って、前記凸部3aはその外周と半導体素子5の外周との差(L)が100μm以上に特定される。
【0031】
更に、前記凸部3aの上面面積は半導体素子5の下面面積の40%未満となると半導体素子5が発生する熱を金属回路板3及びセラミック基板1に効率よく伝達させることができず、半導体素子5を高温とし半導体素子5に熱破壊や特性に熱劣化を招来させてしまう。従って、前記凸部3aの上面面積は半導体素子5の下面面積に対して40%以上のものに特定される。
【0032】
また更に前記凸部3aを有する金属回路板3はその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により被着させておくと、金属回路板3と外部電気回路とを電気的に接続する際、その電気的接続を良好と成すとともに金属回路板3に半導体素子5を半田6を介して接合させる際、その接合を強固とすることができる。従って、前記凸部3aを有する金属回路板3はその表面にニッケルから成る良導電性で、かつ耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【0033】
前記金属回路板3はその表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくとニッケルから成るメッキ層の表面酸化を良好に防止してロウ材との濡れ性等を長く維持することができる。従って、前記金属回路板3の表面にニッケルから成るメッキ層を被着させる場合、内部に燐を8〜15重量%含有させてニッケル−燐のアモルファス合金としておくことが好ましい。
【0034】
なお、前記金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合、ニッケルに対する燐の含有量が8重量%未満、あるいは15重量%を超えたときニッケル−燐のアモルファス合金を形成するのが困難となってメッキ層に半田を強固に接着させることができなくなる危険性がある。従って、前記金属回路板3の表面にニッケル−燐のアモルファス合金からなるメッキ層を被着させる場合いはニッケルに対する燐の含有量を8〜15重量%の範囲としておくことが好ましく、好適には10〜15重量%の範囲がよい。
【0035】
また、前記金属回路板3の表面に被着されるニッケルから成るメッキ層は、その厚みが1.5μm未満の場合、金属回路板3の表面をニッケルから成るメッキ層で完全に被覆することができず、金属回路板3の酸化腐蝕を有効に防止することができなくなる危険性があり、また3μmを超えるとニッケルから成るメッキ層の内部に内在する内在応力が大きくなってセラミック基板1に反りや割れ等が発生してしまう。特にセラミック基板1の厚さが700μm以下の薄いものになった場合にはこのセラミック基板1の反りや割れ等が顕著となってしまう。従って、前記金属回路板3の表面に被着されるニッケルから成るメッキ層はその厚みを1.5μm〜3μmの範囲としておくことが好ましい。
【0036】
前記金属回路板3の凸部3aには半導体素子5が半田6を介して接合されており、該半田6としては錫−鉛共晶合金、錫−鉛合金、金−錫合金、金−ゲルマニウム合金等の金属材料が好適に使用される。
【0037】
前記半田6を介しての凸部3aへの半導体素子5の接合は、半田6が、例えば、錫−鉛共晶合金(錫:60重量%、鉛:40重量%)からなる場合には、錫−鉛共晶合金の粉末に有機溶剤、溶媒を添加混合して半田ペーストを作製するとともにこれを従来周知のスクリーン印刷等の印刷技法を用いて凸部3aの上面に所定パターン、所定厚みに被着させ、次に被着させた半田ペースト上に半導体素子5を載置させるとともに約180℃に加熱し、半田を溶融させることによって行なわれる。
【0038】
なお、本発明は上述の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例ではセラミック基板1が酸化アルミニウム質焼結体で形成された例を示したが、半導体素子5が多量の熱を発し、この熱を効率良く除去したい場合にはセラミック基板1を熱伝達率の高い窒化アルミニウム質焼結体や窒化珪素質焼結体で形成すれば良く、金属回路板3に高速で電気信号を伝播させたい場合にはセラミック基板1を誘電率の低いムライト質焼結体で形成すれば良い。
【0039】
また上述の実施例ではセラミック基板1の表面に予めメタライズ金属2を被着させておき、該メタライズ金属層2に金属回路板3をロウ付けしてセラミック回路基板となしたが、これをセラミック基板1の表面に、例えば、銀−銅共晶合金にチタンもしくは水素化チタンを2〜5重量%添加した活性金属ロウ材を介して直接金属回路板3を取着させてセラミック回路基板を形成してもよい。
【0040】
さらに上述の実施例では金属回路板3の上面に形成される凸部3aは金属回路板3と一体に形成したが、凸部3aを金属回路板3と同様の材料、方法で別体に形成しておき、ロウ材等の接着材を介して金属回路板3の上面に凸部3aを接着固定してもよい。
【0041】
【発明の効果】
本発明の半導体装置によれば、金属回路板の上面に半導体素子が載置される凸部を形成するとともに該凸部の高さを50μm乃至200μmとし、かつ凸部の外周と半導体素子の外周との間に100μm以上の差が形成されるよう凸部の外形寸法を半導体素子の外形寸法より小さくしつつ半導体素子の下面面積に対する凸部の上面面積の比率を40%以上としたことから金属回路板に設けた凸部に半導体素子を載置させるとともに接着材としての半田を介して接合させた場合、半導体素子の下面と凸部側面と凸部周囲の金属回路板上面との間に適度な容積の空間が形成されるとともに該空間内及び半導体素子の下面と凸部上面との間に半田が充填介在されることとなり、その結果、金属回路板に設けた凸部への半導体素子の半田を介しての接合が三次元的となって接合強度を極めて強いものとし、半導体素子を凸部上面に確実、強固に接合させることができる。
【0042】
また同時に金属回路板に設けた凸部に半導体素子を接着材としての半田を介して接合させた場合、半導体素子と凸部とは適度な面積で当接して半導体素子の作動時に発生する熱は金属回路板及びセラミック基板に効率良く伝達されることとなり、その結果、半導体素子は常に適温となり、半導体素子を長期間にわたり正常、かつ安定に作動させることが可能となる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の一実施例を示す断面図である。
【符号の説明】
1・・・・セラミック基板
2・・・・メタライズ金属層
3・・・・金属回路板
3a・・・凸部
5・・・・半導体素子
6・・・・半田
Claims (1)
- セラミック基板の上面に金属回路板を取着するとともに該金属回路板の上面に半導体素子が載置される凸部を形成し、該凸部に前記半導体素子を接合させて成る半導体装置であって、前記凸部が下記式を満足することを特徴とする半導体装置。
200μm≧H≧50μm
L≧100μm
S≧40%
H:凸部の高さ
L:(半導体素子の外周)−(凸部の外周)
S:半導体素子の下面面積に対する凸部の上面面積の比率
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000223791A JP4471470B2 (ja) | 2000-07-25 | 2000-07-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000223791A JP4471470B2 (ja) | 2000-07-25 | 2000-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043478A JP2002043478A (ja) | 2002-02-08 |
JP4471470B2 true JP4471470B2 (ja) | 2010-06-02 |
Family
ID=18717836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000223791A Expired - Fee Related JP4471470B2 (ja) | 2000-07-25 | 2000-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471470B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4904767B2 (ja) * | 2005-10-17 | 2012-03-28 | 富士電機株式会社 | 半導体装置 |
JP2011054732A (ja) * | 2009-09-01 | 2011-03-17 | Toyota Motor Corp | 半導体モジュール |
JP2012059876A (ja) * | 2010-09-08 | 2012-03-22 | Sanken Electric Co Ltd | 半導体モジュール及びその製造方法 |
JP5252024B2 (ja) * | 2011-04-12 | 2013-07-31 | 富士電機株式会社 | 半導体装置 |
JP2013219194A (ja) * | 2012-04-09 | 2013-10-24 | Sansha Electric Mfg Co Ltd | 半導体装置 |
JP2014154571A (ja) * | 2013-02-05 | 2014-08-25 | Nippon Steel & Sumikin Electronics Devices Inc | パワーモジュール用基板 |
-
2000
- 2000-07-25 JP JP2000223791A patent/JP4471470B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002043478A (ja) | 2002-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6787706B2 (en) | Ceramic circuit board | |
JP4471470B2 (ja) | 半導体装置 | |
JPH11340600A (ja) | セラミックス回路基板 | |
JP4646417B2 (ja) | セラミック回路基板 | |
JP4331830B2 (ja) | セラミック回路基板 | |
JP4493158B2 (ja) | セラミック回路基板 | |
JP2005072456A (ja) | 電気素子モジュール | |
JP4721533B2 (ja) | セラミック回路基板 | |
JP2001210948A (ja) | セラミック回路基板 | |
JP3939979B2 (ja) | 窒化物セラミック銅回路基板およびパワーモジュール | |
JP2002232090A (ja) | セラミック回路基板 | |
JP4191860B2 (ja) | セラミック回路基板 | |
JP2002057420A (ja) | セラミック回路基板 | |
JP3762352B2 (ja) | 配線基板 | |
JP2703426B2 (ja) | 回路基板 | |
JP4299421B2 (ja) | セラミック回路基板の製造方法 | |
JP2003100983A (ja) | セラミック回路基板 | |
JP2002076213A (ja) | 半導体素子モジュール | |
JP2006066752A (ja) | セラミック回路基板 | |
JP3677398B2 (ja) | セラミック回路基板および電子装置 | |
JP4721534B2 (ja) | セラミック回路基板 | |
JP3954912B2 (ja) | セラミック回路基板の製造方法 | |
JPH07211822A (ja) | 半導体素子収納用パッケージ | |
JP2001177194A (ja) | セラミック回路基板 | |
JP2001102694A (ja) | セラミック回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4471470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |