JP2005072456A - 電気素子モジュール - Google Patents

電気素子モジュール Download PDF

Info

Publication number
JP2005072456A
JP2005072456A JP2003302928A JP2003302928A JP2005072456A JP 2005072456 A JP2005072456 A JP 2005072456A JP 2003302928 A JP2003302928 A JP 2003302928A JP 2003302928 A JP2003302928 A JP 2003302928A JP 2005072456 A JP2005072456 A JP 2005072456A
Authority
JP
Japan
Prior art keywords
circuit board
electric element
metal circuit
recess
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003302928A
Other languages
English (en)
Inventor
Masamitsu Onitani
正光 鬼谷
Hirobumi Terasono
博文 寺園
Kazuhisa Tanigawa
和久 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003302928A priority Critical patent/JP2005072456A/ja
Publication of JP2005072456A publication Critical patent/JP2005072456A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】セラミック基板と金属回路板からなるセラミック回路基板の金属回路板に電気素子を搭載する電気素子モジュールにおいて、電気素子の位置ずれを抑制し、セラミック回路板と電気素子の接続信頼性を向上できる電気素子モジュールを提供する。
【解決手段】セラミック基板1と金属回路板3からなるセラミック回路基板であって、少なくともセラミック基板1の一方の主面に金属回路板3が形成され、該金属回路板3のセラミック基板1と当接する側と逆の主面に電気素子5が搭載される凹部3aが形成されたことを特徴とする。
【選択図】図1

Description

本発明は、セラミック基板に金属回路板を設けてなるセラミック回路基板に電気素子を搭載した電気素子モジュールに関するものである。
近年、パワーモジュール用基板やスイッチングモジュール用基板等の回路基板として、セラミック基板表面に形成したメタライズ層に銀−銅合金等のロウ材を介して銅やアルミニウム等からなる金属回路板を接合させたセラミック回路基板、あるいはセラミック基板に銀−銅共晶合金にチタン、ジルコニウム、ハフニウムまたはその水素化物を添加した活性金属ロウ材を介して銅等からなる金属回路板を直接接合させたセラミック回路基板が用いられている。
かかるセラミック回路基板、例えば、セラミック基板表面に形成されたメタライズ層にロウ材を介して銅等からなる金属回路板を接合させたセラミック回路基板は、一般に酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体等の電気絶縁性のセラミックス材料からなるセラミック基板の表面にメタライズを形成させておき、該メタライズ層に銅等の金属材料からなる金属回路板を銀ロウ等のロウ材を介しロウ付けすることによって形成されている。
具体的には、例えば、セラミック基板が酸化アルミニウム質焼結体からなる場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状とし、これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を用いて、セラミックグリーンシートを作製し、次に、セラミックグリーンシート表面にタングステンやモリブデン等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストをスクリーン印刷法等の厚膜形成技術を用いて、所定パターンに印刷塗布し、次に、前記金属ペーストが所定パターンに印刷塗布されたセラミックグリーンシートを必要に応じて積層し、還元雰囲気中、1200℃以上の温度で焼成し、セラミックグリーンシートと金属ペーストを焼結一体化させて表面にメタライズ層を有する酸化アルミニウム質焼結体からなるセラミック基板を形成し、最後に、前記セラミック基板表面のメタライズ層上に銅等からなる所定パターンの金属回路板を間に銀ロウ等のロウ材を挟んで載置させ、還元雰囲気中、約900℃に加熱してロウ材を溶融させ、この溶融したロウ材でメタライズ層と金属回路板とを接合することによって製作される。
なお、前記メタライズ層及び金属回路板の露出表面には酸化腐蝕を有効に防止するとともに金属回路板に電気素子を半田等の接着材を介して強固に接続させるために、ニッケル等の耐蝕性に優れ、かつ半田等の接着材に対し濡れ性が良い金属がメッキ法等の技術を用いることによって所定厚みに形成されている。
また前記金属回路板への電気素子の接合は、まず金属回路板上に半田粉末に有機溶剤、溶媒を添加混合して形成した半田ペーストを従来周知のスクリーン印刷法等の印刷技術を用いることによって所定パターンに印刷塗布し、次にこの印刷塗布した半田ペースト上に仮搭載用の固定冶具を用いて電気素子を載置し、しかる後、これを所定温度(約180℃)に加熱し、半田ペーストの有機溶剤、溶媒等を輝散させるとともに半田を溶融させ、該溶融した半田により金属回路板と電気素子とを接合させることによって行われている。
さらに、電気素子と金属回路板との接合性、電気素子からの熱放散性を向上させる為に、金属回路板上の電気素子載置部に凸形状の突起を設けて、接合性、放熱性の両者を向上させている(例えば、特許文献1参照)。
特開2002−57420号公報
しかしながら、特許文献1に記載されたセラミック基板の場合、この従来のセラミック回路基板においては、半田等の接着材を介して金属回路板上面に電気素子を接合させる際、半田が金属回路板の表面に大きく溶け広がって、金属回路板に電気素子を強固に形成させるのが困難で、金属回路板と電子素子に熱が作用した場合、金属回路板と電気素子との間に両者の熱膨張係数の相違(例えば、銅:18ppm/℃、シリコン:4ppm/℃)に起因する大きな熱応力が発生し、該熱応力によって電気素子が金属回路板より剥離してしまうという欠点を有していた。また、電気素子を載置する領域に微細な複数形状の凸部を形成させる為に複雑な工程を必要とし、簡便で安価な金属回路の形成が困難となる。さらに、電気素子の実装に関しては従来と同様に仮載置時に固定冶具を用いる必要があるため、電気素子の位置ずれによる歩留り低下も発生していた。
また、電気素子と金属回路板を強固に接合させる為に半田の厚みを予め厚くしておき、金属回路板と電気素子との間に介在する半田の量を適量として金属回路板に対する電気素子の接合強度を強いものとすることが考えられる。
さらに、接着材としての半田の厚みを厚くしておくと半田を溶融させて電気素子を金属回路板に接合する際、熔けた半田が金属回路板上からセラミック基板上に流れ出て隣接する金属回路板間を短絡させたり、電気素子と金属回路板との間に熱伝導率の低い接着材としての半田が厚く介在し、電気素子の作動時に発生する熱を金属回路板及びセラミック基板に効率良く伝達させることができず、電気素子を高温とし電気素子に熱破壊や特性に熱劣化を招来させてしまうという欠点を有していた。
本発明は上記欠点に鑑み案出されたもので、その目的はセラミック回路基板に電気素子を容易に強固に接合させるとともに、電気素子とセラミック回路基板との接合信頼性を向上させることができるセラミック回路基板並びに電気素子モジュールを提供することにある。
本発明の電気素子モジュールは、セラミック基板と金属回路板とを具備するセラミック回路基板における金属回路板上に電気素子が搭載されてなる電気素子モジュールであって、前記金属回路板の前記セラミック基板と当接する側と逆の主面に凹部を形成し、該凹部内に導電性接着剤を介して前記電気素子が搭載されるとともに、前記金属回路板の凹部の平面方向における寸法が前記電気素子の平面方向における寸法よりも大きく、前記金属回路板の凹部の平面方向における寸法と前記電気素子の平面方向における寸法との寸法差Sが200〜1000μmであることを特徴とする。
また、本発明の電気素子モジュールは、電気素子の側面と金属回路板の凹部の内壁との間に存在する導電性接着剤の表面と、前記電気素子の側面とがなす角度をメニスカス角度θとしたとき、前記メニスカス角度θが90°未満であることが望ましい。
また、本発明の電気素子モジュールは、メニスカス角度θが30〜60°であることが望ましい。
また、本発明の電気素子モジュールは、金属回路板の凹部底面と、前記電気素子の金属回路板側の面との距離Lが150〜500μmであることが望ましい。
また、本発明の電気素子モジュールは、金属回路板の凹部深さMが、距離Lよりも大きく、前記凹部深さMと前記距離Lとの差が50〜500μmであることが望ましい。
また、本発明の電気素子モジュールは、前記金属回路板がCu、Alを主成分とする金属からなることが望ましい。
また、本発明の電気素子モジュールは、セラミック基板が酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体から選ばれる1種からなることが望ましい。
このような電気素子モジュールでは、製造歩留まりを向上させることができるとともに、導電性接着剤の選択肢を増加させることができる。また、電気素子と金属回路板との接続信頼性を格段に向上させることができる。
本発明の電気素子モジュールは、セラミック基板と金属回路板とを具備するセラミック回路基板における金属回路板上に電気素子が搭載されてなる電気素子モジュールであって、前記金属回路板の前記セラミック基板と当接する側と逆の主面に凹部を形成し、該凹部内に導電性接着剤を介して前記電気素子が搭載されるとともに、前記金属回路板の凹部の平面方向における寸法が前記電気素子の平面方向における寸法よりも大きく、前記金属回路板の凹部の平面方向における寸法と前記電気素子の平面方向における寸法との寸法差Sが200〜1000μmであることを特徴とする。
このような電気素子モジュールでは、金属回路板に凹部を設け、導電性接着剤を凹部に設けることで、導電性接着剤の厚みを精度よく制御できる、また、寸法差Sを200μm以上とすることで、仮に金属回路板あるいは電気素子モジュールの寸法が製造誤差の範囲で変化したとしても、両者の間に十分なクリアランスをもうけることができ、製造歩留まりを向上させることができる。
また、寸法差Sを1000μm以下とすることで、電気素子の位置ずれを十分に防止でき、特に、導電性接着剤の材質や形態が変化したとしても、その影響を無視できる程度に抑制することができる。
また、本発明の電気素子モジュールは、電気素子の側面と金属回路板の凹部の内壁との間に存在する導電性接着剤の表面と、前記電気素子の側面とがなす角度をメニスカス角度θとしたとき、前記メニスカス角度θが90°未満であることが望ましい。
このように、メニスカス角度θを90°未満とすることで、電気素子及び金属回路板の凹部内壁への応力集中を回避でき、電気素子の破損を防止できるとともに、電気素子と金属回路板との高い接続信頼性を確保できる。
また、本発明の電気素子モジュールは、メニスカス角度θが30〜60°であることが望ましい。
このメニスカス角度θを30°以上とすることで、特に、電気素子側に発生する応力を低減することができる。また、メニスカス角度θを60°以下とすることで、特に、金属回路板の凹部の内壁に発生する応力を低減することができる。
また、本発明の電気素子モジュールは、金属回路板の凹部底面と、前記電気素子の金属回路板側の面との距離Lが150〜500μmであることが望ましい。
このように距離Lを150μm以上とすることで、金属回路板と、電気素子との熱膨張差に起因して発生する応力を小さくすることができる。また、距離Lを500μm以下とすることで、電気素子から発生する熱を金属回路板に伝達するための距離を小さくすることができ、電気素子モジュールの放熱特性を確保することができる。
また、本発明の電気素子モジュールは、金属回路板の凹部深さMが、距離Lよりも大きく、前記凹部深さMと前記距離Lとの差が50〜500μmであることが望ましい。
凹部深さMと距離Lとの差を50μm以上とすることで、凹部内への確実な搭載が可能となり実装の歩留りが向上する。また、500μm以下とすることで電気素子の沈み込みによる傾きを防止でき、凹部側面への導電性接着剤の均一なメニスカスを形成することが可能となる。
また、本発明の電気素子モジュールは、前記金属回路板がCu、Alを主成分とする金属からなることが望ましい。
金属回路板として、特に、低抵抗のCu、Alを用いることにより金属回路板の電気抵抗を小さくなることから許容電流値を大きくすることができ、高出力系の基板として適用できる。また、このような金属回路板では熱伝導率を高くすることができ、電気素子モジュールの放熱性を向上させることができる。また、さらに、Cu、Alを用いることで金属回路の弾性率を大きくできることから高い接続信頼性を確保できる。
また、本発明の電気素子モジュールは、セラミック基板が酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体から選ばれる1種からなることが望ましい。
これらの強度と熱伝導性に優れるセラミックス基板を用いることで、信頼性と放熱性に優れた電気素子モジュールを提供できる。また、特に放熱性を向上させるために窒化アルミニウム質焼結体、窒化珪素質焼結体を用いることが好ましい。
次に、本発明を添付図面に示す実施例に基づき詳細に説明する。図1は、本発明の電気素子モジュールの一実施例を示し、1はセラミック基板、2はメタライズ層、3は金属回路板、4は導電性接着剤、5は電気素子である。
前記セラミック基板1は板状で、その主面に金属回路板3をセラミック基板1にロウ付けする際の下地金属層として作用するメタライズ層2が形成されており、このメタライズ層2には金属回路板3がロウ付けされている。
この金属回路板3にはセラミック基板1に当接される側とは逆の面に電気素子5が搭載される凹部3aが形成されている。この凹部3aには導電性接着剤4を介して電気素子5が搭載されている。
本発明の電気素子モジュールでは、凹部3aの平面方向の寸法3Lが、電気素子5の平面方向の寸法5Lより大きく、その寸法差Sが200〜1000μmの範囲にあることが重要である。
電気素子5の位置ずれを抑制するためには寸法差Sは、小さい方がよいが、電気素子5あるいは金属回路板3の製造持の寸法誤差を考えると、その寸法差Sを200μm以上とすることが重要である。また、両者には熱膨張差があるために、両者の寸法にも影響されるものの、あまりに寸法差Sが小さすぎると温度サイクルによる応力が大きくなりすぎるために、その寸法差Sは400μm以上とすることが望ましい。
また、寸法差Sを200μm以上とすることで、良好なメニスカスが形成され、電気素子5並びに金属回路板3の凹部の内壁への応力集中を回避できる。
以上の理由で、寸法差Sは200μm以上が望ましく、さらに、400μm以上とすることが望ましい。
また、寸法差Sを1000μm以下とすることで、電気素子5の位置ずれを、実用上問題のない程度にすることができる。また、たとえば、半田ペーストなどのように位置ずれを起こしやすい導電性接着剤4を用いたとしても、位置ずれを防止する効果は十分に発揮されるため、導電性接着剤4の選択肢が広がり、例えば、安価な半田ペーストや、濡れ広がり性に優れる低粘度の導電性接着剤4を用いることが可能となり、コスト、生産性ともに向上する。
以上の理由で、寸法差Sは1000μm以下が望ましく、さらに、800μm以下とすることが望ましい。
また、電気素子5の側面と金属回路板3の凹部3aの内壁との間に存在する導電性接着剤4の表面と、前記電気素子5の側面とがなす角度をメニスカス角度θとしたとき、メニスカス角度θが90°未満であることが望ましい。
このように、導電性接着剤4の電気素子5が搭載された部分が沈み込んだ形態とすることで、特に電気素子5に発生する応力を小さくすることができる。
さらに、電気素子5と、金属回路板3の凹部3aの内壁への応力集中を回避するためには、メニスカス角度θは、30〜60°の範囲であることが望ましい。
中でも、このメニスカス角度θを30°以上とすることで、特に、電気素子側に発生する応力を低減することができる。また、メニスカス角度θを60°以下とすることで、特に、金属回路板の凹部の内壁に発生する応力を低減することができる。
さらに、両者を調和させるためにメニスカス角度θは40°以上とすることが望ましく、また、50°以下とすることが望ましい。
また、金属回路板3の凹部底面3bと、電気素子5の金属回路板側の面5bとの距離Lは150〜500μmであることが望ましい。距離Lが150〜500μmの場合には、言い換えると金属回路板3の凹部底面3bと、電気素子5の金属回路板側の面5bの間に介在する導電性接着剤4の厚みが150〜500μmになるため、充分な接続信頼性と電気素子5から発生する熱の放散性を確保できる。
距離Lは、電気素子5と金属回路板3との接続信頼性を確保するために、150μm以上であることが望ましく、特に、200μm以上、さらに300μm以上とすることが望ましい。
また、電気素子モジュールの放熱性を向上させるためには、熱の発生源である電気素子5と他の部材との距離を小さくし、熱の伝達経路を短くすることが望ましい。そのため、距離L、すなわち導電性接着剤4の厚みは500μm以下とすることが望ましく、さらに、400μm以下とすることが望ましい。
また、凹部深さMと距離Lとの差、言い換えると電気素子5が凹部3aに挿入された深さが、50〜500μm、さらに、100〜400μmであることが望ましい。
このような電気素子モジュールにおいて、セラミック基板1は、金属回路板3を支持する支持部材として機能し、酸化アルミニウム質焼結体、窒化珪素質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体等の電気絶縁材料で形成されている。
セラミック基板1は、例えば、酸化アルミニウム質焼結体で形成されている場合は、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、可塑剤、溶剤を添加混合して泥漿状となすとともに該泥漿物を従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にセラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに必要に応じて複数枚を積層して成形体となし、しかる後、これを1200℃以上の温度で焼成することによって、あるいは酸化アルミニウム等の原料粉末に適当な有機溶剤、溶媒を添加混合して原料粉末を調整するとともに該原料粉末をプレス成形技術によって所定形状に成形し、しかる後、前記成形体を1200℃以上の温度で焼成することによって製作される。
セラミック基板1に形成されたメタライズ層2は、タングステン、モリブデン、マンガン等の高融点金属材料より成り、例えば、タングステン粉末に適当な有機バインダー、可塑材、溶剤を添加混合して得た金属ペーストを焼成によってセラミック基板1となるセラミックグリーンシート(セラミックグリーンシート)の表面に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによってセラミック基板1の上面に所定パターン、所定厚みに形成される。
なお、前記メタライズ層2はその表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により形成させておくと、メタライズ層2の酸化腐食を有効に防止することができるとともにメタライズ層2と金属回路板3とのロウ付けを極めて強固になすことができる。従って、前記メタライズ層2の酸化腐蝕を有効に防止し、メタライズ層2と金属回路板3とのロウ付けを強固となすにはメタライズ層2の表面にニッケル、金等の良導電性で、耐蝕性及びロウ材との濡れ性が良好な金属を1乃至20μmの厚みに形成させておくことが好ましい。
セラミック基板1の表面に形成されたメタライズ層2上に金属回路板3を、例えば、銀ロウ材(銀:72重量%、銅:28重量%)やアルミニウムロウ材(アルミニウム:88重量%、シリコン:12重量%)等からなるロウ材を挟んで載置させ、しかる後、これを真空中もしくは中性、還元雰囲気中、所定温度(銀ロウ材の場合は約900℃、アルミニウムロウ材の場合は約600℃)で加熱処理し、ロウ材4を溶融せしめるとともにメタライズ層2の上面と金属回路板3の下面とに接合させることによってセラミック基板1の表面に取着されることとなる。
このような金属回路板3はCuやAl等を主成分とし、W又は/及びMoを含んでも良い。CuやAl等を主成分とする金属回路板3は、CuやAl等のインゴット(塊)に圧延加工方や打ち抜き加工法等、従来周知の金属加工法を施すことによって、例えば、厚さが1.5mmで、メタライズ層2のパターン形状に対応する所定パターン形状に製作される。
また金属回路板3が銅からなる場合、金属回路板3を無酸素銅で形成しておくと、該無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなくロウ材4との濡れ性が良好となり、メタライズ層2へのロウ材4を介しての接合が強固となる。従って、前記金属回路板3はこれを無酸素銅で形成しておくことが好ましい。
金属回路板3に形成される凹部3aは銅やアルミニウム等のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施して金属回路板3を形成する際に同時に形成される、あるいは金属回路板3にプレス加工法やエッチング加工法等を施すことによって金属回路板3上面の所定位置に所定形状に形成される。
また、凹部3aを有する金属回路板3は、その表面にニッケルからなる良導電性で、かつ耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により形成させておくと、金属回路板3と外部電気回路とを電気的に接続する際、その電気的接続が良好となるととともに金属回路板3に電気素子5を半田4を介して接合させる際、その接合を強固とすることができる。従って、凹部3aを有する金属回路板3はその表面にニッケルからなる良導電性で、かつ耐蝕性及びロウ材との濡れ性が良好な金属をメッキ法により形成させておくことが好ましい。
なお、本発明は以上説明した形態のみならず、本発明の趣旨を逸脱しない範囲であれば種々の変更は可能である。
セラミック基板1として、表面にW又はMoメタライズを具備した酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体に、厚さ1mmのCu板、またはAl板を金属回路板3としてSn−Ag−Cuロウ材にて接合したセラミック回路基板を作製した。なお、金属回路板3には、表1に示す凹部3aを具備するものを用いた。また、比較例として凹部3aのない板状の金属回路板3を用いた試料も同様に作製した。
なお、セラミック基板の寸法は、50×50×0.8mmであり、金属回路板3の寸法は、20×20×1.5mmのものを用いた。
次に、金属回路板3の凹部3aに電気素子5搭載後に、金属回路板3の凹部底面3bと、電気素子5の金属回路板側の面5bとの距離Lが表1に示す値となるように、導電性接着剤として半田ペーストを印刷塗布し、その上に電気素子5(ヒーターチップ5)を載置して、360℃の条件で、電気素子5(ヒーターチップ5)をセラミック回路基板に接合し、評価用試料を作製した。なお、それぞれの条件について、それぞれ50個の試料を作製している。
そして、これらの試料のうち、電気素子5の位置ずれがなかった試料を10個用いて−25℃〜150℃の温度サイクル評価を行い、1000サイクル後に電気素子5と半田4および金属回路板3と半田4との接合界面の剥離状態を観察した。10試料中の良品数を表1に示した。また、金属回路板3の凹部3aに半田4にて接合した電気素子5(ヒーターチップ5)に通電した場合の電気素子5の温度が150℃以下となった場合を放熱性:OKと判定した。
Figure 2005072456
本発明の範囲外の金属回路板に凹部を設けず、金属回路板から電気素子までの距離を30〜700μmの範囲で変化させた試料No.31〜35では、電気素子の位置ずれが大きく、さらに金属回路板から電気素子までの距離が大きくなるにつれ、電気素子の位置ずれが大きくなる傾向にあり、その歩留まりは著しく低いものであり、電気素子と金属回路板との接続信頼性も不十分であった。
金属回路板3に凹部3aを設け、寸法差Sを100〜2000μmの範囲で変化させた試料No.1〜7のうち、本発明の範囲外である寸法差が100μmの試料No.1では、製造誤差により電気素子5を実装できなかった。また、本発明の範囲外である寸法差が2000μmの試料No.7は、他の試料に比べ、電気素子5の位置ずれが大きく、実装不良が8/50個発生した。また、温度サイクル後には、熱応力による歪が導電性接着剤と電気素子端部に集中することにより2/10個の不良が発生した。
一方、本発明の寸法差Sが200〜1000μmである試料No.2〜6では、電気素子5実装時の搭載不良が全くなく、実装温度による導電性接着剤4の軟化によるセルフアライメント効果により良好な実装状態が得られた。
また、金属回路上に形成した導電性接着剤のメニスカス角度を、凹部寸法を調整することにより変化させた本発明の試料No.8〜12では、メニスカス角度θが30〜60°の範囲で、接続信頼性、半田実装のいずれについても良好な結果が得られたが、メニスカス角度θが、30°未満で、20°の試料No.12では接続信頼性において劣化が見られた。
また、導電性接着剤量を制御し、M≦Lの状態とした本発明の範囲外であるNo13、14では、接続信頼性は10個中、6、7個の不良が発生し、半田実装時の電子素子5の位置ずれも著しく悪化した。
さらに、凹部底面と電気素子下面間距離を700〜30の範囲で変化させた本発明の試料No.No.15〜20では、距離Lが700μmの場合には接続信頼性、実装性共に良好な結果であるが、熱伝達の悪い導電性接着剤厚みが大きくなる為、放熱性が劣化した。また、距離Lが50μm未満で、30μmである試料No.20の場合には、接着剤層4の厚みが薄く、充分な接続信頼性を確保できなかった。
一方、距離Lが50〜500μmの範囲である試料No.16〜19においては、いずれも良好な結果となった。
また、金属回路板3の材質をAlに変更した試料No.21でも、Cuを用いたものと遜色のない結果となった。
また、セラミック基板1の材質を変更した試料No.22〜24において良好な結果が得られた。
また、電気素子5の挿入深さを30〜600μmの範囲で変化させた試料No.25〜30においては、挿入深さが30μmと浅い試料No.25で、振動などの影響により、若干の位置ずれが発生した。また、挿入深さが500μmを超えて、600μmである試料No.30では、メニスカス角度θが不均一となり、実装信頼性が若干、劣化した。一方、電子素子5の挿入深さを50〜500μmとした試料No.26〜29では、良好な結果が得られた。
本発明の電気素子モジュールを示す概略断面図である。
符号の説明
1・・・・セラミック基板
2・・・・メタライズ層
3・・・・金属回路板
3a・・・凹部
3b・・・金属回路板の凹部底面
3L・・・凹部の平面方向の寸法
4・・・・導電性接着剤
5・・・・電気素子
5b・・・電気素子の金属回路板側の面
5L・・・電気素子の平面方向の寸法

Claims (7)

  1. セラミック基板と金属回路板とを具備するセラミック回路基板における金属回路板上に電気素子が搭載されてなる電気素子モジュールであって、前記金属回路板の前記セラミック基板と当接する側と逆の主面に凹部を形成し、該凹部内に導電性接着剤を介して前記電気素子が搭載されるとともに、前記金属回路板の凹部の平面方向における寸法が前記電気素子の平面方向における寸法よりも大きく、前記金属回路板の凹部の平面方向における寸法と前記電気素子の平面方向における寸法との寸法差Sが200〜1000μmであることを特徴とする電気素子モジュール。
  2. 電気素子の側面と金属回路板の凹部の内壁との間に存在する導電性接着剤の表面と、前記電気素子の側面とがなす角度をメニスカス角度θとしたとき、前記メニスカス角度θが90°未満であることを特徴とする請求項1に記載の電気素子モジュール。
  3. メニスカス角度θが30〜60°であることを特徴とする請求項1又は2に記載の電気素子モジュール。
  4. 金属回路板の凹部底面と、電気素子の金属回路板側の面との距離Lが150〜500μmであることを特徴とする請求項1乃至3のうちいずれかに記載の電気素子モジュール。
  5. 金属回路板の凹部深さMが、距離Lよりも大きく、前記凹部深さMと前記距離Lとの差が50〜500μmであることを特徴とする請求項1乃至4のうちいずれかに記載の電気素子モジュール。
  6. 金属回路板がCu、Alを主成分とする金属からなることを特徴とする請求項1乃至5のうちいずれかに記載の電気素子モジュール。
  7. セラミック基板が酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体から選ばれる1種からなることを特徴とする請求項1乃至6のうちいずれかに記載の電気素子モジュール。
JP2003302928A 2003-08-27 2003-08-27 電気素子モジュール Pending JP2005072456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302928A JP2005072456A (ja) 2003-08-27 2003-08-27 電気素子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302928A JP2005072456A (ja) 2003-08-27 2003-08-27 電気素子モジュール

Publications (1)

Publication Number Publication Date
JP2005072456A true JP2005072456A (ja) 2005-03-17

Family

ID=34407063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302928A Pending JP2005072456A (ja) 2003-08-27 2003-08-27 電気素子モジュール

Country Status (1)

Country Link
JP (1) JP2005072456A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055449B1 (ko) 2009-09-03 2011-08-08 삼성전기주식회사 카메라 모듈
JP2015099930A (ja) * 2014-12-25 2015-05-28 セイコーインスツル株式会社 電子部品、及び電子装置
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP2020068360A (ja) * 2018-10-26 2020-04-30 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
WO2020218193A1 (ja) * 2019-04-26 2020-10-29 デンカ株式会社 セラミックス回路基板および電子部品モジュール
JP7482815B2 (ja) 2021-03-09 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055449B1 (ko) 2009-09-03 2011-08-08 삼성전기주식회사 카메라 모듈
JP2015099930A (ja) * 2014-12-25 2015-05-28 セイコーインスツル株式会社 電子部品、及び電子装置
JP2019041108A (ja) * 2017-08-25 2019-03-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7207904B2 (ja) 2017-08-25 2023-01-18 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP2020068360A (ja) * 2018-10-26 2020-04-30 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7170501B2 (ja) 2018-10-26 2022-11-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
JP2020123723A (ja) * 2019-01-29 2020-08-13 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用
JP7049376B2 (ja) 2019-01-29 2022-04-06 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用
WO2020218193A1 (ja) * 2019-04-26 2020-10-29 デンカ株式会社 セラミックス回路基板および電子部品モジュール
EP3961695A4 (en) * 2019-04-26 2022-06-15 Denka Company Limited CERAMIC SWITCHING SUBSTRATE AND ELECTRONIC COMPONENT MODULE
JP7482815B2 (ja) 2021-03-09 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2003101184A (ja) セラミック回路基板およびその製造方法
JP2005072456A (ja) 電気素子モジュール
JP3850335B2 (ja) セラミック回路基板
JP2003133662A (ja) セラミック回路基板
JP3793562B2 (ja) セラミック回路基板
JP4471470B2 (ja) 半導体装置
JP4646417B2 (ja) セラミック回路基板
JP2002232090A (ja) セラミック回路基板
JP3971554B2 (ja) セラミック回路基板およびこれを用いた半導体モジュール
JP2003324167A (ja) セラミック回路基板
JP2000340716A (ja) 配線基板
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP4721533B2 (ja) セラミック回路基板
JP3677398B2 (ja) セラミック回路基板および電子装置
JP2001210948A (ja) セラミック回路基板
JP2001177194A (ja) セラミック回路基板
JP3688884B2 (ja) セラミック回路基板
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP3709085B2 (ja) セラミック回路基板
JP2003100983A (ja) セラミック回路基板
JP4191860B2 (ja) セラミック回路基板
JP2002076213A (ja) 半導体素子モジュール
JP2004327737A (ja) 複合基板及びその製造方法
JP2002057420A (ja) セラミック回路基板
JP2002009403A (ja) セラミック回路基板および半導体素子モジュール