JP2020123723A - スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用 - Google Patents

スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用 Download PDF

Info

Publication number
JP2020123723A
JP2020123723A JP2020012668A JP2020012668A JP2020123723A JP 2020123723 A JP2020123723 A JP 2020123723A JP 2020012668 A JP2020012668 A JP 2020012668A JP 2020012668 A JP2020012668 A JP 2020012668A JP 2020123723 A JP2020123723 A JP 2020123723A
Authority
JP
Japan
Prior art keywords
spacer system
paste
contact surface
metal element
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020012668A
Other languages
English (en)
Other versions
JP7049376B2 (ja
Inventor
クライン アンドレアス
Klein Andreas
クライン アンドレアス
ヒンリッヒ アンドレアス
Hinrich Andreas
ヒンリッヒ アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG filed Critical Heraeus Deutschland GmbH and Co KG
Publication of JP2020123723A publication Critical patent/JP2020123723A/ja
Application granted granted Critical
Publication of JP7049376B2 publication Critical patent/JP7049376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】本発明は、少なくとも１つのチップ（９０）を基板（７０）と接触させるための、スペーサーシステム（１００、１１０）を製造する方法に関する。【解決手段】この方法は、−銅を含む導電性金属要素（１０、１０'）を提供するステップであって、金属要素（１０、１０'）は、互いに反対側に形成された２つの接触面（１１、１２）を有する、ステップと、金属要素の構造化（１０、１０'）を構成するステップであって、少なくとも１つの第１接触面（１１）に窪み（１５）が形成される、ステップと、少なくとも１つの第１の接触面（１１）、特に、接触する両側（１１、１２）に焼結ペースト（３０）を塗布するステップであって、第１接触面（１１）の窪み（１５）は、少なくとも部分的に焼結ペースト（３０）で満たされている、ステップと、焼結ペースト（３０）を乾燥させるステップであって、塗布された焼結ペースト（３０）の材料の厚さが減少する、ステップと、を含む。【選択図】図１ｅ

Description

本発明は、スペーサーシステムを製造する方法に関する。本発明はさらに、特に、本発明による方法に基づいて製造されるスペーサーシステムに関する。加えて、本発明は、スペーサーシステムの使用に関する。本発明はまた、本発明による少なくとも１つのスペーサーシステムに接続されているチップにも関する。
パワーエレクトロニクスモジュールの性能と耐用年数に関して高まる要求は、上側と下側の両方でパワー半導体に接触するための要件を高めている。例えば、アルミニウムボンドワイヤ接続は従来技術で知られているが、しかし、それらは接触性の点で限界に達している。
パワー半導体への接触に関するその他のソリューションは、広範な曲げプロセスと構造化に基づいている。ここで、そのソリューションは、非常に複雑になることがよくあり、一方で、生産は非常に高価であり、他方では非常に複雑である。
加えて、高さの違いは、さまざまなチップを備えたパワーエレクトロニクスモジュールの製造中、または、それに対応してチップと基板を接続／接触する場合に予想することができる。これには、パワーエレクトロニクスモジュールの製造中に、対応する後処理が必要である。同じことが、異なる材料のさまざまな熱膨張係数の領域における違いに関連して当てはまる。これらが、処理されて、パワーエレクトロニクスモジュールになる。
この先行技術から進んで、本発明の目的は、スペーサーシステムを製造する方法を示すことである。ここで、この方法は、容易に実装できるものであり、また、複雑または高価な材料や処理ステップに基づいていない。
加えて、本発明の目的は、中間製品として使用でき、また、さまざまなタイプのパワーエレクトロニクスモジュールに使用できる、さらに開発されたスペーサーシステムを提供することである。
本発明の目的は、スペーサーシステムのさらに発展した使用を示すことでもある。さらに、本発明の目的は、本発明によるスペーサーシステムを備えたチップを示すことである。
本発明によれば、この目的は、スペーサーシステムの製造方法に関する請求項１の主題によって、少なくとも１つのチップを基板と接触させるためのスペーサーシステムに関する請求項６の主題によって、少なくとも１つのチップを基板と接触させるためのスペーサーシステムの使用に関する請求項１２の主題によって、および、チップに関する請求項１４の主題によって、達成される。
本発明は、
− 銅を含む導電性金属要素の提供するステップであって、金属要素には、互いに反対側に形成された２つの接触面がある、ステップと、
− 金属要素を構造化するステップであって、少なくとも１つの第１の接触面に窪みが形成される、ステップと、
− 少なくとも第１の接触面に、好適には接触する両側に、焼結ペーストを塗布するステップであって、第１の接触面の窪みは、少なくとも部分的に焼結ペーストで満たされている、ステップと、
− 焼結ペーストを乾燥するステップであって、塗布された焼結ペーストの材料の厚さが減少する、ステップと、
を含む、少なくとも１つのチップを基板と接触させるためのスペーサーシステムを製造する方法を示すという考えに基づいている。
本発明による方法で製造されたスペーサーシステムは、少なくとも１つのチップを基板と後で接触させるために使用される。
導電性金属要素は、金属膜または金属ストリップの形、特に、金属フィルム部分の形または金属ストリップ部分の形で存在することができる。ここで、導電性金属要素は銅を含む。導電性要素は、少なくとも１つの純銅の層を含むことが可能である。加えて、導電性金属要素がいくつかの層を含むことが可能である。ここで、少なくとも１つの層が銅で構成されているか、銅で構成されている。
導電性金属要素が提供された後、金属要素が構造化され、ここで少なくとも第１の接触面に窪みが形成される。少なくとも１つのそれぞれの窪みを、金属要素の両方の接触面または２つの対向する接触面に導入することも可能である。窪みは、特に、完全な穿孔または穴を形成しない構造のタイプとして理解されるべきである。代わりに、窪みには、側面のあるフロア面積を持つ構造のタイプが含まれます。ここで、窪みはさまざまな形をとることができる。窪みの底面、すなわち、窪みのフロア面積は、ここで、長方形の形状を持つことができる。特に、窪みのフロア面は正方形または長方形である。
本発明の別の実施形態では、それぞれの窪みが金属要素の両側に、すなわち、接触する両側に導入されることが可能である。ここでそのような場合の窪みは、好ましくは同じ基本形状を有する。これにより、製造プロセスが簡素化される。本発明の特に好ましい実施形態では、窪みは調和して配置される。
本発明による方法の１つのステップは、少なくとも第１の接触面に、できれば接触する両側に焼結ペーストを塗布することを含む。ここで、前の手順で組み込まれた窪みには、焼結ペーストが充填される。金属要素の追加の表面を、特に追加の接触面に提供することも可能である、これは、可能性として、焼結ペーストを使用して、または、対応する焼結ペーストをそこに塗布するために窪みを有さない。
第１の接触面の窪みは、少なくとも部分的に焼結ペーストで満たされている。これは、窪み全体が焼結ペーストで完全に充填されていないことを意味する。焼結ペーストは、好ましくは、凹部のフロア面全体が焼結ペーストでコーティングされるように、少なくとも１つの凹部に導入される。しかしながら、窪み全体が絶対に必要というわけではない。すなわち、その深さのすべて、焼結ペーストで完全に満たされる。
しかしながら、使用する焼結ペーストに応じて、窪みは焼結ペーストで完全に満たされている、または、窪みに導入された焼結ペーストが窪みの縁から突出するように、焼結ペーストを塗布すると規定することができます。言い換えると、焼結ペーストは、窪みの領域における第１の接触面から突出することもあり得る。後続の乾燥ステップにおいて、塗布された焼結ペーストの材料の厚さが、それに応じて、減少する。焼結ペーストは、好ましくは、塗布され乾燥された焼結ペーストを有する窪みが、次に、窪みの側縁部領域を解放するように乾燥される。そのため、塗布され乾燥された焼結ペースト自体の窪みがキャビティを形成する。
少なくとも部分的に窪みに配置された焼結ペーストは、キャビティを形成することを可能にし、これにより、後でチップの配置を容易にする。
特に、亜鉛メッキにおいて、焼結ペーストを塗布される前の構造化金属要素をメタライズすることは可能である。
本発明による方法の別の実施形態では、接触面に、特に第２の接触面に一時的な予備定着剤を少なくとも部分的に塗布することが可能である。特に、仮定着剤は、焼結ペーストで満たされた窪みのない金属要素の接触面に塗布する。
乾燥した焼結ペーストを含む金属要素を一時的なキャリアに塗布することが可能である。特に、この場合の金属要素は、いくつかの連続した金属要素部品を含む。これは、キャリアに個別に配置することができる。既に分離された金属要素を一時的なキャリアに付ける、または配置することもできる。
本発明の特に好ましい実施形態では、乾燥された焼結ペーストを有する金属要素は、第２の接触面が一時的キャリアに面するように一時的キャリアに付けられる。結果として、第２の接触面は、オプションで窪みを持たない金属エレメントの側面を含む。ただし、一時的な事前修正エージェントがある可能性がある。
一時的キャリアは、ウェーハフレームまたはウェーハフレームの一部であり得る。このウェーハフレームは、特別なフィルムを有することが好ましい。ピックアンドプレースプロセスのフレームワーク内で、構造化金属要素は、一時的なキャリアから再び取り外すことができる。中間製品には、すでにチップが付いている可能性がある。ここでは、チップは焼結材料に付けられる。これは、少なくとも部分的に窪みに形成される。
加えて、乾燥した焼結ペーストを有する金属要素をワッフルパックに包装して搬送することができる。
全体として、少なくとも１つのチップを基板と接触させるためのスペーサーシステムを製造するための本発明による方法は、極めて容易に実施できることが明らかである。本発明による方法は、複数の異なるスペーサーシステムに適している。
さらに、特に、本発明の第２の態様は、少なくとも１つのチップを基板と接触させるためのスペーサーシステムを示している。特に、本発明に従って製造されたスペーサーシステムがここに含まれる。
言い換えると、スペーサーシステムにはスペーシングシステムが含まれる。スペーサーシステムは、銅を含み、互いに反対側にある２つの接触面を有する導電性金属要素を含む。ここで、少なくとも１つの第１の接触面に窪みが形成され、乾燥した焼結ペーストが接触面の両方に形成される。
乾燥させた焼結ペーストの窪みがキャビティを形成するように、窪みは乾燥した焼結ペーストで部分的に満たされる。ここで、スペーサーシステムは一時的なキャリアに付けられる。スペーサーシステムについては、本発明による方法に関連して既に示された説明が適用される。
導電性金属要素は、銅または銅合金を含む少なくとも１つの層を含む。言い換えると、導電性金属要素の少なくとも１つの層は銅材料を有する。加えて、導電性金属要素は、モリブデン−銅材料（ＭｏＣｕ）および／またはタングステン−銅材料（ＷＣｕ）および／または銅−モリブデン−銅複合材（ＣｕＭｏＣｕ）であり得る。
焼結ペーストは、銀焼結ペーストを含むことが好ましい。乾燥した銀焼結ペーストは、好ましくは、すでに塗って乾燥させて、特に事前乾燥済みの銀焼結ペーストが、後続の焼結プロセスの実行中に、チップおよび／または基板への対応する接続を確立できるように、残留反応性を有する。
一時的な予備定着剤は、好ましくは、特に接着点の形で、第２の接触面に少なくとも部分的に形成される。
例えば、予備定着剤は接着剤であり得る。加えて、予備定着剤は、圧力で活性化可能な接着剤である可能性がある。
予備定着剤を少なくとも１つの接触面に、特に第二の接触面に、ストリップなど平らなように塗布することも可能である。予備定着剤は、好適には、その中に焼結ペースト材料が配置された窪みのないスペーサーシステムの側面に塗布される。
加えて、一時的予備定着剤は、第２の接触面上の焼結ペーストの側面に形成されることが好ましい。フラット、たとえば、ストライプ、正方形または長方形の、第二接触面のセクションは、焼結ペーストでコーティングされることが可能である。したがって、一時的予備定着剤は、この焼結ペーストまたは焼結ペーストセクションの横方向の境界として設計することができる。ここで、一時的な予備定着剤は、焼結ペーストセクションから間隔を空けることができる。
十分な事前修正を有効にするには、任意に形成された一時的予備定着剤は、焼結ペーストよりも厚い材料を有することが好ましい。言い換えると、一時的仮定着剤が焼結ペーストの上に突き出ることがあり、これにより、特に一時的なキャリアおよび／または基板に，追加のコンポーネントへの金属要素の固定が可能になる。
スペーサーシステムの少なくとも１つのキャビティは、乾燥した焼結ペーストセクションと金属要素の内側の側縁部によって形成することができる。金属要素の内側の側縁は、金属要素に導入された窪みの内側の側縁の部分を含む。結果として、キャビティは固定部として機能する。キャビティに導入または配置された半導体素子、特にチップは、実際の焼結ステップの前に、すでに、そのようなキャビティ内で容易に滑ることはできない。
本発明によるスペーサーシステムは、上部半導体またはチップ側および半導体素子の下またはチップの下の両方の使用済み材料の種々の熱膨張係数による高さまたは製造技術に関する差を相殺することを可能にする。例えば、これは、異なるチップの上側、例えば、ＩＧＢＴとダイオードが、銅のリードフレームと接触しており、一方、ゲート接点はワイヤボンドで設計されている場合であり得る。このような場合に使用される結合ループには特定の高さがあり、上部リードフレームに触れてはならない。
特に、エンボス加工は、金属要素の構造化に、特に、金属要素の第１の接触面に窪みを形成または導入するために使用できる。
形成された窪みにより、焼結ペーストを窪みに導入しやすくなる。例えば、焼結ペーストは、掻き取りプロセス（ｓｃｒａｐｉｎｇ ｐｒｏｃｅｓｓ）によって窪みに導入できる。
スペーサーシステムのキャビティは、好ましくはそのような方法で設計されている。すなわち、接着剤、例えば、焼結接着剤またはポリマーが、キャビティにチップを取り付ける前に、キャビティに導入することができるような、キャビティには高さがある。例えば、このような接着剤は、ディスペンサーまたはジェットを使用してキャビティに導入できる。キャビティに接着剤を導入する利点は、チップと金属要素の間に中空スペースが形成されないことである。結果として、これは、最終成形および／または射出成形および／または鋳造により問題なく行われる。
さらに、特に、本発明の第２の態様は、少なくとも１つのチップを基板と接触させるための本発明によるスペーサーシステムの使用に関する。ここでの使用には、次のステップが含まれる。
− 基材を提供するステップと、
− 導電性金属要素を、乾燥した焼結ペーストと、必要に応じて形成された予備定着剤と一緒に、一時的なキャリアから取り外すステップと、
− 導電性金属要素を、乾燥した焼結ペーストおよびオプションで形成された予備定着剤とともに、第２の接触面が基板に面するように基板に付けるステップと、
− 少なくとも１つのチップを少なくとも１つのキャビティに配置するステップと、−スペーサーシステムをチップと基板で焼結するステップ。
本発明による使用は、第２のスペーサーシステムの使用をさらに含むことができ、ここで、第２のスペーサーシステムは、１つの第１のスペーサーシステムに接続されたチップに付けられ、チップとともに焼結される。
異なるコンポーネント間の高さの差は、本発明によるスペーサーシステムまたは本発明によるスペーサーシステムの使用により相殺することができる。上側の後続の接触は、標準コンポーネントを使用して容易かつコスト効率よく製造できる。特に、上側の接触には、ディンプルリードフレームまたはＤＣＢを使用できる。
加えて、スペーサーシステムを使用して、ボンドワイヤ接続用の追加スペースを作成できる。特に、このようなボンドワイヤ接続は、ゲート接続に使用できる。
加えて、ＣＴＥ（熱膨張係数）または膨張係数は、対応する材料の選択により調整できる。中間製品としてのスペーサーシステムの利点は、さらに、パワーエレクトロニクスモジュールの製造業者により、キャリアから直接取り外すことができ、対応して、さらに処理されることである。特に、これは、ダイの取り付けと同時に行うことができる。
本発明の別の態様は、本発明によるスペーサーシステムと接続されているチップに関する。チップはスペーサーシステムのキャビティにあり、焼結ペーストとオプションの追加の定着剤によってスペーサーシステムと接続されている。
加えて、本発明による２つのスペーサーシステムにチップを接続するか、後者と接触させることが可能である。言い換えると、そのような場合、各チップ接触面は、本発明によるスペーサーシステムに接続されることが好ましい。
キャビティは、固定補助具および／または取り付け補助具を形成する。特に、自動フィッティングプロセスと組み合わせて、キャビティは、フィッティングエイドとしても機能する。そのようなキャビティは、光学検出システムによって容易に検出することができる。例えば、これは、レーザースキャナーを使用して実行できる。
以下、添付図面を参照して、例示的な実施形態に基づいて本発明をより詳細に説明する。
図１ａ−１ｅは、スペーサーシステムを製造するための本発明による方法の個々のステップを示す図である。 図１ａ−１ｅは、スペーサーシステムを製造するための本発明による方法の個々のステップを示す図である。 図１ａ−１ｅは、スペーサーシステムを製造するための本発明による方法の個々のステップを示す図である。 図１ａ−１ｅは、スペーサーシステムを製造するための本発明による方法の個々のステップを示す図である。 図１ａ−１ｅは、スペーサーシステムを製造するための本発明による方法の個々のステップを示す図である。 図２ａ−２ｃは、本発明によるスペーサーシステムの本発明による使用における個々のステップを示している。 図２ａ−２ｃは、本発明によるスペーサーシステムの本発明による使用における個々のステップを示している。 図２ａ−２ｃは、本発明によるスペーサーシステムの本発明による使用における個々のステップを示している。
図１ａは、調製された導電性金属要素１０および１０'を示す。これは、スペーサーシステムの製造に使用される。導電性金属要素１０および１０'は、銅または銅合金を含む少なくとも１つの層を含む種類の金属要素を含む。加えて、導電性金属要素は、モリブデン−銅材料および／またはタングステン−銅材料および／または銅−モリブデン−銅複合材料を含むことが可能である。
金属要素１０および１０'はそれぞれ、第１接触面１１および第２接触面１２を有する。金属要素１０は、第１接触面１１に凹部１５を有する。金属要素１０'もまた、接触面１１にそのような凹部１５を有する。対照的に、金属要素１０の第２の接触面１２には窪みがない。
金属要素１０'は、第２の接触面１２に別の凹部１５'を有する。第２の接触面１２の凹部１５'は、第１の接触面１１の凹部１５と設計において一致している。窪み１５および１５'は、それぞれ、フロア面１６および（内側）側縁部１７によって形成される。
図１ｂに示すように、金属要素１０および１０'は被覆することができる。ここで、コーティング２０は、接触面１１および１２と凹部１５および１５'の両方に形成される。窪み１５と１５'に関連して、これは、フロア面１６と側縁部１７の両方に関係する。コーティングは、亜鉛めっきプロセスの枠組み内で行われることが好ましい。例えば、コーティング２０は、後で付けられる焼結ペーストの改善された接続と同様に、耐食性をもたらし得る。
図１ｃは、焼結ペースト３０が金属要素１０および１０'の両側１１および１２に塗布されることを示している。特に、焼結ペースト３０が窪み１５および１５'に導入される。金属要素１０では、焼結ペースト３０も第２の接触面１２に塗布される。焼結ペースト３０は、好ましくは銀焼結ペーストである。
例えば、窪み１５および１５'への塗布には、掻き取りプロセスを使用することができる。結果として、焼結ペースト３０は、スクレーパーの助けを借りて窪み１５および１５'にかき集めることができる。焼結ペースト３０が最初に塗布された状態または充填された状態で、焼結ペースト３０の材料の厚さは、窪み１５および１５'が焼結ペースト３０で完全に満たされるようなものである。
予備定着剤３１も、金属要素１０の第２の接触面１２に塗布される。例えば、予備定着剤３１は接着剤である。予備定着剤３１は、接着点の形態で付けることができる。特に、予備定着剤３１は、焼結ペースト３０の隣の第２の接触面１２に塗布される。
図１ｄは、乾燥状態の金属要素１０および１０'を示す。乾燥プロセスは、焼結ペースト３０の材料厚さの減少をもたらす。厚さの減少は、キャビティ４０、４０'を窪み１５および１５'とともに形成する。キャビティ４０、４０'は、ここで、乾燥した焼結ペースト３５によって形成され、再び、凹部１５および１５'の内側の側縁４１が露出される。
乾燥プロセスの結果として、点で塗布された予備定着剤３１も、その高さとともに減少する。しかしながら、仮予備定着剤は、乾燥状態であっても、乾燥焼結ペースト３５よりも材料の厚さが大きい。
図１ｄに示すように、乾燥焼結ペースト３５と予備定着剤３１の両方を含む金属要素１０および１０'は、一時的なキャリア４５に配置される。このフォームでは、金属要素１０および１０'は、一時的なキャリア４５とともに、スペーサーシステム１００または１１０をもたらす。この状態で、スペーサーシステム１００および１１０は、別の生産現場、またはパワーエレクトロニクスモジュールの顧客または製造業者に輸送することができる。一時的キャリア４５は、フィルムフレームである。
図２ａ−２ｃは、スペーサーシステム１００および１１０の追加の使用を示している。ピックアンドプレースプロセスの枠組み内で、スペーサーシステム１００とスペーサーシステム１１０の両方が一時的キャリア４５から取り外される。これは、ノズル６０の助けを借りて行うことができる。
第１の接触面１１にのみ窪み１５があるスペーサーシステム１００は、基板７０上に最初に配置される。次に、チップ９０をキャビティ４０に配置することができる。キャビティ４０は、嵌合補助具または固定補助具として機能する。まだ焼結されていない状態では、チップ９０がキャビティ４０に一時的に固定されるように、チップ９０は少なくとも横方向に滑ることができない。
チップ９０がキャビティ４０に配置される前に、キャビティにさらに接着剤、特に、焼結接着剤またはポリマーを充填することができる。例えば、この方法で塗布された接着剤は、ディスペンサーまたはジェットを使用して塗布できる。結果として、チップ９０と金属要素１０との間に中空空間は形成されない。
図２ｃに示すように、次に、スペーサーシステム１１０をチップ９０上に配置することができる。凹部１５'が形成された第２の接触面１２は、ここでチップ９０に塗布される。凹部１５'に形成され、その間に乾燥される焼結ペースト３５は、したがって、スペーサーシステム１１０を使用したチップ９０の接触、具体的には、上部の接触を可能にする。
図２ｃに示す形式では、スペーサーシステム１００および１１０と共にチップは、基板とともに焼結され得る。特に図２ａ−２ｃに示されている手順によって明らかにされたように、本発明によるスペーサーシステム１００、１１０、および本発明によるこれらのスペーサーシステム１００および１１０の使用は、製造されるパワーエレクトロニクスモジュールの異なる要素間の高さの差を容易に相殺することを可能にする。
本発明は、例示的な実施形態に基づく説明に限定されない。代わりに、本発明は、それぞれの新しい特徴および特徴の組み合わせを含む。ここで、この特徴またはこの組み合わせ自体が特許請求の範囲または例示的な実施形態で明示的に指定されていなくても、これには特に、クレームの特徴の任意の組み合わせが含まれる。
［参照リスト］１０、１０'金属要素１１第１の接触面１２ 第２の接触面１５、１５'窪み１６フロア表面１７サイドエッジ２０コーティング３０焼結ペースト３１定着剤３５乾燥焼結ペースト４０キャビティ４１内側サイドエッジ４５一時的キャリア６０ノズル７０基板９０チップ１００スペーサーシステム１１０スペーサーシステム

Claims (14)

  1. 銅を含む、導電性金属要素（１０、１０'）を供給するステップであって、該金属要素（１０、１０'）は、互いに反対側に形成された２つの接触面（１１、１２）有する、ステップと、
    前記金属要素（１０、１０'）を構造化するステップであって、少なくとも１つの第１接触面（１１）に、窪み（１５）が形成される、ステップと、
    前記少なくとも１つの第１接触面（１１）に焼結ペースト（ｓｉｎｔｅｒ ｐａｓｔｅ）（３０）を塗布するステップであって、好適には、接触する両側（１１、１２）に塗布し、該第１接触面（１１）の前記窪み（１５）は、少なくとも部分的に焼結ペースト（３０）で満たされている、ステップと、
    前記焼結ペースト（３０）を乾燥するステップであって、前記塗布された焼結ペースト（３０）の材料の厚さが減少する、ステップと、
    のステップで構成される、少なくとも１つのチップ（９０）を基板（７０）と接触させるためのスペーサーシステム（１００、１１０）の製造の方法。
  2. 焼結ペースト（３０）を塗布する前に、前記構造化された金属要素（１０、１０'）は金属化され、特に亜鉛メッキされることを特徴とする、請求項１に記載の方法。
  3. 一時的な予備定着剤（３１）は、少なくとも部分的に接触面（１１、１２）、特に前記第２接触面（１２）に塗布される、ことを特徴とする、請求項１または２に記載の方法。
  4. 前記金属要素（１０、１０'）は、乾燥焼結ペースト（３５）を含み、一時的キャリア（４５）に塗布されることを特徴とする、請求項１ないし３のいずれか１項に記載の方法。
  5. 前記金属要素（１０、１０'）は、前記第２接触面（１２）が前記一時的キャリア（４５）に面するように、前記一時的キャリア（４５）に塗布されることを特徴とする、請求項４に記載の方法。
  6. 少なくとも１つのチップ（９０）を基板（７０）と接触させるための、特に、請求項１−５のいずれか１項に記載の方法に基づいて製造されるスペーサーシステム（１００、１１０）であって、
    銅と、互いに反対側に形成された２つの接触面（１１、１２）とを備える導電性金属要素（１０、１０'）を備え、
    少なくとも１つの第１接触面（１１）に窪み（１５）が形成され、乾燥焼結ペースト（３５）が、第１接触面（１１）、好適には、接触する両側（１１、１２）に形成され、
    前記窪み（１５）は、前記乾燥焼結ペースト（３５）を含む前記窪み（１５）がキャビティ（４０）を形成するように、乾燥焼結ペースト（３５）で部分的に満たされており、
    前記スペーサーシステム（１００、１１０）は、好適には、一時的キャリア（４５）に適用される、
    スペーサーシステム（１００、１１０）。
  7. 前記導電性金属要素（１０、１０'）は、
    銅または銅合金を含む少なくとも１つの層を含む、および／または、
    モリブデン−銅材料（ＭｏＣｕ）および／または
    タングステン−銅材料（ＷＣｕ）および／または
    銅−モリブデン−銅複合材料（ＣｕＭｏＣｕ）
    であることを特徴とする、
    請求項６に記載のスペーサーシステム（１００、１１０）。
  8. 前記乾燥焼結ペースト（３５）は銀の焼結ペーストであることを特徴とする、請求項６または７に記載のスペーサーシステム（１００、１１０）。
  9. 一時的予備定着剤（３１）は、前記第２の接触面（１２）に、特に接着点の形で、少なくとも部分的に形成されることを特徴とする、請求項６ないし８のいずれか１項に記載のスペーサーシステム（１００、１１０）。
  10. 前記一時的予備定着剤（３１）は、前記第２接触面（１２）上の前記乾燥焼結ペースト（３５）の前記側面に形成され、好適には、前記焼結ペースト（３５）よりも大きい材料厚さを有する、ことを特徴とする、請求項９に記載のスペーサーシステム（１００、１１０）。
  11. 前記少なくとも１つのキャビティ（４０）は、乾燥した焼結ペースト部分（３５）および前記金属要素（１０、１０'）の内側側縁部（４１）によって形成されることを特徴とする、請求項６ないし１０のいずれか１項に記載のスペーサーシステム（１００、１１０）。
  12. 基材（７０）を提供するステップと、
    任意選択的に、乾燥焼結ペースト（３５）および任意選択的に、一時的キャリア（４５）から形成された予備定着剤（３１）と一緒に、導電性金属要素（１０、１０'）を取り外すステップと、
    前記導電性金属要素（１０、１０'）を、前記乾燥焼結ペースト（３５）および任意選択的に形成された予備定着剤（３１）とともに、前記第２の接触面（１２）が前記基板（７０）に面して配置されるように、前記基板（７０）上に塗布するステップと、
    前記少なくとも１つのチップ（９０）を前記少なくとも１つのキャビティ（１５）に配置するステップと、
    前記スペーサーシステム（１００、１１０）を、前記チップ（９０）および前記基板（７０）とともに焼結するステップと
    を含む、少なくとも１つのチップ（９０）を基板（７０）と接触させるための、請求項６ないし１１のいずれか１項に記載のスペーサーシステム（１００、１１０）の使用。
  13. 第２のスペーサーシステム（１１０）が、第１のスペーサーシステム（１００）に接続されたチップ（９０）に付けられ、前記チップ（９０）とともに焼結されることを特徴とする、請求項１２に記載の使用。
  14. 請求項６ないし１１のいずれか１項に記載の、少なくとも１つのスペーサーシステム（１００、１１０）に接続されたチップ（９０）。
JP2020012668A 2019-01-29 2020-01-29 スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用 Active JP7049376B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19154256.2A EP3690936A1 (de) 2019-01-29 2019-01-29 Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
EP19154256.2 2019-01-29

Publications (2)

Publication Number Publication Date
JP2020123723A true JP2020123723A (ja) 2020-08-13
JP7049376B2 JP7049376B2 (ja) 2022-04-06

Family

ID=65268747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020012668A Active JP7049376B2 (ja) 2019-01-29 2020-01-29 スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用

Country Status (2)

Country Link
EP (1) EP3690936A1 (ja)
JP (1) JP7049376B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072456A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電気素子モジュール
WO2013045345A2 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund zum verbinden von elektronischen bauteilen umfassend eine ausgleichsschicht, anbindungsschichten und verbindungsschichten
JP2016197723A (ja) * 2015-04-02 2016-11-24 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP2009164208A (ja) * 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
DE102011005322B4 (de) * 2011-03-10 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE102014114982B4 (de) * 2014-10-15 2023-01-26 Infineon Technologies Ag Verfahren zum Bilden einer Chip-Baugruppe
EP3086361A3 (de) * 2015-04-02 2017-01-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072456A (ja) * 2003-08-27 2005-03-17 Kyocera Corp 電気素子モジュール
WO2013045345A2 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund zum verbinden von elektronischen bauteilen umfassend eine ausgleichsschicht, anbindungsschichten und verbindungsschichten
JP2016197723A (ja) * 2015-04-02 2016-11-24 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品

Also Published As

Publication number Publication date
EP3690936A1 (de) 2020-08-05
JP7049376B2 (ja) 2022-04-06

Similar Documents

Publication Publication Date Title
US7495179B2 (en) Components with posts and pads
US10529638B2 (en) Molded air cavity packages and methods for the production thereof
US20070246808A1 (en) Power semiconductor module having surface-mountable flat external contacts and method for producing the same
CN102132403B (zh) 模制超薄半导体管芯封装和使用该封装的系统及其制造方法
US20030001289A1 (en) Resin-sealed semiconductor device and manufacturing method thereof
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
WO2006004672A1 (en) Components with posts and pads
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP7233304B2 (ja) 発光装置、および、その製造方法
JP7049376B2 (ja) スペーサーシステムの製造方法、スペーサーシステム、スペーサーシステムとチップの使用
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
US9559078B2 (en) Electronic component
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
JP2011040640A (ja) 半導体装置の製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JP2000164934A (ja) 面実装型ｌｅｄ装置およびその製造方法
CN116978795A (zh) 扇出型封装体的制备方法
JP3956530B2 (ja) 集積回路の製造方法
JP2022086084A (ja) 電子回路装置の製造方法
CN111952265A (zh) 包括锁定凹陷的夹具
CN117080092A (zh) 扇出型封装体的制备方法
CN110828386A (zh) 包括凹陷的半导体器件及其制作方法
JPH07326850A (ja) 半導体素子の封止構造及び半導体素子の封止方法
JP2002134646A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220325

R150 Certificate of patent or registration of utility model

Ref document number: 7049376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150