CN110828386A - 包括凹陷的半导体器件及其制作方法 - Google Patents

包括凹陷的半导体器件及其制作方法 Download PDF

Info

Publication number
CN110828386A
CN110828386A CN201910733034.4A CN201910733034A CN110828386A CN 110828386 A CN110828386 A CN 110828386A CN 201910733034 A CN201910733034 A CN 201910733034A CN 110828386 A CN110828386 A CN 110828386A
Authority
CN
China
Prior art keywords
shaped recess
die
couplant
semiconductor
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910733034.4A
Other languages
English (en)
Inventor
T·贝默尔
M·施塔德勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110828386A publication Critical patent/CN110828386A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334—Bonding interfaces of the layer connector
    • H01L2224/83345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种半导体器件，其包括：管芯载体，其包括位于所述管芯载体的第一表面上的X形凹陷；半导体管芯，其布置在所述管芯载体的所述第一表面之上并且至少部分地覆盖所述X形凹陷；以及耦合剂，其将所述半导体管芯附接至所述管芯载体，其中，所述耦合剂至少部分地布置在所述X形凹陷中，其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且在投射到所述管芯载体的所述第一表面上的正交投影中在所述半导体管芯的轮廓之上延伸。

Description

包括凹陷的半导体器件及其制作方法
技术领域
本公开涉及包括凹陷的半导体器件以及用于制作这种半导体器件的方法。
背景技术
半导体器件可以包括又被称为管芯载体的衬底以及通过诸如(软)焊料或粘合剂的耦合剂而附接至管芯载体的半导体。理想地，半导体管芯被附接至管芯载体，使得半导体管芯的背侧或底侧(面向管芯载体的一侧)完全被耦合剂覆盖，以使耦合剂的渗出最小，以使由硬化的耦合剂引入到半导体管芯中的应力最小，以使硬化的耦合剂包括最少的孔隙，并且使半导体管芯相对于管芯载体的倾斜最小。与这些要求的偏差可能(例如)导致半导体器件表现出亚最佳的电气、热或机械特性，导致有缺陷的器件，或者导致寿命缩短的器件。
这些和其它问题由独立权利要求的主题解决。从属权利要求进一步描述了有利的示例。
发明内容
本公开的第一方面涉及一种半导体器件，其包括：管芯载体，其包括位于管芯载体的第一表面上的X形凹陷；布置在所述管芯载体的第一表面之上并且至少部分地覆盖所述X形凹陷的半导体管芯；以及将所述半导体管芯附接至所述管芯载体的耦合剂，其中，所述耦合剂至少部分地布置在所述X形凹陷中，其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且在投射到管芯载体的第一表面上的正交投影中在所述半导体管芯的轮廓之上延伸。
本公开的第二方面涉及一种半导体器件，其包括：管芯载体，其包括位于管芯载体的第一表面上的X形凹陷；布置在所述管芯载体的所述第一表面之上并且至少部分地覆盖所述X形凹陷的半导体管芯；以及将所述半导体管芯附接至所述管芯载体的耦合剂，其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且其中，所述X形凹陷的每个臂的主要部分由相应臂的直边形成。
本公开的第三方面涉及一种用于制作半导体器件的方法，其中，所述方法包括：提供管芯载体，所述管芯载体包括位于管芯载体的第一表面上的X形凹陷；在所述X形凹陷的中心之上沉积耦合剂；以及将半导体管芯附接至所沉积的耦合剂，其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且在投射到管芯载体的第一表面上的正交投影中在所述半导体管芯的轮廓之上延伸。
附图说明
附图示出了示例，并且连同文字描述一起用于解释本公开的原理。其它示例以及本公开的预期优点中的很多优点将被容易地认识到，因为通过参考下文的具体实施方式，这些优点将得到更好的理解。附图中的元件未必是相对于彼此按比例绘制的。类似的附图标记表示对应的类似部分。
图1包括图1A-1C，并且在图1A和图1B中示出了半导体器件的自顶向下视图，并且在图1C中示出了图1A的半导体器件的截面图。
图2示出了可以包括在诸如图1A-1C中所示的半导体器件之类的半导体器件中的管芯载体的透视图。
图3示出了可以包括在诸如图1A-1C中所示的半导体器件之类的半导体器件中的另一管芯载体以及具有非方形的矩形形状的半导体管芯。
图4包括图4A-4C，并且在图4A和图4B中示出了处于各种制作阶段中的半导体器件。图4C示意性地示出了在将半导体管芯向下压到管芯载体上时耦合剂被按压的方向。
图5示意性地示出了管芯载体中的凹陷的可以突出到半导体管芯的轮廓之外的部分可以如何充当逸气通道。
图6示出了用于制作半导体器件的方法的流程图。
具体实施方式
下文进一步描述的半导体管芯可以具有不同类型，可以是由不同技术制造的，并且可以包括(例如)集成的电路、光电回路或者机电回路和/或无源器件、逻辑集成电路、控制电路、微处理器、存储器件等。
下文描述的管芯载体可以是用于封装的(永久性)器件载体。所述载体可以包括任何种类的材料或由其构成，所述材料例如是陶瓷或金属材料、铜或铜合金或者铁/镍合金。所述载体可以与半导体管芯的一个接触元件机械和电连接。半导体管芯可以通过焊接或者借助于粘合剂的粘附而连接至载体。
图1A示出了包括管芯载体110以及布置在管芯载体110的第一表面111之上的半导体管芯120的半导体器件100的自顶向下视图。半导体管芯120通过耦合剂140附接至管芯载体110的第一表面111(比较图1C)。
管芯载体110包括布置在第一表面111上的X形凹陷130。半导体管芯120被布置在第一表面111之上，以使其至少部分地覆盖X形凹陷。半导体管芯120被布置在第一表面111之上，以使X形凹陷130的四个臂131中的每者指向半导体管芯120的拐角121。
管芯载体110可以(例如)具有与半导体管芯120大致相同的横向尺寸，或者其可以(例如)大约是半导体管芯120的两倍大、三倍大乃至更大。
X形凹陷130的外形尺寸可以被设定为使得在投射到管芯载体110的第一表面111上的正交投影中，四个臂131中的每者在半导体管芯120的轮廓122之上延伸。具体而言，四个臂131中的每者的突出部分132可以在轮廓122处被暴露。
半导体管芯120可以被布置在X形凹陷130之上，以使得在投射到管芯载体110的第一表面111上的正交投影中，半导体管芯120的中心和X形凹陷130的中心重合。半导体管芯120可以是任何种类的管芯，例如，功率管芯、逻辑管芯、晶体管等。
管芯载体110可以包括金属、金属合金、塑料或层合物，或者由金属、金属合金、塑料或层合物构成。管芯载体110可以(例如)是引线框架、DCB(直接铜接合)、DAB(直接铝接合)、AMB(活性金属钎焊)衬底(的部分)。根据示例，管芯载体110可以是本领域已知的被配置为承载半导体管芯的任何稳定零件。
耦合剂140可以被部分地或者完全地布置在轮廓122内，处于半导体管芯120之下。根据示例，耦合剂140可以在第一表面111上略微延伸到轮廓122之外。耦合剂140至少部分地布置在X形凹陷130中。耦合剂140可以是焊料，例如软焊料，或者可以是粘合剂，例如导电焊膏或非导电焊膏。耦合剂140可以被配置为将半导体管芯120的底侧上的电极电耦合至管芯载体110。
X形凹陷130的宽度w(特别是，X形凹陷130的四个臂131的宽度w)可以小于或者大于50μm、大于100μm、大于300μm、大于500μm、大于700μm、大于1mm乃至大于2mm。X形凹陷130的深度d(比较图1C)可以处于20μm到100μm的范围内，特别是大约40μm、大约60μm、或者大约80μm。深度d也可以大于100μm。突出部分132可以突出至少50μm、至少100μm或者至少200μm的最小突出距离p。
根据示例，X形凹陷130覆盖半导体管芯120的轮廓122之下的面积的至少10％、或者至少30％、或者至少50％。
根据示例，X形凹陷130的每个臂131的至少主要部分由相应臂131的直边133形成，如图1A所示。具体而言，直边133可以在相应臂的长度的至少50％-100％的范围内是直的，如图1A所示。根据示例，直边133可以是平行直边，仍然如图1A所示。
半导体器件100可以还包括包封半导体管芯120的包封主体(未示出)。包封主体可以包括模制件或由模制件构成。包封主体可以被布置在管芯载体110的第一表面111之上，并且其可以填充X形凹陷130的突出部分132(至少在突出部分132未被耦合剂140填充的情况下)。
图1B示出了另一半导体器件200的自顶向下视图，半导体器件200可以与半导体器件100等同，除了下文描述的差异之外。
在图1A中所示的半导体器件100的示例中，X形凹陷130的四个臂131在X形凹陷130的中心处连接。在图1B的半导体器件200的示例中，四个臂131在X形凹陷130的中心处不连接。相对的臂131之间的间隔s可以为大约20μm、大约50μm、大约100μm、大约200μm、大约500mm，大约1mm、乃至超过1mm。
图1C示出了图1A的半导体器件100的沿线A-A’的侧视图。半导体管芯120可以被布置在管芯载体110上，以使得半导体管芯120和第一表面111几乎、乃至完全平行。换言之，半导体管芯120可以被布置在管芯载体110上而没有任何倾斜，或者至少没有任何显著倾斜。
耦合剂140可以完全填充X形凹陷130，至少在半导体管芯120的轮廓122下方。半导体管芯120的侧面123可以没有耦合剂140，或者耦合剂140可以至少部分地覆盖侧面123。
深度d可以在整个X形凹陷130之上是等同或者至少大体上等同的。根据示例，所述深度在每个臂131的端部处(在突出部分132处)可以比在X形凹陷的其余部分中更小。这可能归因于X形凹陷130的制作工艺。
图2示出了除了下文提及的差异之外可以与管芯载体110等同的管芯载体300的透视图。
在管芯载体300中，X形凹陷包括四个臂131以及布置在四个臂131的中心处的盆凹(basin)134。盆凹134和四个臂131可以具有等同的深度d。盆凹134可以具有任何适当的横向尺寸，例如处于100μm到5mm乃至更大的范围内。盆凹134可以(例如)具有矩形、方形或圆形形状，参见上文。在盆凹134具有矩形或方形形状的情况下，四个臂131可以从盆凹134的拐角延伸，如图2所示。
盆凹134的尺寸可以被设定为使得处于半导体管芯120下方的面积的仅部分被盆凹134占据，例如，所述面积的10％、30％或50％。
图3示出了除了下文所述的差异之外可以分别与管芯载体110和半导体管芯120等同的管芯载体410和半导体管芯420的另一示例的透视图。
半导体管芯420可以具有矩形的非方形覆盖区，其中，半导体管芯420的长度x大于宽度y。具体而言，半导体管芯420可以具有大约1.5:1或者2:1或者3:1乃至更大的高的长宽比(x:y)。
管芯载体410包括X形凹陷130并且另外包括条形凹陷430，所述条形凹陷430从X形凹陷130的中心平行于非方形半导体管芯420的较长边延伸。与X形凹陷130类似，条形凹陷430可以延伸到半导体管芯420的轮廓之外。X形凹陷130和条形凹陷430可以具有等同的深度d和/或等同的宽度w。然而，X形凹陷130和条形凹陷430也可以具有不同的深度和/或不同的宽度。
根据示例，管芯载体410可以另外包括盆凹134，其中，条形凹陷可以从盆凹134的相对侧延伸。
如图4A所示，将半导体管芯120附接到管芯载体110可以包括在管芯载体110的第一表面111上沉积耦合剂140，特别是单滴的耦合剂140。为了沉积耦合剂140，和/或为了附接半导体管芯120，可以通过能量输入(例如通过加热)使耦合剂140液化。耦合剂140可以被沉积在X形凹陷130的中心之上。在管芯载体110包括盆凹134的情况下，耦合剂140可以被沉积在盆凹134之上。
接下来，可以通过(例如)选取和放置工艺将半导体管芯120布置在沉积的耦合剂140之上(比较图4A)，并将半导体管芯120向下按压到沉积的耦合剂140上。可以采用预定义量的力将半导体管芯120向下按压。
如图4B所示，由于半导体管芯110的向下移动，耦合剂140被从沉积点向外挤压。半导体管芯110可以被向下按压直到耦合剂140完全或者几乎完全覆盖半导体管芯110的底侧为止。
随着耦合剂140被向外挤压，其可以具有从上方来看基本上圆形的形状(比较图4B)。在基本上平坦的管芯载体上，这使得耦合剂140的流动前沿抵达半导体管芯120的边缘402比抵达半导体管芯120的拐角403更快。换言之，耦合剂140被向外挤压的速度在朝向边缘402的方向A上和朝向拐角403的方向B上是各向同性的(比较图4C)。这可能引起耦合剂140沿边缘402的不期望的量的渗出。
X形凹陷130可以充当耦合剂140被挤压的引导结构，并且可以使朝向拐角403的方向A上的速度相对于朝向边缘402的方向B上的速度增大。因此，可以减少乃至完全避免耦合剂140的渗出。每个臂131的主要部分可以由相应臂131的直边(特别是至少在相应臂的长度的50％-100％的范围内平直的边)形成的这一事实可以改善作为这种引导结构的X形凹陷的效果，因为臂131的轮廓中的褶皱将充当耦合剂140的“减速带”。
由于耦合剂140在方向A上相对于方向B的加速，因而可以由耦合剂140使半导体管芯120的整个背侧(甚至拐角403处)润湿(并因此可以使半导体管芯120的整个背侧附接至管芯载体110)。因此，耦合剂140的接合线厚度t(比较图1C)可以具有非零最小值。例如，接合线厚度t可以具有10μm、30μm、50μm、100μm、200μm或更高的最小值。
耦合剂140向半导体管芯120的轮廓122之外的减少的渗出可以实现半导体管芯120的轮廓122与管芯载体110的边缘404之间的最小所需距离的减小。这可以减小半导体器件100或200的总尺寸。
耦合剂140上的X形凹陷130的引导作用可以使得在将半导体管芯110朝向图4A所示的耦合剂140的液滴按压之前使用拍打工具对所述液滴进行预先平坦化变得没有必要。
从上文可以看出的X形凹陷130的对称轮廓可以在耦合剂140的液滴由被向下按压的半导体管芯120压缩时，使得压力在耦合剂140的液滴中对称分布。压力围绕液滴中心的该对称分布需要半导体管芯120在管芯载体的第一表面111上的无倾斜或者接近无倾斜的取向。
在图3所示的非方形的矩形半导体管芯420的情况下，条形凹陷430可以类似地充当引导结构，其使得沿半导体管芯420的较长边x的速度相对于沿半导体管芯420的较短边y的速度增大。
盆凹134可以有助于在压缩期间抑制耦合剂140的流动中的湍流。这可以使得耦合剂140在半导体管芯120的整个底表面之上更加均匀地分布。
耦合剂140可以包括助熔剂，可以在将半导体管芯120附接至管芯载体110时使助熔剂蒸发(例如，通过加热)。这种蒸发工艺将液体助熔剂转化为气体，所述气体必须从处于半导体管芯120之下的耦合剂140向外扩散。由于突出部分132的原因，X形凹陷130的臂131可以充当使这种气体能够有效地从耦合剂140向外扩散的通道，如图5中的箭头501所示。未突出到半导体管芯120的轮廓122之外的凹陷的臂不能充当排气通道。
根据示例，X形凹陷130的每个臂131的主要部分是由相应臂131的直边133形成的。具体而言，每该臂131的主要部分可以由至少在相应臂的长度的50％-100％的范围内平直的边133形成。通过这种方式，可以更有效地从耦合剂140去除气体，因为气泡可能因表面张力而粘附到通道中的任何形式的褶皱。
有效地去除气体可以减少耦合剂140中的孔隙，并且因此可以提高半导体管芯120到管芯载体110的粘附。
图6示出了用于制作诸如半导体器件100和200的半导体器件的方法600的流程图。方法600包括：提供管芯载体的第一动作601，管芯载体包括位于管芯载体的第一表面上的X形凹陷；在X形凹陷的中心之上沉积耦合剂的第二动作602；以及将半导体管芯附接至所沉积的耦合剂的第三动作603，其中，X形凹陷的四个臂中的每者指向半导体管芯的拐角，并且在投射到管芯载体的第一表面上的正交投影中在半导体管芯的轮廓之上延伸。
根据方法600的示例，与X形凹陷之外的耦合剂的扩散相比，加快了X形凹陷中的耦合剂朝向半导体管芯的拐角的扩散。
根据方法600的示例，X形凹陷的四个臂在投射到管芯载体的第一表面上的正交投影中延伸到半导体管芯的轮廓之外，其中，方法600还包括使耦合剂通过X形凹陷的四个臂排气。
根据方法600的示例，附接半导体管芯包括将半导体管芯按压到所沉积的耦合剂上，直到耦合剂完全覆盖半导体管芯的面向管芯载体的表面为止。
根据方法600的示例，沉积耦合剂包括沉积软焊丝的焊料或者软焊膏的焊料或者胶水。
根据方法600的示例，在沉积之后执行附接，其间没有任何其它动作，特别是没有将所沉积的耦合剂拍打的动作。此外，可以在沉积耦合剂之后立即执行附接半导体管芯的动作。
附图标记列表
100 半导体器件
110 管芯载体
111 第一表面
120 半导体管芯
121 半导体管芯的拐角
122 半导体管芯的轮廓
130 X形凹陷
131 X形凹陷的臂
132 X形凹陷的突出部分
133 X形凹陷的直边
134 盆凹
140 耦合剂
200 半导体器件
300 管芯载体
401 耦合剂的流动前沿
402 半导体管芯的边缘
403 半导体管芯的拐角
404 管芯载体的边缘
410 管芯载体
420 半导体管芯
501 扩散气体的方向

Claims (20)

1.一种半导体器件，包括：
管芯载体，其包括位于所述管芯载体的第一表面上的X形凹陷；
半导体管芯，其布置在所述管芯载体的所述第一表面之上并且至少部分地覆盖所述X形凹陷；以及
耦合剂，其将所述半导体管芯附接至所述管芯载体，其中，所述耦合剂至少部分地布置在所述X形凹陷中，
其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且在投射到所述管芯载体的所述第一表面上的正交投影中在所述半导体管芯的轮廓之上延伸。
2.根据权利要求1所述的半导体器件，其中，所述管芯载体包括布置在所述X形凹陷的中心的矩形凹陷，其中，所述X形凹陷的臂从所述矩形凹陷指向所述半导体管芯的所述拐角。
3.根据权利要求1或2所述的半导体器件，其中，所述X形凹陷的每个臂的主要部分由相应臂的直边形成。
4.根据前述权利要求之一所述的半导体器件，其中，所述半导体管芯的覆盖区具有非方形的矩形形状，并且其中，所述管芯载体包括条形凹陷，所述条形凹陷从所述X形凹陷的中心平行于所述半导体管芯的所述非方形的矩形覆盖区的较长边延伸。
5.根据前述权利要求之一所述的半导体器件，其中，所述X形凹陷的每个臂在所述半导体管芯的所述轮廓之上至少延伸100微米。
6.根据前述权利要求之一所述的半导体器件，其中，所述X形凹陷具有处于20微米到100微米的范围内的深度。
7.根据前述权利要求之一所述的半导体器件，其中，所述耦合剂的厚度在所述半导体管芯的所述拐角处具有非零最小值。
8.根据前述权利要求之一所述的半导体器件，其中，所述耦合剂完全覆盖所述半导体管芯的面向所述管芯载体的表面。
9.根据前述权利要求之一所述的半导体器件，其中，所述X形凹陷的臂在所述X形凹陷的中心处连接。
10.根据权利要求1到8之一所述的半导体器件，其中，所述X形凹陷的臂在所述X形凹陷的中心处不连接。
11.根据前述权利要求之一所述的半导体器件，其中，所述管芯载体包括引线框架、层合物、DCB、DAB、或者AMB衬底。
12.根据前述权利要求之一所述的半导体器件，其中，所述耦合剂包括焊料。
13.根据前述权利要求之一所述的半导体器件，其中，所述耦合剂包括粘合剂。
14.一种半导体器件，包括：
管芯载体，其包括位于所述管芯载体的第一表面上的X形凹陷；
半导体管芯，其布置在所述管芯载体的所述第一表面之上并且至少部分地覆盖所述X形凹陷；以及
耦合剂，其将所述半导体管芯附接至所述管芯载体，
其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且
其中，所述X形凹陷的每个臂的主要部分由相应臂的直边形成。
15.一种用于制作半导体器件的方法，所述方法包括：
提供管芯载体，所述管芯载体包括位于所述管芯载体的第一表面上的X形凹陷；
在所述X形凹陷的中心之上沉积耦合剂；以及
将半导体管芯附接至所沉积的耦合剂，其中，所述X形凹陷的四个臂中的每者指向所述半导体管芯的拐角，并且在投射到所述管芯载体的所述第一表面上的正交投影上在所述半导体管芯的轮廓之上延伸。
16.根据权利要求15所述的方法，其中，与所述X形凹陷之外的所述耦合剂的扩散相比，加快了所述X形凹陷中的所述耦合剂朝向所述半导体管芯的所述拐角的扩散。
17.根据权利要求15或16所述的方法，其中，所述X形凹陷的所述四个臂在投射到所述管芯载体的所述第一表面上的正交投影中延伸到所述半导体管芯的轮廓之外，并且其中，所述方法还包括使所述耦合剂通过所述X形凹陷的所述四个臂排气。
18.根据权利要求15到17之一所述的方法，其中，附接所述半导体管芯包括将所述半导体管芯按压到所沉积的耦合剂上，直到所述耦合剂完全覆盖所述半导体管芯的面向所述管芯载体的表面为止。
19.根据权利要求15到18之一所述的方法，其中，沉积所述耦合剂包括沉积软焊丝的焊料或者软焊膏的焊料或者胶水。
20.根据权利要求15到19之一所述的方法，其中，在沉积之后执行附接，其间没有任何其它动作，特别是没有将所沉积的耦合剂拍打的动作。
CN201910733034.4A 2018-08-10 2019-08-09 包括凹陷的半导体器件及其制作方法 Pending CN110828386A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018119522.2A DE102018119522A1 (de) 2018-08-10 2018-08-10 Halbleitervorrichtung umfassend eine Aussparung und Verfahren zur Herstellung derselben
DE102018119522.2 2018-08-10

Publications (1)

Publication Number Publication Date
CN110828386A true CN110828386A (zh) 2020-02-21

Family

ID=69186287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910733034.4A Pending CN110828386A (zh) 2018-08-10 2019-08-09 包括凹陷的半导体器件及其制作方法

Country Status (3)

Country Link
US (1) US20200051880A1 (zh)
CN (1) CN110828386A (zh)
DE (1) DE102018119522A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738208A (ja) * 1993-07-22 1995-02-07 Nec Corp 半導体レーザ装置
JPH09199517A (ja) * 1996-01-23 1997-07-31 Nec Corp 半導体装置
US20030003625A1 (en) * 2001-06-29 2003-01-02 Kotzias Barbara D. Leadframe pedestals for uniform die attach
KR101131259B1 (ko) * 2004-03-24 2012-03-30 스탄레 덴끼 가부시키가이샤 발광 장치의 제조방법 및 발광 장치
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
US8587019B2 (en) * 2011-10-11 2013-11-19 Ledengin, Inc. Grooved plate for improved solder bonding
DE102012201172B4 (de) * 2012-01-27 2019-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal

Also Published As

Publication number Publication date
DE102018119522A1 (de) 2020-02-13
US20200051880A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US8987879B2 (en) Semiconductor device including a contact clip having protrusions and manufacturing thereof
US10529652B2 (en) Integrated circuit (IC) package with a solder receiving area and associated methods
CN107275466B (zh) 引线架、封装及发光装置、以及其制造方法
US9640506B2 (en) Method for manufacturing electronic devices
JP7149751B2 (ja) 半導体装置
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2011052240A (ja) 溶射絶縁膜が備えられる構造体の製造方法
CN110828386A (zh) 包括凹陷的半导体器件及其制作方法
JPH03250756A (ja) 半導体素子の外部リードの成型方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
JP2019216183A (ja) 半導体装置、及び半導体装置の製造方法
CN209880583U (zh) 半导体封装结构
JP2021027211A (ja) 電子装置
US20230094354A1 (en) Electronic device and method for manufacturing electronic device
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
JP7263792B2 (ja) 半導体装置及びその製造方法
US11101197B2 (en) Leadframe systems and related methods
KR102327950B1 (ko) 반도체 패키지
US20200395334A1 (en) Method and Structure for Supporting Thin Semiconductor Chips with a Metal Carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200221