JP7149751B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7149751B2
JP7149751B2 JP2018134964A JP2018134964A JP7149751B2 JP 7149751 B2 JP7149751 B2 JP 7149751B2 JP 2018134964 A JP2018134964 A JP 2018134964A JP 2018134964 A JP2018134964 A JP 2018134964A JP 7149751 B2 JP7149751 B2 JP 7149751B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sintered metal
bonding material
pad
metal bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018134964A
Other languages
English (en)
Other versions
JP2019029662A (ja
Inventor
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US16/045,322 priority Critical patent/US11626352B2/en
Publication of JP2019029662A publication Critical patent/JP2019029662A/ja
Application granted granted Critical
Publication of JP7149751B2 publication Critical patent/JP7149751B2/ja
Priority to US18/176,175 priority patent/US20230207432A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Die Bonding (AREA)

Description

本開示は、半導体素子を搭載した半導体装置に関する。
従来、半導体素子が支持部材に搭載された半導体装置において、ダイボンド材として、鉛はんだが使われていた。しかし、人体保護および環境負荷軽減の観点から、鉛を用いないダイボンド材に置き換えられつつある。例えば、特許文献1には、ダイボンド材として焼結銀を用いた半導体装置が開示されている。特許文献1に記載の半導体装置は、リードフレーム、半導体素子(Siチップ)、および、接着層を備えている。前記リードフレームは、ボンディング部を有する。前記半導体素子は、前記接着層を介して、前記ボンディング部にボンディングされている。前記接着層は、焼結銀である。
特開2010-171271号公報
ダイボンド材として焼結銀を用いる場合、次のような不具合が発生する可能性がある。例えば、上記特許文献1に開示された構成では、金属ペーストを、前記ボンディング部に塗布し、当該金属ペースト上に半導体素子を押し付けるように搭載する。そして、当該金属ペーストを加熱処理して、焼結銀からなる前記接着層を形成する。このようにして形成された接着層は、半導体素子の側面に接するフィレット部を有している。しかし、焼結銀は、前記半導体素子(シリコン)との接合性が低いため、前記フィレット部と前記半導体素子の側面との接合性が低い。したがって、その後の半導体装置の製造過程で生じる衝撃などの影響により、前記フィレット部の一部が欠損し、前記半導体素子から剥離する可能性がある。この剥離した部分が前記リードフレームや前記半導体素子の電極部分などに接触すると、電気的短絡を引き起こすおそれがあり、装置に対する信頼性を損なうことにもなりうる。このような不具合は、焼結銀に限らず、焼結銅など他の焼結金属の場合も、同様に生じうる。以上のことから、半導体装置において、ダイボンド材として焼結金属を用いる場合、信頼性の向上を図る上で未だ改善の余地があった。
本開示は、上記課題に鑑みて考え出されたものであり、その一の目的は、ダイボンド材として焼結金属を用いる場合における信頼性の向上を図ることができる半導体装置を提供すること、および当該半導体装置の製造方法を提供することにある。
本開示の第1の側面に係る一の実施形態によれば、半導体装置が提供される。この半導体装置は、第1方向において、前記第1方向前方を向く素子主面および前記第1方向後方を向く素子裏面を有する素子本体、および、少なくとも前記素子裏面を覆う電極パッドを有する半導体素子と、前記半導体素子を搭載する素子搭載部と、前記電極パッドと前記素子搭載部とを導通接合する焼結金属接合材と、を備えており、前記焼結金属接合材の前記第1方向前方の端縁は、前記電極パッドの前記第1方向前方の端縁より、前記第1方向後方側に位置している。
本開示の第1の側面に係る別の実施形態によれば、半導体装置の製造方法が提供される。この製造方法により製造される半導体装置は、第1方向において、前記第1方向前方を向く素子主面および前記第1方向後方を向く素子裏面を有する素子本体、および、少なくとも前記素子裏面を覆う電極パッドを有する半導体素子と、前記半導体素子を搭載する素子搭載部と、前記電極パッドと前記素子搭載部とを導通接合する焼結金属接合材と、を備えており、前記焼結金属接合材の前記第1方向前方の端縁は、前記電極パッドの前記第1方向前方の端縁より、前記第1方向後方側に位置している。また、上記製造方法は、前記素子搭載部に焼結用金属ペースト材を塗布するペースト塗布工程と、前記焼結用金属ペースト材と前記電極パッドとが向かい合うように、前記焼結用金属ペースト材上に前記半導体素子を載置するマウント工程と、熱処理によって、前記焼結用金属ペースト材を前記焼結金属接合材にする焼結処理工程と、を含んでおり、前記マウント工程において、前記焼結用金属ペースト材の前記第1方向前方の端縁が、前記電極パッドの前記第1方向前方の端縁より、前記第1方向後方側に位置する状態にし、この状態で、前記焼結処理工程において、熱処理が行われる。
上記の構成によれば、焼結金属接合材の第1方向前方の端縁は、電極パッドの第1方向前方の端縁より、第1方向後方側に位置している。すなわち、焼結金属接合材は、電極パッドより第1方向前方側には配置されていないので、半導体素子の素子本体に接していない。これにより、例えば、焼結金属接合材と半導体素子との接合強度を確保することができる。したがって、ダイボンド材として焼結金属を用いた場合であっても、半導体装置の信頼性を向上させることができる。
本開示に係る技術のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
第1の側面の第1実施形態に係る半導体装置の斜視図である。 図1に示す斜視図から樹脂パッケージを省略した図である。 第1の側面の第1実施形態に係る半導体装置の平面図である。 図3に示すIV-IV線に沿う断面図である。 図3に示すV-V線に沿う断面図である。 図3に示す平面図の一部を拡大した部分拡大平面図である。 第1の側面の第1実施形態に係る接合構造を示した図であり、(a)は、図4に示す断面図の一部を拡大した部分拡大断面図であり、(b)は、図5に示す断面図の一部を拡大した部分拡大断面図である。 (a)~(c)は、半導体装置の製造方法に係るダイボンディング工程を示す図である。 焼結金属接合材の顕微鏡拡大図である。 (a)~(c)は、第1の側面の第1実施形態の各種変形例に係る接合構造を示した図である。 第1の側面の第2実施形態に係る平面図の一部を拡大した部分拡大平面図である。 (a)および(b)は、第1の側面の第2実施形態に係る接合構造を示した図である。 (a)~(c)は、第1の側面の第2実施形態の各種変形例に係る接合構造を示した図である。 (a)および(b)は、第1の側面の第3実施形態に係る接合構造を示した図である。 (a)~(c)は、第1の側面の第3実施形態の各種変形例に係る接合構造を示した図である。 第2の側面の第1実施形態に係る半導体装置の斜視図である。 図16に示す斜視図から樹脂パッケージを省略した図である。 第2の側面の第1実施形態に係る半導体装置の平面図である。 第2の側面の第1実施形態に係る半導体装置の背面図である。 第2の側面の第1実施形態に係る半導体装置の右側面図である。 図18に示す平面図の一部を拡大した部分拡大平面図である。 図21に示すXXII-XXII線に沿う断面図である。 図21に示すXXIII-XXIII線に沿う断面図である。 焼結金属接合材の顕微鏡拡大図である。 第2の側面の第1実施形態におけるペースト塗布工程前の状態を示す部分拡大平面図である。 (a)~(c)は、第2の側面の第1実施形態におけるダイボンディング工程の各工程後の半導体装置を示す図である。 (a)および(b)は、第2の側面の第1実施形態の変形例におけるペースト塗布工程前の状態を示す部分拡大平面図である。 第2の側面の第2実施形態におけるペースト塗布工程前の状態を示す部分拡大平面図である。 第2の側面の第2実施形態に係る半導体装置の部分拡大平面図である。 図29に示すXXX-XXX線に沿う断面図である。 (a)および(b)は、第2の側面の第2実施形態の変形例におけるペースト塗布工程前の状態を示す部分拡大平面図である。 (a)および(b)は、第2の側面の第2実施形態の変形例におけるペースト塗布工程前の状態を示す部分拡大平面図である。 第2の側面の第3実施形態におけるペースト塗布工程前の状態を示す部分拡大平面図である。 第2の側面の第3実施形態に係る半導体装置の部分拡大平面図である。 (a)および(b)は、第2の側面の第3実施形態の変形例におけるペースト塗布工程前の状態を示す部分拡大平面図である。
以下、好ましい実施の形態について、図面を参照して説明する。図1~図15は、本開示の第1の側面に基づく実施形態に関する説明図であり、図16~図35は、本開示の第2の側面に基づく実施形態に関する説明図である。なお、第1の側面に基づく実施形態(図1~図15)に付した参照符号は、第2の側面に基づく実施形態(図16~図35)に付した参照符号とは独立である。したがって、第1および第2の側面それぞれに係る実施形態において、同一の符号が、構造、機能および材料等の面において異なる部材に付されていることもありうる。また、第1および第2の側面それぞれに係る実施形態において、異なる符号が、構造、機能および材料等の面において同一(あるいは類似)の部材に付されていることもありうる。
図1~図5は、第1の側面の第1実施形態に係る半導体装置A1を示している。半導体装置A1は、例えば自動車や電子機器などの電装回路基板に実装される形式のものである。半導体装置A1は、半導体素子1、リードフレーム2、焼結金属接合材3、複数のワイヤ4(41,42)、および、樹脂パッケージ5を備えている。
図1は、半導体装置A1の斜視図である。図2は、図1に示す斜視図において、樹脂パッケージ5の図示を省略したものである。図3は、半導体装置A1の平面図である。図3においては、樹脂パッケージ5を想像線(細い一点鎖線)で示している。図4は、図3のIV-IV線に沿う断面図である。図5は、図3のV-V線に沿う断面図である。理解の便宜上、互いに直交するx方向、y方向、z方向で規定された直交座標系を設定する。当該直交座標系において、x方向の一方をx1方向、他方をx2方向とし、y方向の一方をy1方向、他方をy2方向とし、z方向の一方をz1方向、他方をz2方向とする。z方向に平行な方向を半導体装置A1の厚さ方向とする。本実施形態においては、z方向を「第1方向」と称する場合もあり、また、z1方向を「第1方向前方」と、z2方向を「第1方向後方」と称する場合もある。
半導体素子1は、半導体装置A1の機能の中枢となる電子部品である。本実施形態においては、半導体素子1は、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)などのパワー半導体素子である。半導体素子1は、これに限らず、他のトランジスタや各種ダイオード、各種サイリスタなどであってもよく、また、コントロールICなどのICチップであってもよい。本実施形態においては、半導体素子1は、z方向視(平面視とも称する)において、1~5mm角の矩形状であるが、これに限定されない。半導体素子1は、素子本体11、第1電極パッド121、第2電極パッド122、および、第3電極パッド123を有する。
素子本体11は、半導体材料よりなる。本実施形態においては、当該半導体材料はシリコンである。素子本体11は、直方体である。素子本体11は、素子主面111、素子裏面112、複数の素子側面113を含む。
素子主面111は、z1方向を向く。素子裏面112は、z2方向を向く。本実施形態においては、素子主面111および素子裏面112はともに、平坦である。
複数の素子側面113はそれぞれ、素子主面111および素子裏面112に直交する。各素子側面113は、z1方向の端縁が素子主面111に繋がり、z2方向の端縁が素子裏面112に繋がっている。各素子側面113は、z方向視において、半導体素子1の外方を向く。本実施形態においては、各素子側面113は、全体が平坦である。
第1電極パッド121、第2電極パッド122、および、第3電極パッド123はそれぞれ、例えば、Cu,Ni,Al,Auなどのめっき層からなる。半導体素子1がパワーMOSFETである場合、例えば、第1電極パッド121はドレイン電極であり、第2電極パッド122はゲート電極であり、第3電極パッド123はソース電極である。半導体素子1がIGBTである場合、例えば、第1電極パッド121はコレクタ電極であり、第2電極パッド122はゲート電極であり、第3電極パッド123はエミッタ電極である。
本実施形態においては、第1電極パッド121は、素子裏面112に形成されている。第1電極パッド121は、z方向視において矩形状である。また、第1電極パッド121は、z方向視における端縁がすべて、素子裏面112のz方向視における端縁と一致する。よって、第1電極パッド121は、素子裏面112のすべてを覆っている。
本実施形態においては、第2電極パッド122および第3電極パッド123はともに、素子主面111に形成されている。第2電極パッド122の面積は、第3電極パッド123の面積よりも小とされている。第2電極パッド122には第1ワイヤ41が接続され、第3電極パッド123には複数の第2ワイヤ42が接続されている。
リードフレーム2は、導電性材料よりなる。このような導電性材料としては、例えばCuが挙げられる。リードフレーム2は、電装回路基板に接合されることにより、半導体素子1と電装回路基板との導通経路をなす。本実施形態においては、リードフレーム2は、第1リード21、第2リード22、および、第3リード23を有する。
第1リード21は、第1パッド部(ダイパッド)211、第1端子部212、および、中間連結部213を含む。
第1パッド部211は、半導体素子1を搭載する部分である。第1パッド部211は、パッド主面211aおよびパッド裏面211bを有する。
パッド主面211aは、z1方向を向く。パッド主面211aは全面が平坦である。パッド主面211aには、めっき層211cが形成されている。めっき層211cは、パッド主面211aのうち、半導体素子1を搭載する部分を覆う。本実施形態においては、めっき層211cは、z方向視において矩形状であり、半導体素子1よりも面積が大である。なお、めっき層211cは、少なくとも半導体素子1を搭載する部分を覆っていればよく、例えば、その他の部分も覆っていてもよいし、リードフレーム2の全面を覆っていてもよい。めっき層211cは、例えばAgからなる。なお、めっき層211cの材質はこれに限定されない。めっき層211cは、電解めっきにより形成される。
パッド裏面211bは、z2方向を向く。パッド裏面211bは、全面が平坦である。パッド裏面211bは、全面にわたって樹脂パッケージ5から露出している。これにより、半導体装置A1の放熱性を向上させている。なお、パッド裏面211bが樹脂パッケージ5に覆われていてもよい。
第1パッド部211には、パッド主面211aからパッド裏面211bまでに至るパッド貫通孔211dが形成されている。パッド貫通孔211dは、z方向視において、半導体素子1から離間している。
第1端子部212は、図2、図3および図5に示すように、x方向に沿って延びている。第1端子部212の一部は、樹脂パッケージ5から露出している。第1端子部212は、中間連結部213、第1パッド部211、めっき層211c、および、焼結金属接合材3を介して、第1電極パッド121に導通している。
中間連結部213は、図2、図3および図5に示すように、第1パッド部211と第1端子部212とに繋がる。図5に示すように、第1パッド部211と第1端子部212とは、z方向における位置が異なっており、第1パッド部211は、第1端子部212よりもz2方向に位置する。より詳細には、第1パッド部211の上面(パッド主面211a)が、第1端子部212の下面よりもz2方向に位置しており、第1パッド部211の全体が、第1端子部212よりもz2方向に位置している。よって、中間連結部213は、第1パッド部211および第1端子部212に対して傾斜している。中間連結部213はすべて、樹脂パッケージ5に覆われている。
第2リード22は、第2パッド部221および第2端子部222を含む。
第2パッド部221は、図2および図3に示すように、y方向寸法が第2端子部222よりも長い。第2パッド部221はすべて、樹脂パッケージ5に覆われている。図2および図3に示すように、第2パッド部221には、第1ワイヤ41が接続されている。
第2端子部222は、図2および図3に示すように、x方向に沿って延びている。図示の例では、第2端子部222は、y方向に沿って測った寸法よりもx方向に沿って測った寸法の方が顕著に大きい(すなわち、x方向に長状である)。第2端子部222の一部は、樹脂パッケージ5から露出している。図示の例では、第2端子部222の大部分が樹脂パッケージ5から露出している。
第3リード23は、第3パッド部231および第3端子部232を含む。
第3パッド部231は、図2および図3に示すように、y方向寸法が第3端子部232よりも長い。第3パッド部231はすべて、樹脂パッケージ5に覆われている。図2および図3に示すように、第3パッド部231には、複数の第2ワイヤ42が接続されている。
第3端子部232は、図2および図3に示すように、第2端子部222と同様にx方向に沿って延びている。第3端子部232の一部は、樹脂パッケージ5から露出している。
第1リード21、第2リード22、および、第3リード23は、互いに離間している。第1リード21の第1端子部212は、y方向において、第2リード22の第2端子部222と第3リード23の第3端子部232との間に配置される。第1端子部212、第2端子部222、および、第3端子部232において、樹脂パッケージ5から露出する部分は、金属製のめっきで覆われている。例えば、当該金属製のめっきは、めっき層211cと同質である。当該金属製のめっきは電解めっきにより形成される。
焼結金属接合材3は、半導体素子1とリードフレーム2(第1パッド部211)との間に介在し、これらを導通接合する。図6~図9は、焼結金属接合材3による半導体素子1とリードフレーム2(第1パッド部211)との接合構造を説明するための図である。図6は、図3の部分拡大平面図である。図7(a)は、図4の部分拡大断面図である。すなわち、図7(a)は、半導体装置A1のy-z平面による断面の部分拡大図である。図7(b)は、図5の部分拡大断面図である。すなわち、図7(b)は、半導体装置A1のx-z平面による断面の部分拡大図である。図9は、焼結金属接合材3の顕微鏡拡大図である。
焼結金属接合材3は、焼結金属からなる。本実施形態においては、当該焼結金属は、焼結銀である。なお、焼結金属はこれに限らず、焼結銅などであってもよい。焼結金属接合材3は多孔質であり、図9に示すように、多数の微細孔を有する。本実施形態においては、複数の微細孔を空隙としているが、これらにエポキシ樹脂を充填してもよい。この場合、焼結金属接合材3はエポキシ樹脂を含有することになる。なお、エポキシ樹脂の含有量が多いと、焼結金属接合材3の導電性が低下するおそれがあるので、半導体素子1への電流量を考慮してエポキシ樹脂の含有量を決めるのが好ましい。焼結金属接合材3は、第1当接面31、第2当接面32、および、複数の焼結金属側面33を有する。
第1当接面31は、図7に示すように、第1電極パッド121に当接している。すなわち、第1当接面31は、z方向において、第1電極パッド121のz2方向の面(延いては当該面の端縁)と一致する。本実施形態においては、第1当接面31は、x方向寸法が第1電極パッド121のx方向寸法と同じであり、かつ、y方向寸法が第1電極パッド121のy方向寸法と同じである。よって、z方向視において、第1当接面31の各端縁は、第1電極パッド121における対応する一の端縁と一致する。
第2当接面32は、図7に示すように、めっき層211cに当接した面である。本実施形態においては、第2当接面32は、z方向視における端縁のすべてがめっき層211cのz方向視における端縁よりも内方に位置する。すなわち、第2当接面32の全体が、めっき層211cの上面の一部に当接している。また、z方向視において、第2当接面32の各端縁が、第1当接面31における対応する一の端縁(前記各端縁に隣接し且つ平行な一の端縁)よりも外方の位置(z方向視における焼結金属接合材3の中心から相対的に遠い位置)にある。
複数の焼結金属側面33はそれぞれ、z1方向の端縁が第1当接面31に繋がり、z2方向の端縁が第2当接面32に繋がっている。複数の焼結金属側面33には、x1方向を向く面、x2方向を向く面、y1方向を向く面、そして、y2方向を向く面がある。本実施形態においては、各焼結金属側面33は、全体が平坦である。
焼結金属接合材3は、z方向に直交する断面を有し、この断面の面積は、z方向に沿って第1当接面31から第2当接面32に向かうにつれて次第に大きくなる。すなわち、各焼結金属側面33は、図7に示すように、x方向視あるいはy方向視において傾斜している。焼結金属接合材3は、図7(a)に示すようにx方向視において台形状であり、図7(b)に示すようにy方向視においても台形状である。
複数のワイヤ4はそれぞれ、半導体素子1とリードフレーム2とを接続し、これらを導通させるものである。複数のワイヤ4は、第1ワイヤ41と複数の第2ワイヤ42とを含む。
第1ワイヤ41は、図2および図3に示すように、一端が第2パッド部221に接合され、他端が半導体素子1(第2電極パッド122)に接合されている。第1ワイヤ41は、第2パッド部221と第2電極パッド122とを導通させている。本実施形態においては、第1ワイヤ41は、例えばアルミニウム(Al)からなる。なお、第1ワイヤ41の構成は、アルミニウムが100%でなくてもよく、例えば不純物として他の成分(金属、非金属等)を許容範囲内で含んでいてもよい。このように、本開示では、ワイヤの構成材料が、不純物を含有する場合も含め、主たる成分がアルミニウムであるときには、「ワイヤはアルミニウムからなる」あるいは「ワイヤはアルミニウムを含む」などと記述する。なお、アルミニウムに替えて、例えば、金(Au)や銅(Cu)により第1ワイヤ41を構成してもよい。
複数の第2ワイヤ42はそれぞれ、図2および図3に示すように、一端が第3パッド部231に接合され、他端が半導体素子1(第3電極パッド123)に接合されている。よって、各第2ワイヤ42は、第3パッド部231と第3電極パッド123とを導通させている。本実施形態において、各第2ワイヤ42は、第1ワイヤ41と同様に、アルミニウム(Al)からなるが、これに限定されず、例えば、金(Au)や銅(Cu)から構成されていてもよい。また、本実施形態においては、半導体装置A1は、2本の第2ワイヤ42を備えているが、第2ワイヤ42の本数はこれに限定されず、3本以上であってもよいし1本であってもよい。図示の例では、各第2ワイヤ42の径は、第1ワイヤ41の径より大であるが、これに限定されるわけではない。
第1ワイヤ41および第2ワイヤ42の材質、本数、ワイヤ径などは、これらに流れる電流などを考慮して設定することが可能である。
樹脂パッケージ5は、半導体素子1、リードフレーム2の一部、焼結金属接合材3、および、複数のワイヤ4を覆う部材である。樹脂パッケージ5は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、樹脂パッケージ5は、黒色のエポキシ樹脂である。樹脂パッケージ5は、樹脂主面51、樹脂裏面52、一対の第1樹脂側面53、および、一対の第2樹脂側面54を有する。
樹脂主面51は、図4および図5に示すように、z1方向を向く。樹脂裏面52は、図4および図5に示すように、z2方向を向く。
一対の第1樹脂側面53は、図5に示すように、x方向において互いに離間している。一対の第1樹脂側面53は、x方向において互いに反対側を向く。また、図5に示すように、一対の第1樹脂側面53はそれぞれ、z1方向の端縁が樹脂主面51に繋がり、z2方向の端縁が樹脂裏面52に繋がっている。本実施形態においては、x2方向側に位置する第1樹脂側面53から、第1リード21(第1端子部212)、第2リード22(第2端子部222)、および、第3リード23(第3端子部232)のそれぞれ一部が露出している。
一対の第2樹脂側面54は、図4に示すように、y方向において互いに離間している。一対の第2樹脂側面54は、y方向において互いに反対側を向く。また、図4に示すように、一対の第2樹脂側面54はそれぞれ、z1方向の端縁が樹脂主面51に繋がり、z2方向の端縁が樹脂裏面52に繋がっている。
樹脂パッケージ5には、図1に示す一対の第2樹脂側面54のそれぞれz1方向の端縁から樹脂パッケージ5の内部に窪む一対の樹脂凹部55が形成されている。また、図1および図5に示すように、樹脂パッケージ5には、z方向において樹脂主面51から樹脂裏面52に至る樹脂貫通孔56が形成されている。本実施形態においては、z方向視において、樹脂貫通孔56の中心は、パッド貫通孔211dの中心と一致する。樹脂貫通孔56の直径は、パッド貫通孔211dの直径よりも小である。本実施形態においては、パッド貫通孔211dの孔壁はすべて、樹脂パッケージ5によって覆われている。樹脂貫通孔56にねじなどの締結部材を挿通させて、ヒートスプレッダなどの放熱機能を備える部材を取り付けることで、半導体装置A1の放熱性能の向上を図ることができる。
上述した半導体装置A1の製造方法について説明する。半導体装置A1の製造方法は、例えば、部品準備工程、ダイボンディング工程、ワイヤボンディング工程、樹脂成型工程、および、後工程を有する。本実施形態においては、当該製造方法の各工程は、上記した順に行われる。
部品準備工程では、半導体装置A1の各構成要素を準備する。具体的には、素子本体11となるウエハに第1ないし第3電極パッド121~123となるめっき処理を施す。当該ウエハは、素子本体11(半導体素子1)を複数個生成可能なサイズとされる。そして、めっき処理されたウエハをダイシングして、半導体素子1を生成する。また、リードフレーム2を金型成形により成形する。部品準備工程においては、複数のリードフレーム2が連結フレームにより繋がり、一体的に成形されている。
ダイボンディング工程では、焼結金属接合材3により半導体素子1を第1パッド部211に導通接合する。ダイボンディング工程は、ペースト塗布工程、マウント工程、および、焼結処理工程を含む。図8(a)は、ペースト塗布工程後の状態を示している。図8(b)は、マウント工程後の状態を示している。図8(c)は、焼結処理工程後の状態を示している。
ペースト塗布工程では、焼結金属接合材3の基となる焼結用金属ペースト材30を塗布する。本実施形態においては、焼結用金属ペースト材30として、焼結用銀ペースト材を用いる。当該焼結用銀ペースト材は、溶媒中にマイクロサイズあるいはナノサイズの銀粒子を混ぜ合わせたペースト状である。本実施形態においては、焼結用銀ペースト材の溶媒はエポキシ樹脂を含まない(あるいは、ほとんど含んでいない)。具体的には、ペースト塗布工程では、ディスペンサーを用いて、第1パッド部211(めっき層211c)上に、焼結用金属ペースト材30を塗布する。このとき、塗布後の焼結用金属ペースト材30が図8(a)に示す形状となるように、焼結用金属ペースト材30の塗布量や形状を調整する。なお、図8(a)において、後のマウント工程時の載置される半導体素子1を想像線(一点鎖線)で示している。本実施形態においては、図8(a)に示すように、塗布後の焼結用金属ペースト材30が矩形状となるように塗布する。また、z方向視において、焼結用金属ペースト材30を、半導体素子1よりすこし大き目に塗布する。すなわち、焼結用金属ペースト材30の側面(x方向およびy方向のそれぞれを向く面)を、素子本体11の素子側面113より、外側に位置させる。なお、焼結用金属ペースト材30をスクリーン印刷により塗布してもよい。
マウント工程では、第1パッド部211上に塗布された焼結用金属ペースト材30に半導体素子1を載置する。具体的には、図8(b)に示すように、半導体素子1の第1電極パッド121と第1パッド部211とが向かい合うように、半導体素子1を焼結用金属ペースト材30上に載置する。このとき、焼結用金属ペースト材30のz1方向の端縁が、第1電極パッド121のz1方向の端縁より、z2方向側に位置する状態(所望の「ペースト-パッド状態」)となるように、載置時の押し込み量(焼結用金属ペースト材30に対する半導体素子1の押し込み量)を調整する。すなわち、焼結用金属ペースト材30のz1方向の端縁が、第1電極パッド121のz1方向の端縁より、z1方向側に位置しないように、載置時の押し込み量を調整する。本実施形態においては、図8(b)に示すように、焼結用金属ペースト材30のz1方向の端縁(第1当接面31)を、z方向において、第1電極パッド121のz2方向の端縁に一致させている。すなわち、本実施形態においては、半導体素子1に対し特別に力(焼結用金属ペースト材30に向けた力)を加えることなく、焼結用金属ペースト材30上に半導体素子1を置く程度としている。換言すれば、本実施形態における押し込み量は、半導体素子1の自重に起因して得られるものである。なお、このときの押し込み量が大きいと、従来の半導体装置のように焼結金属接合材3にフィレット部が形成される。
焼結処理工程では、熱処理によって、焼結用金属ペースト材30を焼結金属接合材3にする。具体的には、焼結用金属ペースト材30上に半導体素子1を載置した状態を維持したまま、焼結用金属ペースト材30を、所定の焼結条件で熱処理する。当該焼結条件としては、加圧の有無、加熱時間、加熱温度、環境(雰囲気)などが挙げられる。本実施形態においては、例えば、無加圧状態で、200℃で2時間の熱処理を、酸素を含んだ雰囲気中で行う。なお、焼結条件は、上記したものに限定されない。上記熱処理を行うことで、焼結用金属ペースト材30の溶媒が揮発・消失しつつ、前記銀粒子同士が結合して、図9に示す多孔質な焼結金属接合材3が形成される。
当該焼結処理工程によって形成された焼結金属接合材3は、図7および図8(c)に示す形状となる。なお、図8(c)において、焼結処理工程前の焼結用金属ペースト材30を想像線(一点鎖線)で示している。焼結用金属ペースト材30を熱処理することで、焼結用金属ペースト材30の粘度が低くなる。この粘度の低下により、図8(c)に示すように、焼結用金属ペースト材30の、z方向視における端縁であり、かつ、z1方向側の端縁(図8(c)においては焼結用金属ペースト材30の上側の角部)がz2方向に垂れ下がる。これにより、焼結金属接合材3は、第1当接面31のz方向視における端縁が第1電極パッド121のz方向視における端縁に一致する。また、z方向に直交する断面の面積が、第1当接面31から第2当接面32に向かうにつれて大となるように傾斜した焼結金属側面33が形成される。なお、焼結用金属ペースト材30は、加熱中において、粘度が低下した状態であっても、流動性は低く、鉛はんだのような液体状にはならない。また、鉛はんだのような濡れ性はない。焼結処理工程において、焼結用金属ペースト材30から焼結金属接合材3に変移するとき、焼結用金属ペースト材30は、その外側から焼結金属接合材3に変移する。また、上記溶媒が揮発・消失するので、焼結金属接合材3は、焼結用金属ペースト材30の状態のときに比べて、体積が小さい。
上記ダイボンディング工程では、ペースト塗布工程において焼結用金属ペースト材30の塗布量や形状を調整し、かつ、マウント工程において半導体素子1の載置時の押し込み量を調整している。しかし、本開示はこれに限定されず、ダイボンディング工程後に、図7に示す接合構造となればよい。
ワイヤボンディング工程では、第1ワイヤ41および複数の第2ワイヤ42をボンディングする。ワイヤボンディング工程は、例えば、周知のワイヤボンダを用いて行われる。ワイヤボンディング工程は、第1ワイヤボンディング工程および第2ワイヤボンディング工程を含む。
第1ワイヤボンディング工程では、キャピラリを用いたワイヤボンダによって、第1ワイヤ41のボンディングを行う。具体的には、まず、ワイヤボンダのキャピラリからワイヤの先端部を突出させ、これを溶解させて、ワイヤの先端部をボール状にする。このボール状の先端部を第2電極パッド122に押し付ける。次に、キャピラリからワイヤを引き出しつつキャピラリを移動させ、第2リード22の第2パッド部221にワイヤを押し付ける。そして、キャピラリのクランパでワイヤを押さえながら、キャピラリを持ち上げ、ワイヤを切断する。これにより、第1ワイヤ41が形成され、第2電極パッド122と第2パッド部221とが導通接続される。なお、先に第2パッド部221にボンディングしてから、第2電極パッド122にボンディングしてもよい。
第2ワイヤボンディング工程は、ウェッジツールを用いたワイヤボンダによって、複数の第2ワイヤ42をボンディングする。具体的には、まず、ウェッジボンディング可能な状態とされたウェッジツールのウェッジの先端を第3電極パッド123に押し付けつつ、超音波振動を付加する。これにより、第2ワイヤ42の一端と第3電極パッド123とが溶接される。そして、ウェッジの先端からワイヤを引き出しつつウェッジを移動させ、第3リード23の第3パッド部231にワイヤを押し付けつつ、超音波振動を付加する。これにより、第2ワイヤ42の他端と第3パッド部231とが溶接される。その後、ウェッジを少しだけ移動させ、ウェッジツールのカッタで第2ワイヤ42に切れ目を付ける。そして、ウッジとともに、ワイヤを第3パッド部231から離間させることで、ワイヤが切断される。これにより、第2ワイヤ42が形成され、第3電極パッド123と第3パッド部231とが導通接続される。本実施形態においては、第2ワイヤボンディング工程を2回行うことで、2本の第2ワイヤ42が形成される。なお、先に第3パッド部231にボンディングしてから、第3電極パッド123にボンディングしてもよい。
ワイヤボンディング工程において、第1ワイヤボンディング工程と第2ワイヤボンディング工程との順序は限定されず、どちらを先におこなってもよい。また、第1ワイヤボンディング工程において、キャピラリの代わりにウェッジツールを用いてもよいし、第2ワイヤボンディング工程において、ウェッジツールの代わりにキャピラリを用いてもよい。これらは、第1ワイヤ41および複数の第2ワイヤ42の、材質、ワイヤ径、配置などに応じて、適宜変更すればよい。
樹脂成型工程では、樹脂パッケージ5を形成し、半導体装置A1のパッケージングが行われる。樹脂成型工程は、例えば、金型を用いた、周知のトランスファモールド成形により行われる。具体的には、半導体素子1、第1ワイヤ41、および、複数の第2ワイヤ42をボンディングしたリードフレーム2を、金型成形機にセットし、流動化させたエポキシ樹脂を金型内のキャビティに流し込み、モールド成形する。そして、エポキシ樹脂を硬化させ、成形済みのリードフレーム2を取り出す。そして、余分な樹脂やバリ取りなどにより、上記する樹脂パッケージ5の形に整形する。
後工程では、半導体装置A1を図1に示す形状にし、半導体装置A1を出荷可能な製品に仕上げる。後工程は、例えば、樹脂パッケージ5の外部に露出したリードフレーム2の不要部分(上記した連結フレームなど)を切断する切断工程、樹脂パッケージ5の外部に露出したリードフレーム2の曲げに対する強度向上、プリント基板などへの実装時の接着性の向上、錆防止などのための外装処理工程、樹脂パッケージ5の外部に露出したリードフレーム2を所定の形状に曲げるリード加工工程、社名、製品名、ロッド番号などをパッケージに刻印する捺印工程、および、製品の良・不良を判別する検査・選別工程などが行われる。なお、これらの工程は、最終的な半導体装置A1の仕様に応じて、適宜実施すればよい。後工程を経て、図1~図5に示す半導体装置A1が完成する。
次に、上述した半導体装置A1およびその製造方法の作用効果について説明する。
本実施形態によれば、焼結金属接合材3は、第1電極パッド121に当接し、素子本体11には当接しない。すなわち、素子本体11よりも比較的接合性の高い第1電極パッド121に当接している。これにより、衝撃などの影響により焼結金属接合材3の一部が欠損することを抑制することができる。したがって、ダイボンド材として焼結金属を用いた半導体装置A1の信頼性の向上が可能となる。また、従来の半導体装置においては、焼結金属接合材3と素子本体11の側面とが接しており、焼結金属接合材3(銀)の線膨張係数と素子本体11(シリコン)の線膨張係数との違いにより、素子本体11に応力が働いていた。当該応力によって、素子本体11にクラックが発生することもあった。一方、本実施形態においては、上記するように、焼結金属接合材3が素子本体11に当接する部分を有していないため、素子本体11のクラックの発生を抑制することができる。したがって、ダイボンド材として焼結金属を用いた半導体装置A1の信頼性の向上が可能となる。
本実施形態においては、焼結金属接合材3の基となる焼結用金属ペースト材30として、エポキシ樹脂を(ほとんど)含まないものを用いた。焼結用金属ペースト材30としてエポキシ樹脂を含まない場合、形成される焼結金属接合材3は、エポキシ樹脂を含む場合と比べて硬く、脆い。そのため、焼結金属接合材3が欠損する可能性が高い。したがって、本実施形態のように、焼結金属接合材3がエポキシ樹脂を含まない場合、エポキシ樹脂を含む場合に比べて、焼結金属接合材3の欠損を抑制できる。すなわち、エポキシ樹脂を含まない焼結金属接合材3を用いる場合において、本実施形態のような接合構造とすることが特に有効である。
次に、半導体装置A1の変形例について、図10(a)~(c)に基づき説明する。
図10(a)は、各焼結金属側面33が、焼結金属接合材3の外側に突出した曲面である場合を示している。図10(b)は、各焼結金属側面33が、焼結金属接合材3の内側に窪んだ曲面である場合を示している。図10(c)は、焼結金属接合材3のz1方向の端縁と第1電極パッド121のz1方向の端縁とが、z方向において一致している場合を示している。図10(c)においては、各焼結金属側面33が平坦である場合を示しているが、図10(a)や図10(b)のような曲面であってもよい。
図10に示す各変形例においても、上記第1実施形態と同様に、焼結金属接合材3のz1方向の端縁が、第1電極パッド121のz1方向の端縁より、z2方向側に位置している。なお、ペースト塗布工程で用いる焼結用金属ペースト材30の種類や塗布量、マウント工程における載置時の押し込み量、焼結処理工程における焼結条件などを適宜変更することで、焼結金属接合材3による接合構造が図10(a)~(c)のようになる。
上記した各種変形例においても、焼結金属接合材3は、第1電極パッド121に当接し、素子本体11には当接していないため、上記した効果を奏することができる。
次に、第1の側面の第2実施形態に係る半導体装置A2について説明する。以下の説明において、上記第1実施形態の半導体装置A1と同一あるいは類似の要素については、同一の符号を付してその説明を省略する。第2実施形態の半導体装置A2は、z1方向から見たときに、半導体素子1によって焼結金属接合材3の全体が隠される点で、上記第1実施形態に係る半導体装置A1と異なる。この点を除き、半導体装置A2の全体構成は、半導体装置A1(図1~図5参照)と実質的に同じである。
図11および図12は、半導体装置A2における接合構造を説明するための図である。図11は、半導体装置A2の部分拡大平面図(図6に対応した図)である。なお、図11において、焼結金属接合材3を破線で記している。図12(a)は、半導体装置A2のy-z平面による断面の部分拡大図(図7(a)に対応した図)である。図12(b)は、第2実施形態のx-z平面による断面の部分拡大図(図7(b)に対応した図)である。第2実施形態における焼結金属接合材3の顕微鏡拡大図は、図9と同じである。
本実施形態においては、焼結金属接合材3は、図11および図12に示すように、第1当接面31のz方向視における端縁のすべてが、第1電極パッド121のz方向視における端縁よりも内方に位置している。また、図12に示すように、第1当接面31のz方向視における端縁と、第2当接面32のz方向視における端縁とが一致している。すなわち、第2当接面32のz方向視における端縁のすべてが、第1電極パッド121のz方向視における端縁よりも内方に位置している。焼結金属接合材3は、図12(a)が示すようにx方向視において矩形状であり、図12(b)が示すようにy方向視においても矩形状である。よって、焼結金属接合材3は、z1方向から見たときに、半導体素子1に隠れている。
本実施形態においても、焼結金属接合材3は、第1電極パッド121には当接するが、素子本体11には当接しない。したがって、上記第1実施形態と同様の効果を奏することができる。
次に、上記半導体装置A2の変形例について、図13(a)~(c)に基づき説明する。
図13(a)は、各焼結金属側面33のz方向の中央部が、焼結金属接合材3の外側に突出した曲面である場合を示している。図13(b)は、各焼結金属側面33のz方向中央部が、焼結金属接合材3の内側に窪んだ曲面である場合を示している。図13(c)は、各焼結金属側面33が第1実施形態のように傾斜している場合を示している。なお、これ以外にも、各焼結金属側面33において、突出する部分と窪んでいる部分との両方が存在する構成であってもよい。
本変形例に係る焼結金属接合材3においても、上記第1実施形態に係る変形例と同様に、焼結金属接合材3のz1方向の端縁が、第1電極パッド121のz1方向の端縁より、z2方向側に位置している。なお、ペースト塗布工程で用いる焼結用金属ペースト材30の種類や塗布量、マウント工程における載置時の押し込み量、焼結処理工程における焼結条件などを適宜変更することで、焼結金属接合材3による接合構造が図13(a)~図13(c)のようになる。
上記した第2実施形態の各種変形例においても、焼結金属接合材3は、第1電極パッド121に当接し、素子本体11には当接していないため、上記した効果を奏することができる。
次に、第1の側面の第3実施形態に係る半導体装置A3について説明する。以下の説明において、上記第1および第2実施形態に係る半導体装置A1,A2と同一あるいは類似の要素については、同一の符号を付してその説明を省略する。第3実施形態の半導体装置A3は、第1電極パッド121が、素子裏面112から繋がり、各素子側面113に形成された部分を有している点で、上記第1および第2実施形態に係る半導体装置A1,A2と異なる。この点を除き、半導体装置A3の全体構成は、上記半導体装置A1(図1~図5参照)と実質的に同じである。
図14(a)は、第3実施形態のy-z平面による断面の部分拡大図(図7(a)に対応した図)である。図14(b)は、第3実施形態のx-z平面による断面の部分拡大断面図(図7(b)に対応した図)である。なお、第3実施形態における焼結金属接合材3の顕微鏡拡大図は、図9と同じである。
図14に示すように、素子本体11の各素子側面113は、素子側面平坦部113aおよび素子側面凹部113bを有する。素子側面平坦部113aは、各素子側面113のうち、平坦である部分である。素子側面凹部113bは、各素子側面113のうち、素子側面平坦部113aから素子本体11の内側に向かって窪んだ部分である。本実施形態においては、素子側面凹部113bは、z2方向の端縁に位置しており、素子側面平坦部113aと素子裏面112とを繋いでいる。
本実施形態においては、第1電極パッド121は、第1被覆部121aおよび第2被覆部121bを有する。
第1被覆部121aは、第1電極パッド121のうち、素子裏面112の表面に形成された部分である。第2被覆部121bは、第1電極パッド121のうち、第1被覆部121a以外の部分である。本実施形態においては、第2被覆部121bは、各素子側面113の素子側面凹部113bの表面に形成されている。第2被覆部121bは、第1被覆部121aに繋がっている。第2被覆部121bは、第1被覆部121aのx方向およびy方向の両端縁から素子側面凹部113bに沿ってz1方向に延びている。すなわち、第2被覆部121bは、第1被覆部121aから素子側面113に沿ってz1方向に延びている。
上記した第1被覆部121aおよび第2被覆部121bを有する第1電極パッド121を形成するには、例えば、ダイシングラインに沿ってウエハの裏面をハーフカットすることで、溝を形成する。その後、スパッタやめっきなどの処理により、ウエハの裏面全体に第1電極パッド121の材料を形成する。続いて、上記ハーフカット時で用いたブレードよりも幅の狭いブレードでダイシングラインに沿ってウエハを切断する。これにより、上記溝が分離され素子側面凹部113bが形成されるとともに、ウエハの切断面が素子側面平坦部113aとなる。そして、第1電極パッド121のうち素子側面凹部113bに沿う部分が、第2被覆部121bとなる。第2被覆部121bは、焼結金属接合材3に当接している。図示の例では、焼結金属接合材3の一部がz1方向に突出し、当該突出部が、第2被覆部121bに当接している。図14(a)または(b)に示される断面において、当該突出部の端縁(前方端縁)は、第2被覆部121bの前方端縁(z1側の端縁)よりも後方に(z2方向に)離間している。
本実施形態においても、焼結金属接合材3は、第1電極パッド121には当接するが、素子本体11には当接しない。したがって、上記第1実施形態と同様の効果を奏することができる。
さらに、本実施形態においては、焼結金属接合材3と半導体素子1の第1電極パッド121とが当接する面積が、上記第1および第2実施形態よりも大きくなる。したがって、上記第1および第2実施形態よりも、焼結金属接合材3と半導体素子1との接合強度を高めることができる。
次に、上記半導体装置A3の変形例について、図15(a)~(c)に基づき説明する。
図15(a)は、第2被覆部121bが素子側面平坦部113aまで延びた場合を示している。図15(b)は、素子側面凹部113bが各素子側面113のz方向中央部に形成された場合を示している。よって、図15(b)に示す半導体装置A3は、各素子側面113において、素子側面凹部113bのz方向両端縁が、素子側面平坦部113aに繋がっている。図15(c)は、各素子側面113が素子側面凹部113bを有していない場合を示している。例えば、ウエハのダイシング、スパッタ、めっきなどの処理において、その手法や順序などを適宜変更することで、図15(a)~図15(c)に示す形状の半導体素子1が形成される。
図15に示す各変形例においても、上記第1実施形態に係る変形例と同様に、焼結金属接合材3のz1方向の端縁が、第1電極パッド121のz1方向の端縁より、z2方向側に位置している。なお、ペースト塗布工程で用いる焼結用金属ペースト材30の種類や塗布量、マウント工程における載置時の押し込み量、焼結処理工程における焼結条件などを適宜変更することで、焼結金属接合材3による接合構造が図15(a)~図15(c)のようになる。
上記した各種変形例においても、焼結金属接合材3は、第1電極パッド121に当接し、素子本体11には当接していないため、上記した効果を奏することができる。
上記第3実施形態およびその各種変形例においては、図14および図15のように、各焼結金属側面33が平坦である場合を示したが、これに限定されない。すなわち、上記第3実施形態におよびその各種変形例においても、上記第1実施形態の各種変形例のように、焼結金属接合材3の外側に突出した曲面であってもよく(図10(a)参照)、焼結金属接合材3の内側に窪んだ曲面であってもよい(図10(b)参照)。また、焼結金属側面33が傾斜している場合を示したが、これに限定されず、x-y平面に対して直立していてもよい。
上記第1ないし第3実施形態においては、第1パッド部211(パッド主面211a)にめっき層211cを形成している場合を説明したが、めっき層211cを形成していなくてもよい。すなわち、半導体素子1が焼結金属接合材3を介して第1パッド部211に接合されていてもよい。この場合、焼結金属接合材3の第2当接面32は、第1パッド部211(パッド主面211a)に当接する。
上記第1ないし第3実施形態においては、1つの半導体素子1をリードフレーム2に搭載した場合を説明したが、これに限定されず、複数の半導体素子1を搭載してもよい。この場合、リードフレーム2の形状やリードの本数など、半導体装置の目的とする機能に応じて適宜変更すればよい。
上記第1ないし第3実施形態においては、リードフレーム構造の半導体装置について説明したが、本開示に係る技術は、焼結金属接合材3を用いて半導体素子1を接合する各種半導体装置に適用することが可能である。例えば、リードフレーム構造ではなく、表面実装用のチップ型の半導体装置においても、本開示に係る技術は適用可能である。
本開示の第1の側面に係る半導体装置または当該半導体装置の製造方法は、以下の付記1A~16Aのように規定しうる。
付記1A.素子本体および電極パッドを有する半導体素子であって、前記素子本体が、第1方向の前方を向く素子主面と、前記第1方向の後方を向く素子裏面とを有し、前記電極パッドが前記素子裏面を覆っている、半導体素子と、
前記半導体素子を搭載する素子搭載部と、
前記電極パッドと前記素子搭載部とを導通接合する焼結金属接合材と、
を備えており、
前記焼結金属接合材が、第1の後方端縁と、この第1の後方端縁から前記第1方向の前記前方に離間した第1の前方端縁とを有し、前記電極パッドが、第2の後方端縁と、この第2の後方端縁から前記第1方向の前記前方に離間した第2の前方端縁とを有し、前記焼結金属接合材の前記第1の前方端縁は、前記電極パッドの前記第2の前方端縁から前記第1方向の前記後方に離間している、半導体装置。
付記2A.前記焼結金属接合材は、前記電極パッドに当接する第1当接面と、この第1当接面とは反対側の第2当接面とを有しており、
前記第1方向において、前記第1当接面の全体が、前記電極パッドの前記第2の後方端縁と一致する、付記1Aに記載の半導体装置。
付記3A.前記素子搭載部に形成されためっき層をさらに備えており、前記第2当接面は、前記めっき層に当接している、付記2Aに記載の半導体装置。
付記4A.前記めっき層は、銀を含有する、付記3Aに記載の半導体装置。
付記5A.前記第1当接面および前記電極パッドは、前記第1方向視において互いに一致する端縁をそれぞれ有している、付記2Aないし付記4Aのいずれか一項に記載の半導体装置。
付記6A.前記第1方向視において、前記第1当接面の全体が、前記電極パッドの一部に重なる、付記2Aないし付記4Aのいずれか一項に記載の半導体装置。
付記7A.前記焼結金属接合材は、前記第1方向に直交する断面を有し、この断面の面積が、前記第1当接面から前記第2当接面に向かうにつれて大となる、付記5Aまたは付記6Aに記載の半導体装置。
付記8A.前記第1当接面および前記第2当接面は、前記第1方向視において互いに一致する、付記5Aまたは付記6Aに記載の半導体装置。
付記9A.前記半導体素子は、前記第1方向に直交する第2方向を向く素子側面を有しており、
前記電極パッドは、前記素子裏面を覆う第1被覆部と、前記第1被覆部から前記素子側面に沿って前記第1方向前方に延びる第2被覆部と、を有しており、
前記第2被覆部は、前記焼結金属接合材に当接している、付記1Aに記載の半導体装置。
付記10A.前記焼結金属接合材は、多孔質の焼結銀である、付記1Aないし付記9Aのいずれか一項に記載の半導体装置。
付記11A.前記半導体素子は、シリコンからなる、付記1Aないし付記10Aのいずれか一項に記載の半導体装置。
付記12A.リードフレームをさらに備えており、前記素子搭載部は、前記リードフレームの一部により構成されている、付記1Aないし付記11Aのいずれか一項に記載の半導体装置。
付記13A.前記半導体素子および前記焼結金属接合材を覆う樹脂パッケージをさらに備える、付記1Aないし付記12Aのいずれか一項に記載の半導体装置。
付記14A.前記半導体素子は、IGBTまたはパワーMOSFETである、付記1Aないし付記13Aのいずれか一項に記載の半導体装置。
付記15A.付記1Aないし付記14Aのいずれか一項に記載の半導体装置の製造方法であって、
前記素子搭載部に焼結用金属ペースト材を塗布するペースト塗布工程と、
前記焼結用金属ペースト材と前記電極パッドとが向かい合うように、前記焼結用金属ペースト材に前記半導体素子を載置するマウント工程と、
前記焼結用金属ペースト材を熱処理して前記焼結金属接合材にする焼結工程と、
を含んでおり、
前記マウント工程において、前記第1方向における前記焼結用金属ペースト材の前方端縁が、前記第1方向における前記電極パッドの前方端縁より、前記第1方向の後方に位置する所定のペースト-パッド状態とし、このペースト-パッド状態を維持したままで前記焼結工程の前記熱処理を行う、製造方法。
付記16A.前記マウント工程は、前記ペースト-パッド状態を実現すべく、前記焼結用金属ペースト材に対する前記半導体素子の押し込み量を調整する工程を含む、付記15Aに記載の製造方法。
本開示の第1の側面に係る半導体装置および当該半導体装置の製造方法は、上記した実施形態に限定されるものではない。半導体装置の各部の具体的な構成および半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
次に、本開示の第2の側面に係る実施形態について、図16~図35を参照しつつ説明する。
まず、第2の側面に係る実施形態を提案するに至るまでの背景技術について説明する。上述のとおり、半導体素子を支持部材(ボンディング部)に搭載するためのダイボンド材として、従来の鉛はんだに替えて、焼結銀等が用いられる場合がある。具体的には、有機溶液を含む金属ペーストをボンディング部に塗布し、塗布された金属ペースト上に半導体素子を搭載する。そして、金属ペーストを加熱処理することで、有機溶液が蒸発し、焼結銀からなる接着層が形成される。
しかしながら上記の手法において、有機溶液の蒸発によって発生した気体の一部が、外部に排出されずに前記接着層内に滞留してしまい、その結果、接着層内にボイドが形成されることがある。ボイドは、一般に接着層全体にわたって不規則に形成されるが、複数のボイドが接着層の一領域中に集中して形成されることもある。このような場合、ボンディング部に対する半導体素子の接合強度が場所によって不均一となり、接合強度が比較的小さい箇所において接着層が破損するなどの不具合が生じうる。このようなことは、焼結銀に限らず、焼結銅など他の焼結金属の場合も、同様に生じる傾向がある。このように従来の半導体装置において、ダイボンド材として焼結金属を用いる場合、接着層の接合強度に対する信頼性の向上を図る上で、未だ改善の余地があった。
本開示の第2の側面に係る実施形態は、上記の事情に鑑みて考え出されたものであり、その一の目的は、ダイボンド材として焼結金属を用いる場合の信頼性の向上を図ることができる半導体装置の製造方法および半導体装置を提供することにある。
図16~図20は、第2の側面の第1実施形態に係る半導体装置B1を示している。半導体装置B1は、例えば自動車や電子機器などの電装回路基板に実装される形式のものである。半導体装置B1は、半導体素子1、リードフレーム2、焼結金属接合材3、複数のワイヤ4、および、樹脂パッケージ5を備えている。
図16は、半導体装置B1の斜視図である。図17は、図16に示す斜視図において、樹脂パッケージ5を省略したものである。図18は、半導体装置B1の平面図(z1方向からz2方向を見た図)である。図19は、半導体装置B1の背面図(x1方向からx2方向を見た図)である。図20は、半導体装置B1の右側面図(y1方向からy2方向を見た図)である。なお、図18~図20においては、樹脂パッケージ5を二点鎖線で示している。
半導体素子1は、半導体装置B1の機能の中枢となる電子部品である。本実施形態においては、半導体素子1は、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)などのパワー半導体素子である。本実施形態においては、半導体素子1は、z方向視において、4mm角の矩形状である。すなわち、x方向寸法およびy方向寸法がともに4mmである。なお、半導体素子1の大きさは、これに限定されない。半導体素子1は、素子本体11、主面電極パッド121、および、裏面電極パッド122を含んでいる。
素子本体11は、半導体材料よりなる。本実施形態においては、当該半導体材料はシリコンである。素子本体11は、直方体である。素子本体11は、素子主面111、素子裏面112、複数の素子側面113を含む。
素子主面111および素子裏面112は、互いに反対側を向く。本実施形態においては、素子主面111は、z1方向を向く。素子裏面112は、z2方向を向く。また、素子主面111および素子裏面112はともに、平坦である。
複数の素子側面113はそれぞれ、素子主面111および素子裏面112に直交する。各素子側面113は、z1方向の端縁が素子主面111に繋がり、z2方向の端縁が素子裏面112に繋がっている。各素子側面113は、z方向視において、半導体素子1の外方を向く。本実施形態においては、各素子側面113は、面全体が平坦である。
主面電極パッド121は、素子主面111に形成されている。本実施形態においては、主面電極パッド121は、第1主面電極パッド121Aおよび第2主面電極パッド121Bを含んでいる。第1主面電極パッド121Aと第2主面電極パッド121Bとは、互いに絶縁されている。第1主面電極パッド121Aの面積は、第2主面電極パッド121Bの面積よりも小さい。第1主面電極パッド121Aには第1ワイヤ41が接続され、第2主面電極パッド121Bには第2ワイヤ42が接続されている。
裏面電極パッド122は、素子裏面112に形成されている。裏面電極パッド122は、z方向視において矩形状である。また、裏面電極パッド122は、z方向視における端縁がすべて、素子裏面112のz方向視における端縁と一致する。よって、裏面電極パッド122は、素子裏面112のすべてを覆っている。
主面電極パッド121および裏面電極パッド122はそれぞれ、例えば、Cu,Ni,Al,Auなどのめっき層からなる。半導体素子1がパワーMOSFETである場合、例えば、裏面電極パッド122はドレイン電極であり、第1主面電極パッド121Aはゲート電極であり、第2主面電極パッド121Bはソース電極である。半導体素子1がIGBTである場合、例えば、裏面電極パッド122はコレクタ電極であり、第1主面電極パッド121Aはゲート電極であり、第2主面電極パッド121Bはエミッタ電極である。なお、上記したものは一例であり、これらに限定されない。
リードフレーム2は、導電性材料よりなる。このような導電性材料としては、例えばCuが挙げられる。リードフレーム2は、電装回路基板に接合されることにより、半導体素子1と電装回路基板との導通経路をなす。本実施形態においては、リードフレーム2は、第1リード21、第2リード22、および、第3リード23を有する。
第1リード21は、第1パッド部(ダイパッド)211、第1端子部212、および、中間連結部213を含む。
第1パッド部211は、半導体素子1を搭載する部分である。第1パッド部211は、パッド主面211aおよびパッド裏面211bを有する。
パッド主面211aは、z1方向を向く。パッド主面211aは面全体が平坦である。パッド主面211aには、めっき層211cが形成されている。めっき層211cは、パッド主面211aのうち、半導体素子1を搭載する部分を覆う。本実施形態においては、めっき層211cは、z方向視において矩形状であり、半導体素子1よりも面積が大である。なお、めっき層211cは、少なくとも半導体素子1を搭載する部分を覆っていればよいが、その他の部分も覆っていてもよいし、リードフレーム2の全体を覆っていてもよい。めっき層211cは、例えばAgからなる。なお、めっき層211cの材質はこれに限定されない。めっき層211cは、例えば、電解めっきにより形成される。なお、めっき層211cの形成方法は、これに限定されない。
パッド裏面211bは、z2方向を向く。パッド裏面211bは、面全体が平坦である。パッド裏面211bは、面全体にわたって樹脂パッケージ5から露出している。これにより、半導体装置B1の放熱性を向上させている。なお、パッド裏面211bが樹脂パッケージ5に覆われていてもよい。
第1パッド部211には、パッド主面211aからパッド裏面211bまでに至るパッド貫通孔211dが形成されている。パッド貫通孔211dは、z方向視において、半導体素子1から離間している。
第1端子部212は、図17および図18に示すように、x方向に沿って延びている。第1端子部212の一部は、樹脂パッケージ5から露出している。第1端子部212は、中間連結部213、第1パッド部211、めっき層211c、および、焼結金属接合材3を介して、裏面電極パッド122に導通している。
中間連結部213は、図17および図18に示すように、第1パッド部211と第1端子部212とに繋がる。第1パッド部211と第1端子部212とは、z方向における位置が異なっており、第1パッド部211は、第1端子部212よりもz2方向に位置する。よって、中間連結部213は、第1パッド部211および第1端子部212に対して傾斜している。中間連結部213はすべて、樹脂パッケージ5に覆われている。
第2リード22は、第2パッド部221および第2端子部222を含む。
第2パッド部221は、図17および図18に示すように、y方向寸法が第2端子部222よりも大きい。第2パッド部221はすべて、樹脂パッケージ5に覆われている。図17および図18に示すように、第2パッド部221には、第1ワイヤ41が接続されている。
第2端子部222は、図17および図18に示すように、x方向に沿って延びている。第2端子部222の一部は、樹脂パッケージ5から露出している。
第3リード23は、第3パッド部231および第3端子部232を含む。
第3パッド部231は、図17および図18に示すように、y方向寸法が第3端子部232よりも大きい。第3パッド部231はすべて、樹脂パッケージ5に覆われている。図17および図18に示すように、第3パッド部231には、第2ワイヤ42が接続されている。
第3端子部232は、図17および図18に示すように、x方向に沿って延びている。第3端子部232の一部は、樹脂パッケージ5から露出している。
第1リード21、第2リード22、および、第3リード23は、互いに離間している。第1リード21の第1端子部212は、y方向において、第2リード22の第2端子部222と第3リード23の第3端子部232との間に配置される。第1端子部212、第2端子部222、および、第3端子部232において、樹脂パッケージ5から露出する部分は、金属製のめっき層で覆われている。例えば、当該金属製のめっき層は、めっき層211cと同質である。当該金属製のめっき層は電解めっきにより形成される。
焼結金属接合材3は、半導体素子1とリードフレーム2(第1パッド部211)との間に介在し、これらを導通接合する。図21~図24は、焼結金属接合材3を説明するための図である。図21は、図18に示す平面図の一部を拡大した図(部分拡大平面図)である。なお、図21においては、焼結金属接合材3を破線で示している。図22は、図21におけるXXII-XXII線に沿う断面図である。図23は、図21におけるXXIII-XXIII線に沿う断面図である。図24は、焼結金属接合材3の顕微鏡拡大図である。
焼結金属接合材3は、焼結金属からなる。本実施形態においては、当該焼結金属は、焼結銀である。なお、焼結金属はこれに限らず、焼結銅などであってもよい。焼結金属接合材3は、図24に示すように、多数の微細孔を有する多孔質である。本実施形態においては、焼結金属接合材3は、複数の微細孔が空隙であるものとするが、複数の微細孔にエポキシ樹脂が充填されていてもよい。すなわち、焼結金属接合材3はエポキシ樹脂を含有していてもよい。ただし、エポキシ樹脂の含有量が多いと、焼結金属接合材3の導電性を低下させるため、半導体素子1への電流量を考慮してエポキシ樹脂の含有量を決めておく。
本実施形態においては、焼結金属接合材3は、図21に示すように、複数の個物形成部31からなる。複数の個物形成部31は、互いに離間している。本実施形態においては、各個物形成部31は、図21に示すように、z方向視において矩形状である。なお、矩形状に限定されず、円形状であってもよいし、多角形状であってもよい。各個物形成部31は、z方向視における寸法が1mm角としている。なお、各個物形成部31のz方向視における寸法は、これに限定されない。焼結金属接合材3のz方向視における形状は、後述するペースト塗布工程時の塗布領域61のz方向視における形状に依存する。複数の個物形成部31は、マトリクス状に配置されており、x方向およびy方向において隣り合う他の個物形成部31との離間距離を0.5mmとしている。本実施形態においては、図21に示すように、複数の個物形成部31はすべて、z方向視において、半導体素子1に重なる。また、各個物形成部31は、図22および図23に示すように、x方向視およびy方向視のいずれにおいても矩形状である。各個物形成部31は、個物主面311、個物裏面312、および、複数の個物側面313を有する。
個物主面311は、図22および図23に示すように、裏面電極パッド122に当接した面である。個物裏面312は、図22および図23に示すように、めっき層211cに当接した面である。複数の個物側面313はそれぞれ、z1方向の端縁が個物主面311に繋がり、z2方向の端縁が個物裏面312に繋がっている。本実施形態においては、複数の個物側面313には、x1方向を向く面、x2方向を向く面、y1方向を向く面、そして、y2方向を向く面がある。各個物側面313は、面全体が平坦である。なお、本実施形態においては、各個物側面313は、図22および図23に示すように、x-y平面に直交するものとするが、これに限定されない。例えば、各個物形成部31のx-y平面による断面がz1方向からz2方向に向けて大きくなるように、各個物側面313は傾斜していてもよい。あるいは、各個物側面313は、z方向中央が突き出た凸面であってもよいし、z方向中央が窪んだ凹面であってもよい。これらは、後述する焼結処理工程における焼結条件などによる。
複数のワイヤ4はそれぞれ、半導体素子1とリードフレーム2とを接続し、これらを導通させるものである。複数のワイヤ4には、第1ワイヤ41と第2ワイヤ42とがある。
第1ワイヤ41は、図17および図18に示すように、一端が第2パッド部221に接合され、他端が半導体素子1(第1主面電極パッド121A)に接合されている。よって、第1ワイヤ41は、第2パッド部221と第1主面電極パッド121Aとを導通させている。本実施形態においては、第1ワイヤ41は、主な材質がアルミニウム(Al)である。すなわち、第1ワイヤ41は、構成物質としてアルミニウムを含む。アルミニウムの含有率は、100%であってもよいし、100%未満であってもよい(すなわち、不純物が含まれていてもよい)。なお、主原料はアルミニウムに限定されず、例えば、金(Au)や銅(Cu)であってもよい。
第2ワイヤ42は、図17および図18に示すように、一端が第3パッド部231に接合され、他端が半導体素子1(第2主面電極パッド121B)に接合されている。よって、第2ワイヤ42は、第3パッド部231と第2主面電極パッド121Bとを導通させている。本実施形態においては、第2ワイヤ42は、主な材質がアルミニウム(Al)である。なお、これに限定されず、例えば、金(Au)や銅(Cu)であってもよい。第2ワイヤ42の径は、第1ワイヤ41の径より大としている。
なお、第1ワイヤ41および第2ワイヤ42の、材質、本数、ワイヤ径などは、これらに流れる電流などを考慮して、適宜設計すればよい。例えば、電流量の確保のためや1本が断線したときの動作保障のために、第2ワイヤ42を複数備えていてもよい。
樹脂パッケージ5は、半導体素子1、リードフレーム2の一部、焼結金属接合材3、および、複数のワイヤ4を覆う部材である。樹脂パッケージ5は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、樹脂パッケージ5は、黒色のエポキシ樹脂である。樹脂パッケージ5は、樹脂主面51、樹脂裏面52、一対の第1樹脂側面53、および、一対の第2樹脂側面54を有する。
樹脂主面51は、図19および図20に示すように、z1方向を向く。樹脂裏面52は、図19および図20に示すように、z2方向を向く。
一対の第1樹脂側面53は、図20に示すように、x方向において互いに離間している。一対の第1樹脂側面53は、x方向において互いに反対側を向く。また、図20に示すように、一対の第1樹脂側面53はそれぞれ、z1方向の端縁が樹脂主面51に繋がり、z2方向の端縁が樹脂裏面52に繋がっている。本実施形態においては、x2方向側に位置する第1樹脂側面53から、第1リード21(第1端子部212)、第2リード22(第2端子部222)、および、第3リード23(第3端子部232)のそれぞれ一部が露出している。
一対の第2樹脂側面54は、図19に示すように、y方向において互いに離間している。一対の第2樹脂側面54は、y方向において互いに反対側を向く。また、図19に示すように、一対の第2樹脂側面54はそれぞれ、z1方向の端縁が樹脂主面51に繋がり、z2方向の端縁が樹脂裏面52に繋がっている。
樹脂パッケージ5には、図16に示す一対の第2樹脂側面54のそれぞれz1方向の端縁から樹脂パッケージ5の内部に窪む一対の樹脂凹部55が形成されている。また、図16および図20に示すように、樹脂パッケージ5には、z方向において樹脂主面51から樹脂裏面52に至る樹脂貫通孔56が形成されている。本実施形態においては、z方向視において、樹脂貫通孔56の中心は、パッド貫通孔211dの中心と一致する。また、樹脂貫通孔56の直径は、パッド貫通孔211dの直径よりも小である。本実施形態においては、パッド貫通孔211dの孔壁はすべて、樹脂パッケージ5によって覆われている。図示は省略するが、樹脂貫通孔56にねじなどの締結部材を挿通させて、ヒートスプレッダなどの放熱機能を備える部材を取り付けることで、半導体装置B1の放熱性能の向上を図ることができる。
樹脂パッケージ5は、図22および図23に示すように、裏面電極パッド122とめっき層211cとの間に介在する部分を有する。当該部分を介在部57とする。介在部57は、裏面電極パッド122からめっき層211cまでz方向に繋がる。
以上のように構成された半導体装置B1において、図22および図23に示すように、半導体素子1(裏面電極パッド122)と第1パッド部211(めっき層211c)との間には、焼結金属接合材3(個物形成部31)が形成された部分と、焼結金属接合材3(個物形成部31)が形成されていない部分とがある。この焼結金属接合材3(個物形成部31)が形成されていない部分を焼結金属未充填部64とする。焼結金属未充填部64は、z方向寸法が焼結金属接合材3(個物形成部31)と同じである。本実施形態においては、焼結金属未充填部64には、樹脂パッケージ5の一部(介在部57)が充填されている。
次に、半導体装置B1の製造方法について説明する。半導体装置B1の製造方法は、部品準備工程、ダイボンディング工程、ワイヤボンディング工程、樹脂成型工程、および、後工程を有する。本実施形態においては、当該製造方法の各工程は、上記した順に行われる。
部品準備工程では、上記に示す半導体装置B1の各構成要素および各構成要素を形成するための材料などを準備する。具体的には、素子本体11となるウエハに主面電極パッド121および裏面電極パッド122となるめっき処理を施す。当該ウエハは、素子本体11(半導体素子1)を複数個生成可能なサイズとされる。そして、めっき処理されたウエハをダイシングして、半導体素子1を生成する。また、リードフレーム2を金型成形により成形する。なお、部品準備工程においては、複数のリードフレーム2が連結フレームにより繋がり、一体的に成形されている。
ダイボンディング工程では、焼結金属接合材3により半導体素子1を第1パッド部211に導通接合する。ダイボンディング工程は、ペースト塗布工程、マウント工程、および、焼結処理工程を含む。図25および図26は、ダイボンディング工程を説明するための図である。図25は、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図25において、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、後述する塗布領域61を太い実線で記している。図26は、ダイボンディング工程の各工程後の半導体装置B1の状態を示す部分拡大断面図である。図26(a)は、ペースト塗布工程後の状態を示している。図26(b)は、マウント工程後の状態を示している。図26(c)は、焼結処理工程後の状態を示している。図26は、図23に対応した部分拡大断面図である。
ペースト塗布工程では、焼結金属接合材3の基となる焼結用金属ペースト材30を塗布する。本実施形態においては、焼結用金属ペースト材30として、焼結用銀ペースト材を用いる。当該焼結用銀ペースト材は、溶媒中にマイクロサイズあるいはナノサイズの銀粒子を混ぜ合わせたペースト状である。本実施形態においては、焼結用銀ペースト材の溶媒はエポキシ樹脂を含んでいない(あるいはほとんど含んでいない)。焼結用金属ペースト材30は、例えば、マスクを用いたスクリーン印刷によって塗布する。なお、スクリーン印刷ではなく、ディスペンサーによって塗布してもよい。なお、焼結用金属ペースト材30の塗布方法は、これらに限定されない。
ペースト塗布工程では、第1パッド部211(めっき層211c)上の一部に焼結用金属ペースト材30を塗布する。このとき、第1パッド部211(めっき層211c)上に、図25に示すような塗布領域61と未塗布領域62とを設けておく。塗布領域61は、焼結用金属ペースト材30を塗布する領域である。未塗布領域62は、焼結用金属ペースト材30を塗布しない領域である。本実施形態においては、塗布領域61は、図25に示すように、z方向視において互いに離間した複数の個別領域611からなる。各個別領域611は、1mm角の矩形状である。なお、各個別領域611のz方向視における形状は、矩形状に限定されず、円であってもよいし、多角形であってもよい。また、各個別領域611のz方向視における寸法は、これに限定されない。そして、複数の個別領域611は、マトリクス状に配置されており、隣り合う個別領域611同士の離間距離を0.5mmとしている。なお、未塗布領域62は、半導体素子1直下であり、塗布領域61ではない領域である。この塗布領域61(各個別領域611)に焼結用金属ペースト材30を塗布する。このとき、焼結用金属ペースト材30の塗布は、例えば、塗布領域61を底面とした柱体状に立体的に塗布される。これにより、図26(a)に示す状態の半導体装置B1が得られる。
図26(a)に示す状態の半導体装置B1は、第1パッド部211上に、焼結用金属ペースト材30が塗布された部分と塗布されていない部分とが形成されている。そして、これらの部分により、z方向において段差が生じている。
マウント工程では、第1パッド部211上に塗布された焼結用金属ペースト材30に半導体素子1を載置する。具体的には、半導体素子1の裏面電極パッド122(素子本体11の素子裏面112)と第1パッド部211(めっき層211c)とを向かい合せる。そして、z方向視において半導体素子1を塗布領域61および未塗布領域62の双方に重ねて、載置する。これにより、塗布領域61上に塗布された焼結用金属ペースト材30上に、半導体素子1が置かれ、図26(b)に示す状態の半導体装置B1が得られる。
図26(b)に示す状態の半導体装置B1は、未塗布領域62上に未充填空間63が形成されている。未充填空間63は、半導体素子1の裏面電極パッド122と第1パッド部211とに挟まれ、かつ、焼結用金属ペースト材30が充填されていない空間である。本実施形態においては、未充填空間63は、半導体素子1(裏面電極パッド122)のz方向視における端縁よりも外方の空間(以下、「外部空間」という。)に繋がっている。なお、マウント工程において、半導体素子1の載置時の押し込み量が強いと、焼結用金属ペースト材30が押しつぶされてしまう。その結果、未塗布領域62上に未充填空間63が形成されない可能性がある。そのため、未充填空間63を形成するように、半導体素子1の載置時の押し込み量を調整する。本実施形態においては、半導体素子1をほとんど押し込まず、焼結用金属ペースト材30上に置く程度の押し込み量としている。
焼結処理工程では、熱処理によって、焼結用金属ペースト材30を焼結金属接合材3にする。具体的には、焼結用金属ペースト材30上に半導体素子1を載置した状態を維持したまま、焼結用金属ペースト材30を、所定の焼結条件で熱処理する。当該焼結条件としては、加圧の有無、加熱時間、加熱温度、環境(雰囲気)などが挙げられる。本実施形態においては、例えば、無加圧状態で、200℃で2時間の熱処理を、酸素を含んだ雰囲気中で行う。なお、焼結条件は、上記したものに限定されない。上記熱処理を行うことで、焼結用金属ペースト材30の溶媒が揮発・消失し、また、銀粒子同士が結合し合い、図24に示す多孔質な焼結金属接合材3が形成される。このとき、焼結用金属ペースト材30の溶媒が揮発した気化成分は、隣接する未充填空間63に排出される。そして、上記するように、未充填空間63は、外部空間に繋がっているので、上記気化成分は、当該未充填空間63を通って外部空間に排出される。すなわち、本実施形態においては、未充填空間63は、気化成分を排出するエアベントとして機能する。これにより、図26(c)に示す状態の半導体装置B1が得られる。
図26(c)に示す状態の半導体装置B1においては、未充填空間63は、焼結金属接合材3が形成されない焼結金属未充填部64となる。すなわち、半導体装置B1は、焼結金属未充填部64を有する。焼結金属未充填部64は、半導体素子1(裏面電極パッド122)とめっき層211cとの間に介在している。また、焼結金属未充填部64は、z方向寸法が焼結金属接合材3と同じである。よって、焼結金属未充填部64は、裏面電極パッド122とめっき層211cとの間で裏面電極パッド122からめっき層211cまでz方向に繋がる。また、図26(c)に示すように、形成される焼結金属接合材3は、塗布領域61上に塗布された焼結用金属ペースト材30と略同形である。すなわち、各個物形成部31は、各個別領域611上に塗布された焼結用金属ペースト材30と略同形である。
ワイヤボンディング工程では、第1ワイヤ41および第2ワイヤ42をボンディングする。ワイヤボンディング工程は、例えば、周知のワイヤボンダを用いて行われる。ワイヤボンディング工程は、第1ワイヤボンディング工程および第2ワイヤボンディング工程を含む。
第1ワイヤボンディング工程では、キャピラリを用いたワイヤボンダによって、第1ワイヤ41をボンディングする。具体的には、まず、キャピラリからワイヤの先端部を突出させ、これを溶解させる。そして、ワイヤの先端部をボール状にして、当該ボール状の先端部を第1主面電極パッド121Aに押し付ける。次に、キャピラリからワイヤを引き出しつつキャピラリを移動させ、第2リード22の第2パッド部221にワイヤを押し付ける。そして、キャピラリのクランパでワイヤを押さえながら、キャピラリを持ち上げ、ワイヤを切断する。これにより、第1ワイヤ41が形成され、第1主面電極パッド121Aと第2パッド部221とが導通接続される。なお、先に第2パッド部221にボンディングしてから、第1主面電極パッド121Aにボンディングしてもよい。
第2ワイヤボンディング工程は、ウェッジツールを用いたワイヤボンダによって、第2ワイヤ42をボンディングする。具体的には、まず、ウェッジボンディング可能な状態とされたウェッジツールのウェッジの先端を第2主面電極パッド121Bに押し付けつつ、超音波振動を付加する。これにより、第2ワイヤ42の一端と第2主面電極パッド121Bとが溶接される。そして、ウェッジの先端からワイヤを引き出しつつウェッジを移動させ、第3リード23の第3パッド部231にワイヤを押し付けつつ、超音波振動を付加する。これにより、第2ワイヤ42の他端と第3パッド部231とが溶接される。その後、ウェッジを少しだけ移動させ、ウェッジツールのカッタで第2ワイヤ42に切れ目を付ける。そして、ウェッジとともに、ワイヤを第3パッド部231から離間させることで、ワイヤが切断される。これにより、第2ワイヤ42が形成され、第2主面電極パッド121Bと第3パッド部231とが導通接続される。なお、先に第3パッド部231にボンディングしてから、第2主面電極パッド121Bにボンディングしてもよい。また、半導体装置B1が複数の第2ワイヤ42を備える場合には、第2ワイヤボンディング工程を複数回行えばよい。
なお、ワイヤボンディング工程において、第1ワイヤボンディング工程と第2ワイヤボンディング工程との順序は限定されず、どちらを先におこなってもよい。また、第1ワイヤボンディング工程において、キャピラリの代わりにウェッジツールを用いてもよいし、第2ワイヤボンディング工程において、ウェッジツールの代わりにキャピラリを用いてもよい。これらは、第1ワイヤ41および第2ワイヤ42の、材質、ワイヤ径、配置などに応じて、適宜変更すればよい。
樹脂成型工程では、樹脂パッケージ5を形成し、半導体装置B1のパッケージを行う。樹脂成型工程は、例えば、金型を用いた、周知のトランスファモールド成形により行われる。具体的には、半導体素子1、第1ワイヤ41、および、第2ワイヤ42をボンディングしたリードフレーム2を、金型成形機にセットし、流動化させたエポキシ樹脂を金型内のキャビティに流し込み、モールド成形する。そして、エポキシ樹脂を硬化させる。その後は、成形済みのリードフレーム2を取り出し、余分な樹脂やバリ取りなどにより、上記する樹脂パッケージ5の形に整形する。上記したように、未充填空間63は外部空間に繋がっているため、樹脂成型工程において、金型内のキャビティにエポキシ樹脂を流し込んだとき、未充填空間63にもエポキシ樹脂が流れ込む。この未充填空間63に流入したエポキシ樹脂が硬化することで、介在部57が形成される。すなわち、焼結金属未充填部64は、樹脂パッケージ5の一部(介在部57)で満たされる。なお、上記では、モールド成形時に未充填空間63にエポキシ樹脂が流れ込むことで、介在部57が形成される場合を説明したが、未充填空間63の形状および大きさ、モールド成形時の温度(樹脂温度、金型温度)、射出圧力および射出量などの条件によっては、未充填空間63にエポキシ樹脂がうまく流れ込まない可能性がある。その場合、未充填空間63には、アンダーフィリングによってエポキシ樹脂を充填させて、介在部57を形成させてもよい。あるいは、未充填空間63に、エポキシ樹脂を充填させなくてもよい。この場合、焼結金属未充填部64は、空隙となる。
後工程では、半導体装置B1を図16に示す形状にし、半導体装置B1を出荷可能な製品に仕上げる工程である。後工程は、例えば、樹脂パッケージ5の外部に露出したリードフレーム2の不要部分(上記した連結フレームなど)を切断する切断工程、樹脂パッケージ5の外部に露出したリードフレーム2の曲げに対する強度向上、プリント基板などへの実装時の接着性の向上、錆防止などのための外装処理工程、樹脂パッケージ5の外部に露出したリードフレーム2を所定の形状に曲げるリード加工工程、社名、製品名、ロッド番号などをパッケージに刻印する捺印工程、および、製品の良・不良を判別する検査・選別工程などが行われる。なお、これらの工程は、最終的な半導体装置B1の仕様に応じて、適宜実施すればよい。後工程が終了することで、図16~図20に示す半導体装置B1が完成する。
次に、半導体装置B1およびその製造方法の作用効果について説明する。
第2の側面の第1実施形態によれば、ペースト塗布工程において、第1パッド部211(めっき層211c)上に、焼結用金属ペースト材30を塗布する塗布領域61と、焼結用金属ペースト材30を塗布しない未塗布領域62とを設けた。すなわち、未塗布領域62を意図的に設けた。当該未塗布領域62を設けたことで、マウント工程後に、未塗布領域62上に空間(未充填空間63)が形成される。そして、焼結処理工程によって、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分は、未充填空間63に排出され、上記外部空間へと排出される。これにより、上記気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、焼結金属接合材3内のボイドを抑制することができる。したがって、ボイドによる接合強度のばらつきを抑制し、半導体素子1を均衡に接合することができる。以上のことから、半導体装置B1は、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
第2の側面の第1実施形態によれば、複数の個物形成部31は、各々が矩形状であり、かつ、正方格子状に配置されている。したがって、焼結金属接合材3は、半導体素子1のz方向視中心を基準に対称的である。詳細には、半導体素子1の中心を通り、かつ、x方向に平行な直線に対して線対称であり、かつ、半導体素子1の中心を通り、かつ、y方向に平行な直線に対しても線対称である。さらに、半導体素子1の中心を基準に点対称である。したがって、均等に配置された複数の個物形成部31(焼結金属接合材3)上に、半導体素子1を搭載することができる。これにより、半導体装置B1は、半導体素子1を均衡に接合することができる。
第2の側面の第1実施形態によれば、ワイヤボンディング工程時に、z方向視において、主面電極パッド121のうち塗布領域61と重なる部分に、複数のワイヤ4を接合している。具体的には、第1主面電極パッド121Aのうちz方向視において塗布領域61と重なる部分に第1ワイヤ41を接合し、第2主面電極パッド121Bのうちz方向視において塗布領域61と重なる部分に第2ワイヤ42を接合している。すなわち、主面電極パッド121のうち焼結金属接合材3が直下に配置されている部分に複数のワイヤ4を接合した。もし、主面電極パッド121のうち焼結金属接合材3が配置されていない部分に複数のワイヤ4を接合した場合、これらを接合するときの、押圧力や超音波振動の伝達効率が低下する。その結果、複数のワイヤ4のボンディング不着が発生する可能性がある。特に、ウェッジボンディングやステッチボンディングを行う場合は、ボールボンディングを行う場合に比べて、より大きな押圧力や超音波振動を要する。したがって、主面電極パッド121のうち焼結金属接合材3が直下に配置されている部分に複数のワイヤ4を接合することで、上記伝達効率の低下を抑制することができる。すなわち、半導体装置B1は、複数のワイヤ4のボンディング不着を抑制することができる。なお、このようなボンディング不着の抑制を考慮して、半導体素子1の主面電極パッド121上にワイヤ4を接合する位置が予め分かっている場合には、ペースト塗布工程時に、当該ワイヤ4の接合位置の直下に塗布領域61を設ける。換言すれば、ペースト塗布工程時に、上記ワイヤ4の接合位置の直下を未塗布領域62にしない。
第2の側面の第1実施形態によれば、塗布領域61において、各個別領域611を1mm角の矩形状とした。本願発明者の研究の結果、各個別領域611において、そのz方向視内側のいずれかの位置において、当該位置に最も近い端縁までの距離が1.5mmより大きい場合に、ボイドが発生しやすいことが判明した。なお、上記端縁は、塗布領域61と未塗布領域62との境界である。反対に、各個別領域611において、そのz方向視内側のいずれの位置においても、当該位置に最も近い端縁までの距離が1.5mm以下の場合には、ボイドの発生を抑制できることが判明した。本実施形態においては、各個別領域611は1mm角の矩形状であるので、各個別領域611において、z方向視内方のどの位置であっても、その位置から最も近い端縁までの距離が0.5mm以下である。したがって、半導体装置B1は、ボイドの発生を効果的に抑制できる。また、以上のことから、半導体素子1のz方向視寸法が3mm角以上の場合、焼結用金属ペースト材30を半導体素子1直下に全面塗布すると、焼結金属接合材3内にボイドが発生する可能性が高くなる。したがって、半導体素子1のz方向視寸法が3mm角以上の場合に、未塗布領域62を設けることは、ボイドの発生の抑制に有効である。
次に、上記第2の側面の第1実施形態の変形例について説明する。図27は、半導体装置B1の各変形例に係る半導体装置B1’の製造方法において、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図27においては、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、塗布領域61を太い実線で記している。同図を用いて、第2の側面の第1実施形態の各変形例に係るペースト塗布工程時に設ける塗布領域61および未塗布領域62について、以下に説明する。
図27(a)に示す変形例において、塗布領域61は、上記第2の側面の第1実施形態と同様に、複数の個別領域611からなる。そして、当該塗布領域61は、z方向視において、複数の個別領域611が正三角格子状に配置されている。各個別領域611は、例えば、1mm角である。なお、複数の個別領域611は、その他、菱形格子状(二等辺三角格子状)、矩形格子状、平行体格子状などの他の各種格子状に配置されていてもよい。
図27(b)に示す変形例において、塗布領域61は、上記第2の側面の第1実施形態と同様に、複数の個別領域611からなる。そして、当該塗布領域61は、z方向視において、複数の個別領域611がストライプ状に配置されている。各個別領域611は、例えば、x方向寸法が4mm、y方向寸法が1mmである。すなわち、各個別領域611は、x方向に延びる矩形状である。なお、各個別領域611の数および大きさは、これに限定されない。また、複数の個別領域611は、x方向ではなく、y方向に延びる矩形状であってもよい。
第2の側面の第1実施形態の各変形例において、図27に示すように塗布領域61および未塗布領域62を設け、ダイボンディング工程の各工程を行う。これにより、塗布領域61上に塗布された焼結用金属ペースト材30が焼結金属接合材3になる。このとき、形成される焼結金属接合材3は、焼結用金属ペースト材30と略同形である。そして、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が未塗布領域62上の未充填空間63に排出される。その後、上記第2の側面の第1実施形態と同様に、ワイヤボンディング工程、樹脂成型工程、および、後工程を経ることで、半導体装置B1’が形成される。
第2の側面の第1実施形態の各変形例においても、上記第2の側面の第1実施形態と同様に、マウント工程後に形成される未充填空間63は上記外部空間に繋がっている。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入し、介在部57(樹脂パッケージ5の一部)が形成される。すなわち、本変形例においても、焼結金属未充填部64は、樹脂パッケージ5の一部(介在部57)によって満たされている。
上記した第2の側面の第1実施形態の各変形例によれば、上記第2の側面の第1実施形態と同様に、ペースト塗布工程において、未塗布領域62を意図的に設けている。これにより、マウント工程後に、未塗布領域62上に空間(未充填空間63)が形成される。したがって、焼結処理工程において、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が、未充填空間63に排出される。よって、気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、ボイドの発生を抑制できる。以上のことから、半導体装置B1’は、上記第2の側面の第1実施形態と同様に、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
さらに、第2の側面の第1実施形態の変形例は、その他の上記第2の側面の第1実施形態と同じ効果を奏することができる。具体的には、形成される複数の個物形成部31は、半導体素子1のz方向視中心を基準に対称的に配置されているので、半導体素子1を均衡に接合することができる。また、主面電極パッド121のうちz方向視において、塗布領域61と重なる部分に、複数のワイヤ4を接合しているので、ボンディング不着を抑制することができる。さらに、各個別領域611において、そのz方向視内側のいずれの位置においても、当該位置に最も近い端縁までの距離が1.5mm以下であるので、ボイドの発生を効果的に抑制できる。
次に、第2の側面の第2実施形態について説明する。以下の説明において、上記第2の側面の第1実施形態と同一あるいは類似の要素については、同一の符号を付してその説明を省略する。
図28は、第2の側面の第2実施形態に係る半導体装置B2の製造方法において、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図28において、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、塗布領域61’を太い実線で記している。同図を用いて、第2の側面の第2実施形態に係るペースト塗布工程時に設ける塗布領域61’および未塗布領域62について、以下に説明する。
第2の側面の第2実施形態に係る塗布領域61’は、図28に示すように、z方向視において、次のような形状である。すなわち、塗布領域61’は、円環状である。塗布領域61’は、例えば、内径と外径との差が1mmである。なお、塗布領域61’の大きさはこれに限定されない。また、塗布領域61’の外周は、半導体素子1の外周の内接円に一致する。第2の側面の第2実施形態においては、上記のように塗布領域61’を設けており、z方向視において、塗布領域61’の内周の内側は、未塗布領域62である。上記第2の側面の第1実施形態においては、塗布領域61を複数の個別領域611によって構成していたが、第2の側面の第2実施形態に係る塗布領域61’は連続した一つの領域である。
第2の側面の第2実施形態においては、塗布領域61’および未塗布領域62を上記のように設け、ダイボンディング工程の各工程を行う。これにより、塗布領域61’上に塗布された焼結用金属ペースト材30が焼結金属接合材3になる。このとき、形成される焼結金属接合材3は、焼結用金属ペースト材30と略同形である。そして、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が未塗布領域62上の未充填空間63に排出される。その後、上記第2の側面の第1実施形態と同様に、ワイヤボンディング工程、樹脂成型工程、および、後工程を経ることで、半導体装置B2が形成される。
図29および図30は、第2の側面の第2実施形態に係る半導体装置B2を示している。図29は、樹脂パッケージ5の記載を省略した部分拡大平面図である。なお、図29においては、焼結金属接合材3を破線で示している。図30は、図29に示すXXX-XXX線に沿う断面図である。
半導体装置B2における焼結金属接合材3は、図29に示すように、z方向視において、円環状である。これは、上記ペースト塗布工程における塗布領域61’と一致している。また、焼結金属接合材3は、第1当接面32、第2当接面33、および、貫通部34を有している。
第1当接面32は、半導体素子1(裏面電極パッド122)に当接する面である。第2当接面33は、めっき層211cに当接する面である。貫通部34は、z方向において、第1当接面32から第2当接面33まで繋がる。貫通部34は、z方向視円形である。当該貫通部34は、上記焼結金属未充填部64に相当する。
第2の側面の第2実施形態においては、マウント工程で形成される未充填空間63は、上記外部空間に繋がらず、密閉される。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入しない。すなわち、第2の側面の第2実施形態においては、図30に示すように、焼結金属未充填部64は空隙である。
上記した第2の側面の第2実施形態によれば、上記第2の側面の第1実施形態と同様に、ペースト塗布工程において、未塗布領域62を意図的に設けている。これにより、マウント工程後に、未塗布領域62上に空間(未充填空間63)が形成される。したがって、焼結処理工程において、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が、未充填空間63に排出される。よって、気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、ボイドの発生を抑制できる。以上のことから、半導体装置B2は、上記第2の側面の第1実施形態と同様に、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
次に、上記第2の側面の第2実施形態に係る半導体装置B2の変形例について説明する。図31および図32はともに、半導体装置B2の各変形例に係る半導体装置B2’の製造方法において、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図31および図32においては、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、塗布領域61’を太い実線で記している。同図を用いて、第2の側面の第2実施形態の各変形例に係るペースト塗布工程時に設ける塗布領域61’について、以下に説明する。
図31(a)に示す変形例において、塗布領域61’は、互いに形状の異なる2つの個別領域611A,611Bからなる。個別領域611Aは、上記第2の側面の第2実施形態に係る塗布領域61’と同じである。個別領域611Bは、個別領域611Aの内側に設けられている。個別領域611Bは、z方向視において円形である。z方向視において、個別領域611Aの中心と個別領域611Bとの中心は一致している。
図31(b)に示す変形例において、塗布領域61’は、上記第2の側面の第2実施形態に係る塗布領域61’に、その周方向の一部に切り欠き部612が設けられている。切り欠き部612は、z方向視において塗布領域61’の外周から内周まで繋がる。
図32(a)に示す変形例において、塗布領域61’は、z方向視において矩形環状である。塗布領域61’の幅は、本変形例においては1mmであるが、これに限定されない。
図32(b)に示す変形例において、塗布領域61’は、上記図32(a)に示す塗布領域61’に対して、x2方向側であり、かつ、y方向中央に切り欠き部612が設けられている。切り欠き部612は、z方向視において塗布領域61’の外周から内周まで繋がる。また、本変形例における塗布領域61’は、y1方向側であり、かつ、x方向中央からy2方向に延出した延出部613が設けられている。なお、切り欠き部612および延出部613の位置は、これらに限定されない。
第2の側面の第2実施形態の各変形例において、図31あるいは図32に示すように塗布領域61’および未塗布領域62を設け、ダイボンディング工程の各工程を行う。これにより、塗布領域61’上に塗布された焼結用金属ペースト材30が焼結金属接合材3になる。このとき、形成される焼結金属接合材3は、焼結用金属ペースト材30と略同形である。そして、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が未塗布領域62上の未充填空間63に排出される。その後、上記第2の側面の第1実施形態と同様に、ワイヤボンディング工程、樹脂成型工程、および、後工程を経ることで、半導体装置B2’が形成される。
図31(a)および図32(a)に示す変形例のそれぞれにおいては、上記第2の側面の第2実施形態と同様に、マウント工程後に形成される未充填空間63は、上記外部空間に繋がっていない。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入しない。すなわち、これらの変形例においては、焼結金属未充填部64は空隙である。一方、図31(b)および図32(b)に示す変形例のそれぞれにおいては、マウント工程後に形成される未充填空間63は、上記切り欠き部612を介して、上記外部空間に繋がっている。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入し、介在部57(樹脂パッケージ5の一部)が形成される。すなわち、これらの変形例においては、焼結金属未充填部64は樹脂パッケージ5の一部(介在部57)によって満たされている。
上記した第2の側面の第2実施形態の各変形例によれば、上記第2の側面の第1実施形態と同様に、ペースト塗布工程において、未塗布領域62を意図的に設けている。これにより、マウント工程後に、当該未塗布領域62上に空間(未充填空間63)が形成される。したがって、焼結処理工程において、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が、未充填空間63に排出される。よって、気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、ボイドの発生を抑制できる。以上のことから、半導体装置B2’は、上記第2の側面の第1実施形態と同様に、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
また、図31(a)および図32(b)に示す変形例のそれぞれにおいては、ワイヤボンディング工程時に、z方向視において、主面電極パッド121のうち塗布領域61’と重なる部分に、複数のワイヤ4が接合される。したがって、複数のワイヤ4を接合するときの、押圧力や超音波振動の伝達効率の低下を抑制できる。すなわち、複数のワイヤ4のボンディング不着を抑制することができる。
次に、本開示の第2の側面の第3実施形態について説明する。以下の説明において、上記第1および第2の側面の第2実施形態と同一あるは類似の要素については、同一の符号を付してその説明を省略する。
図33は、第2の側面の第3実施形態に係る半導体装置B3の製造方法において、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図33において、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、塗布領域61”を太い実線で記している。同図を用いて、第2の側面の第3実施形態に係るペースト塗布工程時に設ける塗布領域61”および未塗布領域62について、以下に説明する。
第2の側面の第3実施形態に係る塗布領域61”は、図33に示すように、z方向視において、帯状に連続した一つの領域である。例えば、塗布領域61”は、幅が0.5mmであるが、これに限定されない。また、塗布領域61”は、複数の直線部614と複数の屈曲部615とを含んでおり、z方向視において、波状になっている。本実施形態においては、5つの直線部614と4つの屈曲部615とを含んでいる。
各直線部614は、y方向に延びている。複数の直線部614は、互いにx方向において離間して配置されている。各屈曲部615は、x方向において隣り合う2つの直線部614に対して、y方向の一方側から繋がる。複数の直線部614と複数の屈曲部615とは、一体的である。
第2の側面の第3実施形態においては、塗布領域61”および未塗布領域62を上記のように設け、ダイボンディング工程の各工程を行う。第2の側面の第3実施形態においては、例えば、ディスペンサーにより焼結用金属ペースト材30を塗布する。なお、ディスペンサーではなく、マスクを用いたスクリーン印刷であってもよい。これにより、塗布領域61”上に塗布された焼結用金属ペースト材30が焼結金属接合材3になる。このとき、形成される焼結金属接合材3は、焼結用金属ペースト材30と略同形である。そして、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が未塗布領域62上の未充填空間63に排出される。その後、上記第2の側面の第1実施形態と同様に、ワイヤボンディング工程、樹脂成型工程、および、後工程を経ることで、半導体装置B3が形成される。
図34は、当該第2の側面の第3実施形態に係る半導体装置B3を示している。図34は、部分拡大平面図であり、樹脂パッケージ5を省略している。なお、図34においては、焼結金属接合材3を破線で示している。
半導体装置B3における焼結金属接合材3は、図34に示すように、z方向視において、帯状に連続する。また、当該焼結金属接合材3は、z方向視において、波状である。これは、上記ペースト塗布工程における塗布領域61”と一致する。
第2の側面の第3実施形態においては、マウント工程で形成される未充填空間63は、上記外部空間に繋がっている。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入し、介在部57(樹脂パッケージ5の一部)が形成される。すなわち、第2の側面の第3実施形態においては、焼結金属未充填部64は、樹脂パッケージ5の一部(介在部57)によって満たされている。
上記した第2の側面の第3実施形態によれば、上記第2の側面の第1実施形態と同様に、ペースト塗布工程において、未塗布領域62を意図的に設けている。これにより、マウント工程後に、未塗布領域62上に空間(未充填空間63)が形成される。したがって、焼結処理工程において、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が、未充填空間63に排出される。よって、気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、ボイドの発生を抑制できる。以上のことから、半導体装置B3は、上記第2の側面の第1実施形態と同様に、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
次に、上記第2の側面の第3実施形態の変形例について説明する。図35は、半導体装置B3の各変形例に係る半導体装置B3’の製造方法において、ペースト塗布工程前の状態を示す部分拡大平面図である。なお、図35においては、半導体素子1、第1ワイヤ41、および、第2ワイヤ42を二点鎖線で記している。また、塗布領域61”を太い実線で記している。同図を用いて、第2の側面の第3実施形態の各変形例に係るペースト塗布工程時に設ける塗布領域61”および未塗布領域62について、以下に説明する。
図35(a)に示す変形例において、塗布領域61”は、上記第2の側面の第3実施形態に係る塗布領域61”と同様に、帯状に連続した一つの領域である。当該変形例においては、塗布領域61”は、z方向視において螺旋状である。
図35(b)に示す変形例において、塗布領域61”は、上記第2の側面の第3実施形態に係る塗布領域61”と同様に、帯状に連続した一つの領域である。当該変形例においては、塗布領域61”は、z方向視において自由な曲線で設けられている。なお、図35(b)において、塗布領域61”は交差する箇所を有していないが、交差する箇所があってもよい。
第2の側面の第3実施形態の各変形例において、図35に示すように塗布領域61”および未塗布領域62を設け、ダイボンディング工程の各工程を行う。当該変形例においても、上記第2の側面の第3実施形態と同様に、例えば、ディスペンサーにより焼結用金属ペースト材30を塗布する。なお、ディスペンサーではなく、マスクを用いたスクリーン印刷であってもよい。これにより、塗布領域61”上に塗布された焼結用金属ペースト材30が焼結金属接合材3になる。このとき、形成される焼結金属接合材3は、焼結用金属ペースト材30と略同形である。そして、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が未塗布領域62上の未充填空間63に排出される。その後、上記第2の側面の第1実施形態と同様に、ワイヤボンディング工程、樹脂成型工程、および、後工程を経ることで、半導体装置B3’が形成される。
第2の側面の第3実施形態の各変形例においても、上記第2の側面の第3実施形態と同様に、マウント工程後に形成される未充填空間63は上記外部空間に繋がっている。したがって、樹脂成型工程で、エポキシ樹脂が、未充填空間63に流入し、介在部57(樹脂パッケージ5の一部)が形成される。すなわち、本変形例においても、焼結金属未充填部64は、樹脂パッケージ5の一部(介在部57)によって満たされている。
上記した第2の側面の第3実施形態の各変形例によれば、上記第2の側面の第1実施形態と同様に、ペースト塗布工程において、未塗布領域62を意図的に設けている。これにより、マウント工程後に、未塗布領域62上に空間(未充填空間63)が形成される。したがって、焼結処理工程において、焼結用金属ペースト材30が焼結金属接合材3になる過程で発生する気化成分が、未充填空間63に排出される。よって、気化成分が焼結金属接合材3内に滞留し、ボイドとして現れることを抑制できる。すなわち、ボイドの発生を抑制できる。以上のことから、半導体装置B3’は、上記第2の側面の第1実施形態と同様に、ダイボンド材として焼結金属を用いた場合であっても、信頼性を向上できる。
上記第2の側面の第3実施形態およびその変形例においては、塗布領域61”が帯状に連続した一つの領域である場合を説明したが、これに限定されない。例えば、塗布領域61”が、互いに離間し、かつ、各々が帯状に連続した複数の個別領域611からなっていてもよい。
上記第2の側面の第3実施形態においては、焼結金属接合材3のすべてが、z方向視において、半導体素子1に重なる場合を説明したが、これに限定されない。例えば、z方向視において、半導体素子1の端縁より外側に、焼結金属接合材3の一部が形成されていてもよい。
上記第2の側面の第3実施形態においては、第1パッド部211(パッド主面211a)にめっき層211cを形成している場合を説明したが、めっき層211cを形成していなくてもよい。すなわち、焼結金属接合材3を介して、半導体素子1を第1パッド部211に接合させてもよい。よって、焼結金属接合材3は、第1パッド部211のパッド主面211aに当接している。
上記第1ないし第3実施形態においては、半導体素子1が裏面電極パッド122を含む場合を説明したが、裏面電極パッド122を含んでいなくてもよい。すなわち、焼結金属接合材3を介して、素子本体11をめっき層211c(あるいは第1パッド部211)に接合させてもよい。よって、焼結金属接合材3は、素子本体11の素子裏面112に当接している。
上記第1ないし第3実施形態においては、1つの半導体素子1をリードフレーム2に搭載した場合を説明したが、これに限定されず、複数の半導体素子1を搭載してもよい。この場合、リードフレーム2の形状やリードの本数など、半導体装置の目的とする機能に応じて適宜変更すればよい。
上記第1ないし第3実施形態においては、半導体素子1が、パワー半導体素子である場合を例に説明したが、これに限らず、他のトランジスタや各種ダイオード、各種サイリスタなどであってもよく、また、コントロールICなどのICチップであってもよい。また、これらを複数備えていてもよい。
上記第1ないし第3実施形態においては、リードフレーム構造の半導体装置B1~B3を説明したが、焼結金属接合材3を用いて半導体素子1を接合する各種半導体装置に適用することが可能である。例えば、リードフレーム構造ではなく、表面実装用のチップ型の半導体装置においても、適用可能である。
本開示の第2の側面に係る半導体装置または当該半導体装置の製造方法は、以下の付記1B~20Bのように規定しうる。
付記1B.第1方向において互いに反対側を向く素子主面および素子裏面を有する素子本体を含む半導体素子と、
前記半導体素子を搭載する素子搭載部と、
前記半導体素子と前記素子搭載部とを接合する焼結金属接合材と、を備える半導体装置の製造方法であって、
前記素子搭載部上の一部に焼結用金属ペースト材を塗布するペースト塗布工程と、
前記素子裏面を前記素子搭載部に向かい合わせて、前記焼結用金属ペースト材上に前記半導体素子を載置するマウント工程と、
熱処理によって、前記焼結用金属ペースト材を前記焼結金属接合材にする焼結処理工程と、を有しており、
前記ペースト塗布工程において、前記焼結用金属ペースト材を塗布する塗布領域と、前記焼結用金属ペースト材を塗布しない未塗布領域とを設け、
前記マウント工程において、前記第1方向視において前記塗布領域および前記未塗布領域の双方に前記素子裏面を重ねることによって、前記未塗布領域と前記素子裏面との間に前記焼結用金属ペースト材が充填されていない未充填空間を形成する、
ことを特徴とする半導体装置の製造方法。
付記2B.前記未充填空間は、前記素子裏面の前記第1方向視における端縁よりも外方の空間に繋がる、付記1Bに記載の半導体装置の製造方法。
付記3B.前記半導体素子、前記焼結金属接合材、および、前記素子搭載部の一部を覆う樹脂パッケージを形成する樹脂成型工程をさらに有する、付記1Bまたは付記2Bに記載の半導体装置の製造方法。
付記4B.前記樹脂成型工程において、前記未充填空間には、前記樹脂パッケージが充填される、付記3Bに記載の半導体装置の製造方法。
付記5B.前記半導体素子が前記素子主面の一部を覆う主面電極パッドをさらに含む構成において、前記主面電極パッドのうち前記第1方向視において前記塗布領域と重なる部分にワイヤを接合するワイヤボンディング工程をさらに有する、付記1Bないし付記4Bのいずれか一項に記載の半導体装置の製造方法。
付記6B.前記塗布領域は、互いに離間する複数の個別領域からなる、付記1Bないし付記5Bのいずれか一項に記載の半導体装置の製造方法。
付記7B.前記塗布領域は、前記第1方向視において、前記半導体素子の中心を基準に対称的な形状である、付記1Bないし付記6Bのいずれか一項に記載の半導体装置の製造方法。
付記8B.前記半導体素子は、前記素子裏面を覆う裏面電極パッドをさらに含んでいる、付記1Bないし付記7Bのいずれか一項に記載の半導体装置の製造方法。
付記9B.前記半導体素子は、前記第1方向視において3mm角以上である、付記1ないし付記8のいずれか一項に記載の半導体装置の製造方法。
付記10B.前記塗布領域上のいずれの位置においても、当該位置に最も近い前記塗布領域と前記未塗布領域との境界までの距離が、1.5mm以下である、付記1Bないし付記9Bのいずれか一項に記載の半導体装置の製造方法。
付記11B.第1方向において互いに反対側を向く素子主面および素子裏面を有する素子本体を含む半導体素子と、
前記半導体素子を搭載する素子搭載部と、
前記半導体素子と前記素子搭載部との間に介在し、これらを接合する焼結金属接合材と、を備えており、
前記素子裏面と前記素子搭載部とが向かい合っており、
前記素子裏面と前記素子搭載部との間において、前記第1方向における寸法が前記焼結金属接合材と同じであり、かつ、前記焼結金属接合材が形成されていない焼結金属未充填部を有する、ことを特徴とする半導体装置。
付記12B.前記焼結金属未充填部は、前記素子裏面の前記第1方向視における端縁よりも外方の空間に繋がる、付記11Bに記載の半導体装置。
付記13B.前記半導体素子、前記焼結金属接合材、および、前記素子搭載部の一部を覆う樹脂パッケージをさらに有する、付記11Bまたは付記12Bに記載の半導体装置。
付記14B.前記焼結金属未充填部には、前記樹脂パッケージの一部が形成されている、付記13Bに記載の半導体装置。
付記15B.導電性材料よりなるワイヤをさらに備えており、
前記半導体素子は、前記素子主面の一部を覆う主面電極パッドをさらに含み、
前記ワイヤは、前記主面電極パッドのうち前記第1方向視において前記焼結金属接合材と重なる部分に接合されている、付記11Bないし付記14Bのいずれか一項に記載の半導体装置。
付記16B.前記焼結金属接合材は、互いに離間する複数の個物形成部からなる、付記11Bないし付記15Bのいずれか一項に記載の半導体装置。
付記17B.前記焼結金属接合材は、前記第1方向視において、前記半導体素子の中心を基準に対称的な形状である、付記11Bないし付記16Bのいずれか一項に記載の半導体装置。
付記18B.前記半導体素子は、前記素子裏面を覆う裏面電極パッドをさらに含んでいる、付記11Bないし付記17Bのいずれか一項に記載の半導体装置。
付記19B.前記半導体素子は、前記第1方向視において3mm角以上である、付記11Bないし付記18Bのいずれか一項に記載の半導体装置。
付記20B.前記焼結金属接合材の前記第1方向視におけるいずれの位置においても、当該位置に最も近い前記焼結金属接合材の端縁までの距離が、1.5mm以下である、付記11Bないし付記19Bのいずれか一項に記載の半導体装置。
本開示の第2の側面に係る半導体装置および当該半導体装置の製造方法は、上記した実施形態に限定されるものではない。半導体装置の各部の具体的な構成および半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。

Claims (15)

  1. 素子本体および電極パッドを有する半導体素子であって、前記素子本体が、第1方向の前方を向く素子主面と、前記第1方向の後方を向く素子裏面とを有し、前記電極パッドが前記素子裏面を覆っている、半導体素子と、
    前記半導体素子を搭載する素子搭載部と、
    前記電極パッドと前記素子搭載部とを導通接合する焼結金属接合材と、
    を備えており、
    前記焼結金属接合材が、第1の後方端縁と、この第1の後方端縁から前記第1方向の前記前方に離間した第1の前方端縁とを有し、前記電極パッドが、第2の後方端縁と、この第2の後方端縁から前記第1方向の前記前方に離間した第2の前方端縁とを有し、前記焼結金属接合材の前記第1の前方端縁は、前記電極パッドの前記第2の前方端縁から前記第1方向の前記後方に離間しており、
    前記半導体素子は、前記第1方向に直交する第2方向を向く素子側面を有しており、
    前記電極パッドは、前記素子裏面を覆う第1被覆部と、前記第1被覆部から前記素子側面に沿って前記第1方向前方に延びる第2被覆部と、を有しており、
    前記素子側面は、素子側面平坦部と、前記素子側面平坦部から前記素子本体の内側に向かって窪む素子側面凹部と、を有し、
    前記第2被覆部は、前記素子側面平坦部の一部と前記素子側面凹部のすべてとを覆っており、かつ、前記焼結金属接合材に当接している、
    いる、半導体装置。
  2. 前記素子側面凹部は、前記素子裏面に繋がっている、請求項1に記載の半導体装置。
  3. 前記素子側面凹部は、前記第1方向の両端縁が、前記素子側面平坦部に繋がっている、請求項1に記載の半導体装置。
  4. 前記焼結金属接合材は、前記電極パッドに当接する第1当接面と、この第1当接面とは反対側の第2当接面とを有しており、
    前記第1方向において、前記第1当接面の全体が、前記電極パッドの前記第2の後方端縁と一致する、請求項1ないし3のいずれかに記載の半導体装置。
  5. 前記素子搭載部に形成されためっき層をさらに備えており、前記第2当接面は、前記めっき層に当接している、請求項に記載の半導体装置。
  6. 前記めっき層は、銀を含有する、請求項に記載の半導体装置。
  7. 前記第1当接面および前記電極パッドは、前記第1方向視において互いに一致する端縁をそれぞれ有している、請求項ないし請求項のいずれか一項に記載の半導体装置。
  8. 前記第1方向視において、前記第1当接面の全体が、前記電極パッドの一部に重なる、請求項ないし請求項のいずれか一項に記載の半導体装置。
  9. 前記焼結金属接合材は、前記第1方向に直交する断面を有し、この断面の面積が、前記第1当接面から前記第2当接面に向かうにつれて大となる、請求項または請求項に記載の半導体装置。
  10. 前記第1当接面および前記第2当接面は、前記第1方向視において互いに一致する、請求項または請求項に記載の半導体装置。
  11. 前記焼結金属接合材は、多孔質の焼結銀である、請求項1ないし請求項10のいずれか一項に記載の半導体装置。
  12. 前記半導体素子は、シリコンからなる、請求項1ないし請求項11のいずれか一項に記載の半導体装置。
  13. リードフレームをさらに備えており、前記素子搭載部は、前記リードフレームの一部により構成されている、請求項1ないし請求項12のいずれか一項に記載の半導体装置。
  14. 前記半導体素子および前記焼結金属接合材を覆う樹脂パッケージをさらに備える、請求項1ないし請求項13のいずれか一項に記載の半導体装置。
  15. 前記半導体素子は、IGBTまたはパワーMOSFETである、請求項1ないし請求項14のいずれか一項に記載の半導体装置。
JP2018134964A 2017-08-02 2018-07-18 半導体装置 Active JP7149751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/045,322 US11626352B2 (en) 2017-08-02 2018-07-25 Semiconductor device and method for manufacturing the same
US18/176,175 US20230207432A1 (en) 2017-08-02 2023-02-28 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017149888 2017-08-02
JP2017149903 2017-08-02
JP2017149903 2017-08-02
JP2017149888 2017-08-02

Publications (2)

Publication Number Publication Date
JP2019029662A JP2019029662A (ja) 2019-02-21
JP7149751B2 true JP7149751B2 (ja) 2022-10-07

Family

ID=65478895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018134964A Active JP7149751B2 (ja) 2017-08-02 2018-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JP7149751B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027116A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置
JP7346171B2 (ja) * 2019-09-02 2023-09-19 株式会社東芝 半導体装置及びその製造方法
JPWO2021149637A1 (ja) * 2020-01-23 2021-07-29
CN116997999A (zh) * 2021-03-15 2023-11-03 罗姆股份有限公司 半导体装置以及半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188192A (ja) 2001-12-18 2003-07-04 Nec Corp ダイマウント方法およびダイマウント装置
WO2014155619A1 (ja) 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015170768A (ja) 2014-03-07 2015-09-28 イサハヤ電子株式会社 半導体接合方法
JP2017108192A (ja) 2017-03-24 2017-06-15 三菱電機株式会社 半導体装置
WO2017126344A1 (ja) 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188192A (ja) 2001-12-18 2003-07-04 Nec Corp ダイマウント方法およびダイマウント装置
WO2014155619A1 (ja) 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015170768A (ja) 2014-03-07 2015-09-28 イサハヤ電子株式会社 半導体接合方法
WO2017126344A1 (ja) 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JP2017108192A (ja) 2017-03-24 2017-06-15 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019029662A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
JP7149751B2 (ja) 半導体装置
US7400002B2 (en) MOSFET package
JP5689462B2 (ja) 半導体装置およびその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US20230207432A1 (en) Semiconductor device and method for manufacturing the same
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
TW201044475A (en) Chip packaging method and structure thereof
WO2013065474A1 (ja) 半導体装置
JP6961337B2 (ja) 半導体装置
TW201507071A (zh) 半導體裝置及半導體裝置的製造方法
JP2021027116A (ja) 半導体装置
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
JP2013183054A (ja) 半導体装置の製造方法および半導体装置
JP2019186326A (ja) 半導体装置およびその製造方法
JP2019040994A (ja) 半導体装置およびその製造方法
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JP2001345411A (ja) リードフレームとそれを用いた半導体装置及びその生産方法
JP7460051B2 (ja) 半導体装置
JP4901776B2 (ja) リードフレームとそれを用いた半導体装置及びその生産方法
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
JP4979661B2 (ja) 半導体装置の製造方法
JP2021027211A (ja) 電子装置
JP5119092B2 (ja) 半導体装置の製造方法
WO2021149637A1 (ja) 電子装置および電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7149751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150