JP2015170768A - 半導体接合方法 - Google Patents

半導体接合方法 Download PDF

Info

Publication number
JP2015170768A
JP2015170768A JP2014045264A JP2014045264A JP2015170768A JP 2015170768 A JP2015170768 A JP 2015170768A JP 2014045264 A JP2014045264 A JP 2014045264A JP 2014045264 A JP2014045264 A JP 2014045264A JP 2015170768 A JP2015170768 A JP 2015170768A
Authority
JP
Japan
Prior art keywords
bonding
layer
semiconductor
nanocrystal layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014045264A
Other languages
English (en)
Other versions
JP6340215B2 (ja
Inventor
昭 高月
Akira Takatsuki
昭 高月
全紀 内田
Masanori Uchida
全紀 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Isahaya Electronics Corp
Original Assignee
Isahaya Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Isahaya Electronics Corp filed Critical Isahaya Electronics Corp
Priority to JP2014045264A priority Critical patent/JP6340215B2/ja
Publication of JP2015170768A publication Critical patent/JP2015170768A/ja
Application granted granted Critical
Publication of JP6340215B2 publication Critical patent/JP6340215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

【課題】耐熱性の高い接合層を形成するとともに、接合層の形成が大気圧下の比較的低い温度での焼結によって行え、量産化と低コスト化を可能とする半導体接合方法を提供する。
【解決手段】半導体チップ5の接合部及び/又はリードフレーム6の接合領域に金属ナノ結晶層2を形成する第1工程と、接合部と接合領域の間に金属ナノ結晶層2が挟まれた状態となるようにリードフレーム6に半導体チップ5をダイボンドする第2工程と、金属ナノ結晶層2を焼結して接合層10を形成する第3工程を有する。
【選択図】図2

Description

本発明は、パワー半導体装置等において、主として通電や放熱の機能を有するリードフレームや基板等と半導体チップを、金属ナノ結晶層による導電性接合材を用いて接合する半導体接合方法に関するものである。
リードフレームや基板の上に半導体チップを接合する場合、Pbを85%以上含有するSn−Pb系高融点半田材が広く用いられている一方、近年では環境保全の観点からPbフリー化の動きが活発化している。
また、昨今のエコブームを背景に電力損失を低減する効果のあるSiCやGaNといった次世代パワー半導体の開発も活発化しているが、これらの材料を用いた半導体素子の特徴の一つである250℃以上の高温領域における動作を可能とするためには、導電性接合材についてもより高い耐熱性が要求される。
そして、従来の高融点半田材やPbフリー半田材では、その要求を満足できないため、従来利用してきた材料とは異なる接合材や接合方法の開発が進められている。
例えば、特許文献1(特開2005−32834号公報)では、液相拡散接合法によって次世代パワー半導体に対応する300℃以上の耐熱接合を可能とする接合技術が開示されている。
しかし、この接合技術は、接合プロセスにおいて450〜650℃の高温、真空状態で加圧しながら3時間程度保持する必要があるため、生産性の面で難点が多く存在し、また、450〜650℃の高温、真空状態とすることで半導体チップ表面の配線パターン等にダメージが発生するおそれがあるため、信頼性の面でも懸念材料が多い。
そこで、200℃程度の低温加熱により高耐熱接合(例えば、Agを主成分とした材料の場合960℃程度)を可能とする金属ナノ粒子を用いた導電性接合材の開発が進められ、そのような導電性接合材を利用した接合技術についても様々な検討がなされている。
ここで、金属ナノ粒子を用いた導電性接合材(以下「金属ナノ接合材」という。)について説明すると、5〜100nmサイズの金属ナノ粒子と、これらが常温で凝集してしまうことを防止するために各金属ナノ粒子の周囲を被覆する有機分散剤と、有機溶剤からなるものである。
この金属ナノ接合材は、量子サイズ効果により融点よりはるかに低い温度で焼結が可能であるとともに、焼結後は有機分散剤と有機溶剤が揮発して完全に金属化してしまうことから、その金属固有の融点に相当する耐熱性、電気抵抗値、放熱性を有するものとなる。
そのため、融点が高く、電気抵抗値が低く、放熱性が高い材料(例えば、Ag、Au、Cu)を選択することによって、パワー半導体等のさらなる性能向上や信頼性向上を達成できる接合が可能になるものと期待されている。
また、特許文献2(特許第5070557号公報)には、半導体等から成るウエハ、チップ、その他各種任意の被接合材を、加熱、加圧等に伴う物理的なダメージを与えることなく接合することを目的として、被接合材の少なくとも一方の接合面に、スパッタリングやイオンプレーティング等の真空成膜により金属や合金等の微結晶構造を有する被膜を形成し、被膜を常温で重合して被接合材間の強固な接合を可能とする常温接合方法が開示されている。
特開2005−32834号公報 特許第5070557号公報
しかし、金属ナノ接合材を用いた接合方法では、加熱により有機分散剤と有機溶剤が揮発するため、リードフレームや基板と半導体チップとの間に金属ナノ接合材が挟まれた状態において加熱すると、有機分散剤と有機溶剤が揮発する際に逃げきれなかった揮発ガスがボイドとして発生したり、硬化時の体積収縮によって焼結後の膜厚が不均一になったりするなどの問題がある。
また、特許文献2に記載の接合方法は、常温で被接合材間の強固な接合を可能とする優れた方法ではあるものの、請求項1や段落0075〜0076等に記載されているように、高真空度雰囲気内で接合するため、大型の装置を必要とし処理時間が長くなるという問題があり、量産化や低コスト化には不利な方法である。
本発明は、このような従来技術の問題点を解決し、半導体チップの接合部と支持体の接合領域との間に耐熱性が高くボイドのない均一な膜厚の接合層を形成するとともに、その接合層の形成が大気圧下の比較的低い温度での焼結によって行えるようにして、量産化と低コスト化を可能とすることを目的とするものである。
請求項1に係る発明は、半導体接合方法において、半導体チップの接合部及び/又は支持体の接合領域に金属ナノ結晶層を形成する第1工程と、前記接合部と前記接合領域の間に前記金属ナノ結晶層が挟まれた状態となるように前記支持体に前記半導体チップをダイボンドする第2工程と、前記金属ナノ結晶層を焼結する第3工程を有することを特徴とする。
請求項2に係る発明は、請求項1に記載の半導体接合方法において、前記第1工程は前記接合部に前記金属ナノ結晶層を形成する工程であり、前記第2工程前及び前記第2工程中に前記接合領域を加熱する工程をさらに有することを特徴とする。
請求項3に係る発明は、請求項1に記載の半導体接合方法において、前記第1工程は前記接合領域に前記金属ナノ結晶層を形成する工程であり、前記第2工程前及び前記第2工程中に前記接合部を加熱する工程をさらに有することを特徴とする。
請求項4に係る発明は、請求項1ないし3に記載の半導体接合方法において、前記第3工程における焼結温度が450℃以下であることを特徴とする。
請求項1に係る発明の半導体接合方法によれば、半導体チップの接合部及び/又は支持体の接合領域に金属ナノ結晶層を形成し、接合部と接合領域の間に金属ナノ結晶層が挟まれた状態となるようにダイボンドし、金属ナノ結晶層を焼結するだけで、半導体チップの接合部と支持体の接合領域との間に耐熱性と熱伝導度の高い接合層を形成することができる。
そして、その工程は接合雰囲気を格別調整することなく行うことも可能であり、接合雰囲気を調整するとしてもフレーム酸化防止用のホーミングガス雰囲気中とする程度で済むため、量産化と低コスト化を実現することができる。
また、金属ナノ結晶層を焼結しているので、金属ナノ接合材を焼結する時のように有機分散剤や有機溶剤の揮発がなく、焼結後の体積収縮が小さい。そのため、焼結後における接合層の厚さ調整が容易であるとともに、形成する金属ナノ結晶層を均一な厚さとすることにより、接合層の厚さを均一なものとすることができる。
請求項2又は3に係る発明の半導体接合方法によれば、請求項1に係る発明の半導体接合方法による効果に加え、半導体チップの接合部に金属ナノ結晶層を形成する場合には支持体の接合領域を、また、支持体の接合領域に金属ナノ結晶層を形成する場合には半導体チップの接合部を、第2工程前及び第2工程中に加熱する工程をさらに有するので、ダイボンドから金属ナノ結晶層の焼結完了までの時間を短縮することができる。
請求項4に係る発明の半導体接合方法によれば、請求項1ないし3に係る発明の半導体接合方法による効果に加え、金属ナノ結晶層を焼結する時の温度が450℃以下であるため、半導体チップ表面の配線パターン等にダメージが発生する危険性を下げることができ、完成した接合体の歩留まりと信頼性を上げることができる。
また、高い温度による焼結を必要としないので、加熱時間や冷却時間を短縮することができ、さらに、生産設備に耐熱性の高い特殊な装置や部品を用いる必要がないので、量産化及び低コスト化に有利である。
半導体チップの接合部に金属ナノ結晶層を形成する各工程を示す図。 実施例における半導体チップと支持体の接合方法を示す図。 実施例の半導体接合方法によって得られた接合体の断面図。 実施例の半導体接合方法によって得られた接合体の断面拡大写真。
以下、実施例によって本発明の実施形態を説明する。
<第1工程>
図1(1)〜(6)は、本発明の実施例における半導体接合方法の工程のうち、半導体チップ5の接合部に銀ナノ結晶層2を形成する第1工程の詳細を示す図である。
なお、図面の記載は模写的なものであり、厚みと平面寸法の比率、各層の厚みの比率等は現実のものとは異なる。
<工程A>
図1(1)に示すように、一方の面に厚さ1000ÅのAu層、厚さ3000ÅのNi層及び厚さ20000ÅのAg層を、この順に積層したウエハバックメタルを有する半導体ウエハ1を準備する。
次に、図1(2)に示すように、準備した半導体ウエハ1のウエハバックメタルの表面に、電気めっきによって厚さ1〜40μmの銀ナノ結晶層2を形成する。
なお、銀ナノ結晶層2における銀結晶の粒子サイズは5〜100nmである。
<工程B>
図1(3)に示すように、銀ナノ結晶層2を形成した半導体ウエハ1を、40〜70℃のお湯に10〜180秒間浸漬して湯洗する。
<工程C>
図1(4)に示すように、湯洗した半導体ウエハ1を銀ナノ結晶層2が上側となるように載置した後、上方から40〜100℃の温風を30〜300秒間当てて乾燥する。
<工程D>
図1(5)に示すように、乾燥させた半導体ウエハ1を銀ナノ結晶層2が下側となるようにウエハ固定シート3の上面に載置した後、上方から円盤状のブレード4を用いて縦方向及び横方向に適宜の間隔でカットし、複数の半導体チップ5に個片化する。図1(6)は個片化した半導体チップ5を示す拡大図である。
<第2工程>
図2(1)〜(3)は、本発明の実施例における半導体接合方法の工程のうち、半導体チップ5の接合部をリードフレーム6の接合領域表面にダイボンドする第2工程の詳細を示す図である。
まず、図2(1)に示すように、銅を主な材料とし、表面に厚さ4μm程度の銀めっき層を形成して接合領域としたリードフレーム6を準備する。
次に、接合領域が上側となるようにしてホーミングガス7の雰囲気中に置かれたホットプレート上にリードフレーム6を載置する。
ホットプレートの表面は250〜350℃に加熱してあり、その上にリードフレーム6を1〜90秒間載置することによって、表面の接合領域を含むリードフレーム6全体を加熱しておく。
その後、図2(2)に示すように、ホーミングガス7の雰囲気中において、第1工程によって製造した半導体チップ5を、その銀ナノ結晶層2全面がリードフレーム6の接合領域に接触するようにダイボンドして図2(3)に示す状態とする。
なお、ホーミングガス7は半導体チップ5(特に、配線パターンに使用される金属やチップバックメタル9)、リードフレーム6及び銀ナノ結晶層2の酸化を防止するためのものであり、窒素ガス95%及び水素ガス5%を含有するガスである。
<第3工程>
第2工程によって半導体チップ5がリードフレーム6の接合領域にダイボンドされると、その接合領域は予め加熱してあるため、ダイボンド直後から銀ナノ結晶層2は熱せられ焼結が開始される。
ホットプレートの表面は250〜350℃を保持できるようになっており、その上にリードフレーム6を0.5〜60分間載置しておくことによって、銀ナノ結晶層2の焼結が終了する。
そして、焼結終了後にリードフレーム6をホットプレートから移して冷却すると接合工程が完了する。
焼結が終了すると銀ナノ結晶層2はバルクのAg層となるため、融点が高く(約960℃)電気抵抗率の低い(3〜5μΩ・cm)接合層10で半導体チップ5とリードフレーム6が接合された図2(4)の接合体が得られる。
このようにして得られた接合体をモールドした素子の断面図が図3であり、図3左下の四角形で囲まれた部分の写真が図4である。
図3及び図4において、8はリードフレーム6の表面に形成されている厚さ4μm程度の銀めっき層、9は半導体チップ5の接合部となるチップバックメタル、10はバルクのAg層よりなる接合層、11はモールド樹脂である。
そして、図4の写真から、ボイドがなく半導体チップ5の下の接合層10の厚さが均一であるとともに、接合層10とリードフレーム6の接合領域である銀めっき層8及びチップバックメタル9との密着性が極めて良好であることが分かる。
なお、図4の接合層10の部分には、小さい穴があることを示す黒い部分が散在しているが、この穴は焼結によってナノ結晶が成長することで自然に生じる細孔であり、焼結の際に発生したガスや金属ナノ接合材塗布時等における空気巻き込みによって生じる一般的なボイドとは異なるものである。
また、銀ナノ結晶層2を焼結する時の温度と接合強度との関係をダイシェア強度試験(せん断強度試験)によって確認したところ、250℃(焼結時間1分)で平均11N/平方mm、300℃(焼結時間1分)で平均27N/平方mm、350℃(焼結時間1分)で平均37N/平方mmであった。
高融点半田材を用いた接合強度を同強度試験によって確認した結果、平均29N/平方mmであり、10N/平方mm程度でも半導体装置の組立てに耐えられることが分かっているので、250〜350℃(焼結時間1分)で銀ナノ結晶層2を焼結した実施例の接合体はいずれも通常の使用に耐え得るものと評価できる。
実施例の変形例を列記する。
(1)実施例の第1工程の工程Aにおいては、電気めっきによって厚さ1〜40μmの銀ナノ結晶層2を形成したが、電気めっきに限らず、半導体ウエハ1の上面に金属ナノ結晶層2を形成できるものであれば、非電解めっきや蒸着等どのような方法でも良い。
また、その厚さは接合する半導体チップの大きさや用途に応じて適宜選択する。
さらに、その材質も銀に限らず、バルク状態における融点が高く電気抵抗値が低い金属(例えば、Au、Cu及びAg、Au、Cuを主材料とする合金)であればどのようなものでも良い。
(2)銀ナノ結晶層2における銀結晶の粒子サイズは5〜100nmであったが、量子サイズ効果により融点よりはるかに低い温度で焼結が可能なサイズの範囲であれば良い。
量子サイズ効果が発揮されるサイズ範囲は材質によっても若干異なるが、銀の場合は通常は5〜100nmである。
(3)実施例の第1工程の工程Bにおいては、半導体ウエハ1を40〜70℃のお湯に10〜180秒間浸漬して湯洗したが、湯洗は場合によっては必要なく、お湯の温度や浸漬時間は金属ナノ結晶層の形成手法、厚さ及び材質に応じて調整する。
また、お湯に代えて洗浄液に浸漬したり、浸漬に代えてお湯や洗浄液を金属ナノ結晶層2の表面に流したりして洗浄しても良く、めっき液の組成や半導体ウエハ1の材質、製品への影響等を考慮して決定する。
(4)実施例の第1工程の工程Cにおいては、半導体ウエハ1に40〜100℃の温風を30〜300秒間当てて乾燥したが、乾燥は場合によっては必要なく、乾燥時間は温風の温度や半導体ウエハ1のサイズ及び材質、めっき液の組成、製品への影響等によって大きく変化するので、製造に際しては実施例の温度範囲や時間範囲にとらわれることなく温度や時間を最適化する必要がある。
また、酸化を防止するために温風に代えて窒素ガスや不活性ガスを当てても良い。
さらに、温風を当てず表面を40〜100℃に熱したプレートの上に載置するか、内部を40〜100℃に保てる乾燥室内に収容して乾燥させても良い。その場合、酸化を防止するために窒素ガスや不活性ガス雰囲気下で乾燥させるとより良い。
(5)実施例の第2工程においては、250〜350℃に加熱したホットプレートの上にリードフレーム6を1〜90秒間載置することによって、表面の接合領域を含むリードフレーム6全体を加熱したが、加熱時間はホットプレートの表面温度及びリードフレーム6の材質やサイズによって大きく変化するので、製造に際しては実施例の温度範囲や時間範囲にとらわれることなく温度や時間を最適化する必要がある。
(6)実施例の第2工程においては、半導体チップ5をリードフレーム6にダイボンドしてから銀ナノ結晶層2の焼成が終了するまでの時間を短縮するため、ダイボンド前にリードフレーム6をホットプレート上に載置し全体を加熱したが、加熱は必ずしも必要なく、加熱する場合でも接合領域のみ加熱するようにしても良い。
また、加熱手段もホットプレートに限らず、内部の温度を500℃程度までの任意の温度に保持できる焼成室を用いる等、少なくとも接合領域である銀めっき層8を加熱できるものであれば適宜選択することができる。
(7)実施例の第2工程においては、ダイボンドをホーミングガス7の雰囲気中で行い、同じく第3工程においては、銀ナノ結晶層2の焼成をホーミングガス7の雰囲気中で行ったが、半導体チップ、リードフレーム6及び金属ナノ結晶層に使用する材料が酸化しない、又は酸化してもその影響が小さくて酸化にこだわる必要がない場合等には、通常の大気雰囲気中で行っても良い。
特に、第3工程はダイボンド後の処理であり、銀ナノ結晶層2や銀めっき層8の露出部分が少ないので、ホーミングガス7の雰囲気中で行う必要性はより低い。
また、ホーミングガス7としては、窒素ガス95%及び水素ガス5%を含有するガスを用いたが、酸素を含まない安定したガス(例えば、窒素ガスや不活性ガス)であれば、どのようなガスであっても良い。
(8)実施例では、第2工程において銀ナノ結晶層2全面が250〜350℃に加熱されたリードフレーム6の接合領域に接触するように半導体チップ5をダイボンドし、第3工程においてリードフレーム6を250〜350℃に保持することによって、銀ナノ結晶層2の焼結が終了するようにしたが、ダイボンド時にはリードフレーム6の温度を200〜250℃の比較的低温とし、ダイボンド後にホットプレートの表面温度を350〜400℃の比較的高温として銀ナノ結晶層2を焼結するようにしても良い。
そうすることによって、ダイボンド時に発生する応力を緩和できるとともに、焼結時間を短縮することができるという効果が得られる。
(9)実施例の第3工程においては、ホットプレートの表面温度を250〜350℃に保持し、その上にリードフレーム6を0.5〜60分間載置しておくことによって、銀ナノ結晶層2の焼結が終了するようにしたが、加熱温度や加熱時間はこの範囲に限らず、半導体チップ5やその接合部(チップバックメタル9)、リードフレーム6やその接合領域(銀めっき層8)及び金属ナノ結晶層の材質や用途等に応じて、適宜選択可能である。
また、同じ材質であっても、ナノ結晶の平均粒径によって融点が変化するため、加熱温度や加熱時間は異なり、例えば銀ナノ結晶層の場合、平均粒径が非常に小さければ150℃程度でも焼成が可能である。
そして、焼成する際の上限温度は接合部や接合領域等への影響や半導体チップ5の表面に形成される配線パターン(Al−Si)へのダメージを考慮すると、配線パターンに使用される金属の融点(Al−Siの場合577℃)以下とする必要があることから、第3工程における加熱温度は150〜577℃の範囲で選択可能である。
ただし、低い温度で焼成するには金属ナノ結晶層の材料を厳選する必要があり、高い温度で焼成すると装置コストが上がるとともに歩留まりや信頼性が下がるおそれがあるので、加熱温度の適値は200〜450℃、最適値は250〜350℃である。
なお、加熱温度の適値や最適値の範囲は、金属ナノ結晶層の材料だけでなく加熱装置、半導体チップ5、リードフレーム6等の仕様等にもよるので、銀ナノ結晶層2に代えて他の金属ナノ結晶層(金ナノ結晶層や銅ナノ結晶層等)を用いた場合にもあてはまるものである。
(10)実施例においては、半導体チップ5に銀ナノ結晶層2を形成し、リードフレーム6の接合領域に半導体チップ5をダイボンドしたが、半導体チップ5の銀ナノ結晶層2に代えて、又は加えてリードフレーム6の接合領域に銀ナノ結晶層を形成し、実施例と同様に半導体チップ5をダイボンドするようにしても良い。
そのうち、半導体チップ5及びリードフレーム6の両方に銀ナノ結晶層を形成する場合には、ダイボンド前及びダイボンド中に半導体チップ5やリードフレーム6を加熱することは行わず、ダイボンド後に加熱を開始する(予め加熱するとダイボンド前に銀ナノ結晶層の焼結が始まってしまうため)。
また、半導体チップ5には銀ナノ結晶層2を形成せず、リードフレーム6の接合領域に銀ナノ結晶層を形成する場合には、ダイボンド前及びダイボンド中に半導体チップ5又はその接合部(チップバックメタル9)を予め加熱するようにしても良い。
(11)実施例は、リードフレーム6に半導体チップ5を接合する方法であったが、リードフレーム6に限らず、接合領域を有する支持体に半導体チップ5を接合する場合においては本発明の半導体接合方法を適用することが可能である。
1 半導体ウエハ 2 銀ナノ結晶層 3 ウエハ固定シート
4 ブレード 5 半導体チップ 6 リードフレーム
7 ホーミングガス 8 銀めっき層 9 チップバックメタル
10 接合層 11 モールド樹脂

Claims (4)

  1. 半導体チップの接合部及び/又は支持体の接合領域に金属ナノ結晶層を形成する第1工程と、
    前記接合部と前記接合領域の間に前記金属ナノ結晶層が挟まれた状態となるように前記支持体に前記半導体チップをダイボンドする第2工程と、
    前記金属ナノ結晶層を焼結する第3工程
    を有する半導体接合方法。
  2. 前記第1工程は前記接合部に前記金属ナノ結晶層を形成する工程であり、
    前記第2工程前及び前記第2工程中に前記接合領域を加熱する工程をさらに有する
    ことを特徴とする請求項1に記載の半導体接合方法。
  3. 前記第1工程は前記接合領域に前記金属ナノ結晶層を形成する工程であり、
    前記第2工程前及び前記第2工程中に前記接合部を加熱する工程をさらに有する
    ことを特徴とする請求項1に記載の半導体接合方法。
  4. 前記第3工程における焼結温度が450℃以下である
    ことを特徴とする請求項1ないし3のいずれかに記載の半導体接合方法。
JP2014045264A 2014-03-07 2014-03-07 半導体接合方法 Active JP6340215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014045264A JP6340215B2 (ja) 2014-03-07 2014-03-07 半導体接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045264A JP6340215B2 (ja) 2014-03-07 2014-03-07 半導体接合方法

Publications (2)

Publication Number Publication Date
JP2015170768A true JP2015170768A (ja) 2015-09-28
JP6340215B2 JP6340215B2 (ja) 2018-06-06

Family

ID=54203224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045264A Active JP6340215B2 (ja) 2014-03-07 2014-03-07 半導体接合方法

Country Status (1)

Country Link
JP (1) JP6340215B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017071826A (ja) * 2015-10-07 2017-04-13 古河電気工業株式会社 接続構造体
JP2019029662A (ja) * 2017-08-02 2019-02-21 ローム株式会社 半導体装置および半導体装置の製造方法
US11626352B2 (en) 2017-08-02 2023-04-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041707A (ja) * 2006-08-01 2008-02-21 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2010046696A (ja) * 2008-08-22 2010-03-04 Musashino Eng:Kk 原子拡散接合方法及び前記方法により接合された構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041707A (ja) * 2006-08-01 2008-02-21 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2010046696A (ja) * 2008-08-22 2010-03-04 Musashino Eng:Kk 原子拡散接合方法及び前記方法により接合された構造体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017071826A (ja) * 2015-10-07 2017-04-13 古河電気工業株式会社 接続構造体
JP2019029662A (ja) * 2017-08-02 2019-02-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP7149751B2 (ja) 2017-08-02 2022-10-07 ローム株式会社 半導体装置
US11626352B2 (en) 2017-08-02 2023-04-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6340215B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP4770533B2 (ja) 半導体装置の製造方法および半導体装置
CN104810247B (zh) 用于使用印刷工艺在半导体基体上生产铜层的方法
US9984951B2 (en) Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof
US8377565B2 (en) Filling material and filling method using the same
JP2014097529A (ja) 発泡金属による接合方法、半導体装置の製造方法、半導体装置
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
US9905532B2 (en) Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom
JP6340215B2 (ja) 半導体接合方法
CN108807301B (zh) 使用烧结附着的封装微电子组件安装
JP6457082B2 (ja) 電子装置、及び電子装置を製造する方法
JP6890520B2 (ja) 電力用半導体装置
JP6284164B2 (ja) 接合構造体、及び接合構造体の製造方法
JP6399906B2 (ja) パワーモジュール
CN103794571B (zh) 一种功率半导体用新型金属-陶瓷绝缘基板
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
WO2015118790A1 (ja) 接合材、接合方法、および電力用半導体装置
JP2013012693A (ja) 半導体モジュール実装方法
JP2015153881A (ja) 半導体接合方法
CN108701666A (zh) 用于制造衬底板的方法、衬底板、用于制造半导体模块的方法和半导体模块
JP6510900B2 (ja) 半導体装置用接合材及びその製造方法
JP2015216314A (ja) 半導体装置及びその製造方法
JP6383208B2 (ja) 半導体装置の製造方法、接合材および接合材の形成方法
TW201320414A (zh) 組件及製造此組件之方法
CN111033703A (zh) 安装结构体以及纳米粒子安装材料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180514

R150 Certificate of patent or registration of utility model

Ref document number: 6340215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250