JP6284164B2 - 接合構造体、及び接合構造体の製造方法 - Google Patents

接合構造体、及び接合構造体の製造方法 Download PDF

Info

Publication number
JP6284164B2
JP6284164B2 JP2015560078A JP2015560078A JP6284164B2 JP 6284164 B2 JP6284164 B2 JP 6284164B2 JP 2015560078 A JP2015560078 A JP 2015560078A JP 2015560078 A JP2015560078 A JP 2015560078A JP 6284164 B2 JP6284164 B2 JP 6284164B2
Authority
JP
Japan
Prior art keywords
metal film
metal
semiconductor element
substrate
constituting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015560078A
Other languages
English (en)
Other versions
JPWO2015115665A1 (ja
Inventor
克昭 菅沼
克昭 菅沼
至成 長尾
至成 長尾
哲ミン 呉
哲ミン 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Publication of JPWO2015115665A1 publication Critical patent/JPWO2015115665A1/ja
Application granted granted Critical
Publication of JP6284164B2 publication Critical patent/JP6284164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、接合構造体、及び接合構造体の製造方法に関する。
半導体素子を実装する工程において、半導体素子と基板とが接合材によって接合される。半導体素子としては、例えば、次世代パワー半導体素子（例えば、シリコンカーバイド半導体、又はガリウムナイトライド半導体）が用いられる。特許文献１には、接合材を介して半導体素子と基板とを積層し、加熱炉で焼結して接合する方法が開示されている。
特開２０１１−０７１３０１号公報
しかし、半導体素子と基板とを高温下で高温はんだなどで接合すると、熱応力により半導体素子又は基板が破損したり、はんだ接合界面にボイドが生じたりする。
本発明は上記の課題に鑑みてなされたものであり、その目的は、低温環境下であっても良好かつ容易に接合され得る接合構造体を提供することである。
本発明の接合構造体は、基板と、金属膜と、半導体素子とをこの順に含む。前記金属膜を構成する金属は、主にストレスマイグレーションによって拡散している。前記基板と前記半導体素子とが前記金属膜を介して接合されている。
ある実施形態においては、前記基板を構成する材質及び／又は前記半導体素子を構成する材質の熱膨張率が、前記金属膜を構成する金属の熱膨張率より低い。
ある実施形態において、前記金属膜による前記接合は、前記接合の前の表面における酸化還元反応によって進行する。
ある実施形態においては、前記金属膜が単層である。また、ある実施形態においては、前記金属膜が複数の金属膜が積層された構成を有する。
ある実施形態においては、前記金属膜を構成する金属の結晶状態が微細であるか柱状晶である。
本発明の接合構造体の別の態様は、基板と、第一金属膜と、熱応力吸収材と、第二金属膜と、半導体素子とをこの順に含む。前記第一金属膜を構成する金属及び前記第二金属膜を構成する金属の少なくとも一方はストレスマイグレーションによって拡散している。前記基板と前記熱応力吸収材とは前記第一金属膜を介して接合されている。前記半導体素子と前記熱応力吸収材とは前記第二金属膜を介して接合されている。
ある実施形態においては、前記基板を構成する材質の熱膨張率が前記第一金属膜を構成する金属の熱膨張率よりも低く、かつ、前記半導体素子を構成する材質の熱膨張率が前記第二金属膜を構成する金属の熱膨張率より低い。
ある実施形態においては、前記熱応力吸収材を構成する材質の熱膨張率が、前記第一金属膜を構成する金属の熱膨張率及び前記第二金属膜を構成する金属の熱膨張率より低い。
ある実施形態においては、前記第一金属膜を構成する金属及び／又は前記第二金属膜を構成する金属の結晶状態が微細であるか柱状晶である。
ある実施形態においては、前記熱応力吸収材を構成する材質が、シリコン、炭素、ニオブ、モリブデン、又はタングステンである。
ある実施形態においては、前記熱応力吸収材が、貫通孔、又は窪みを有する。
ある実施形態においては、前記基板を構成する材質又は前記半導体素子を構成する材質が、シリコン、炭素、ニオブ、モリブデン、又はタングステンである。
ある実施形態において、前記第一金属膜および前記第二金属膜のうちの少なくとも一方による前記接合は、前記接合の前の表面における酸化還元反応によって進行する。
本発明の接合構造体の製造方法は、金属膜形成工程と、積層体製造工程と、接合工程とを含む。金属膜形成工程は、基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成のうち、少なくとも一方を行う。積層体製造工程は、前記基板表面に形成された金属膜と前記半導体素子表面に形成された金属膜とが接触するように、又は、前記基板表面に形成された金属膜若しくは前記半導体素子表面に形成された金属膜を介するように、前記基板と前記半導体素子とを対向して重ねて積層体を製造する。接合工程は、前記積層体を加熱し、前記基板表面に形成された金属膜を構成する金属及び／又は前記半導体素子表面に形成された金属膜を構成する金属をストレスマイグレーションによって拡散させ、前記基板と前記半導体素子とを接合する。
ある実施形態においては、前記接合工程を１００℃以上４００℃以下の温度で実行する。
ある実施形態においては、前記金属膜形成工程において、基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成を行う。次いで、前記積層体製造工程において、前記基板表面に形成された金属膜と、前記半導体素子表面に形成された金属膜との間に熱応力吸収材を積層させる。
本発明によれば、低温環境下であっても、良好かつ容易に接合され得る接合構造体を提供できる。
本発明の第一の実施形態に係る接合構造体の断面を示す図である。 ストレスマイグレーションにおける結晶成長を示すＳＥＭ写真である。 本実施形態に係る接合構造体の断面を示す図である。 本発明の第二の実施形態に係る接合構造体の断面を示す図である。 熱応力吸収材の一例を示す図である。 熱応力吸収材の別の態様を示す図である。 熱応力吸収材の別の態様を示す図である。 （ａ）はストレスマイグレーションの発生した銀膜の断面を示した図であり、（ｂ）は（ａ）の一部拡大図であり、（ｃ）は金属のストレスマイグレーションを説明するための模式図である。 金属のストレスマイグレーションによる接合を説明するための模式図である。 実施例２の接合構造体断面のＳＥＭ写真である。
以下、本発明の実施形態について詳細に説明する。本発明は、以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内で、適宜変更を加えて実施できる。なお、説明が重複する箇所については、適宜説明を省略する場合があるが、発明の要旨を限定するものではない。
［第一の実施形態（第一の接合構造体）］
本発明の第一の実施形態に係る接合構造体（第一の接合構造体）は、基板と、金属膜と、半導体素子とを、この順に含む。金属膜を構成する金属がストレスマイグレーションによって拡散することにより、金属膜を介して基板と半導体素子とが接合されている。
接合は、金属膜の内部で発生するストレスマイグレーションにより達成される。ストレスマイグレーションとは、異なる熱膨張率を有する材料を接触させて熱を付与した場合に、温度変化による熱膨張率の差から材料内部に応力勾配が生じ、この勾配に起因して欠陥（例えば、ボイド又はクラック）が生じる現象である。つまり、ストレスマイグレーションは、複数種類の材料を使用した場合の欠陥原因であり、半導体デバイスの故障原因の一つである。
しかしながら、本実施形態の接合構造体においては、本来は欠陥原因であるストレスマイグレーションを敢えて採用することにより、良好な接合状態が維持されている。具体的には、熱膨張性の差が大きい２種類の材料を接触させて加熱すると、金属内部に応力勾配が発生する。この勾配によりストレスマイグレーションが生じて、金属（金属元素）が溢れ出すように拡散する。拡散した金属が、基板表面、又は半導体素子表面の凹凸に起因する界面の空隙を埋めて一体化させ、基板と半導体素子とを良好に接合する。なお、ストレスマイグレーションが発生したことは、接合断面をＳＥＭ（走査型電子顕微鏡）のような装置で撮影することで確認できる。また、接合部形成においては、接合雰囲気中の表面反応により、ナノ粒子やアモルファス状ナノ組織を形成させ、接合ネッキングの成長を促進させることもできる。
従来から、基板と半導体素子とを接合するには、高温での熱処理を必要とする手法（例えば、焼結）を用いることが一般的である。しかし、本実施形態においては、上記のように、金属膜のストレスマイグレーションを用いて基板と半導体素子とを接合している。ストレスマイグレーションを発生させる温度は焼結温度より低いため、本実施形態においては、低温環境下であっても良好に接合可能な接合構造体を得ることができる。したがって、基板の耐熱性及び半導体素子の耐熱性の何れかが低い場合であっても、両者を良好に接合することができる。また、加熱炉などの大規模な装置を必要とすることがないので、簡易なプロセスで接合を行うことができ、低コスト化を実現できる。更に、低温かつ低圧での接合が可能であるため、銅のような安価で汎用性のある金属を利用することが可能である。
以下、図１を参照して第一の接合構造体１００を説明する。図１に示すように、第一の接合構造体１００においては、基板１１０と半導体素子１３０とが、金属膜１２０を介して接合されている。金属膜１２０の内部では応力勾配が発生し、金属膜が拡散して接合状態が維持されている。
ストレスマイグレーションは、基板１１０と金属膜１２０との界面、及び、金属膜１２０と半導体素子１３０との界面のうち、少なくとも何れか一方で発生していればよい。
以下、第一の接合構造体１００を構成する基板１１０、金属膜１２０、及び半導体素子１３０について説明する。
（基板）
基板１１０を構成する材質は、例えば、ガラス、シリカガラス、シリコン、シリコンカーバイド、ガリウムナイトライド、シリコン上に形成したガリウムナイトライド、シリコンナイトライド、アルミニウムナイトライド、又はアルミナ、炭素、タングステン、ニオブ、モリブデン、チタン、イオンバー合金（鉄、ニッケル、マンガン及び炭素を構成成分とする合金）、又はコバール合金（鉄、ニッケル、コバルト、マンガン及びシリコンを構成成分とする合金）である。
基板１１０を構成する材質の熱膨張率（線膨張率）（単位：１／Ｋ）は、ストレスマイグレーションによる接合を良好にするために、金属膜１２０を構成する金属の熱膨張率（線膨張率）よりも低いことが好ましい。特に、基板１１０を構成する材質の熱膨張率に対する金属膜１２０を構成する金属の熱膨張率の比（金属膜１２０を構成する金属の熱膨張率／基板１１０を構成する材質の熱膨張率）が、２以上であることが好ましい。基板１１０を構成する材質の熱膨張率は、例えば、０．１×１０-6以上１０．０×１０-6未満である。
（金属膜）
金属膜１２０を構成する金属は、例えば、銅、銀、亜鉛、金、パラジウム、アルミニウム、ニッケル、コバルト、又は鉄である。汎用性及びコストパフォーマンスに優れ、ストレスマイグレーションを容易に発生し得る熱膨張率を有するために、金属膜１２０を構成する金属は、銅、銀、亜鉛、アルミニウム、コバルト、又はニッケルが好ましい。
金属膜１２０は、複数の金属膜が積層された構成を有していても良い。金属膜１２０が複数の金属膜が積層された構成を有する場合、複数の金属膜を構成する金属の各々は、同じ種類の金属であってもよいし、異なる種類の金属であってもよい。また、この場合は、ストレスマイグレーションによって拡散する金属が、基板１１０の表面、金属膜１２０の表面、又は半導体素子１３０の表面の凹凸を埋めるように接合が進行する。
金属膜１２０の厚さは、接合強度に優れ、容易にストレスマイグレーションを発生するために、０．５μｍ以上３０．０μｍ以下であることが好ましい。
上記のように、金属膜１２０を構成する金属の熱膨張率（線膨張率）は、基板１１０を構成する材質の熱膨張率（線膨張率）よりも高いことが好ましい。特に、基板１１０を構成する材質の熱膨張率に対する金属膜１２０を構成する金属の熱膨張率の比（金属膜１２０を構成する金属の熱膨張率／基板１１０を構成する材質の熱膨張率）が、２以上であることが好ましい。具体的には、金属膜１２０を構成する金属の熱膨張率は、例えば、１０．０×１０-6以上である。
金属膜１２０を構成する金属の結晶状態は、微細であるか（具体的には、サブミクロンを単位とする程度の微細結晶状態）、又は柱状晶であることが好ましい。結晶状態が柱状晶であると、金属膜を構成する金属が表面又は結晶粒界に沿って拡散するため、結晶状態が粗大な等軸晶である金属と比較すると、より容易にストレスマイグレーションを発生させることができるので、接合状態が良好となる。
図２を参照し、金属のストレスマイグレーションの発生について更に述べる。図２（ａ）は、シリコンから構成された基板表面に銀から構成された金属膜（銀膜）を形成し、２５０℃の温度下で加熱することによりストレスマイグレーションを発現させた後の状態を撮影したＳＥＭ写真である。図２（ｂ）は図２（ａ）を拡大したものである。図２（ｃ）は図２（ｂ）の断面を撮影したＳＥＭ写真である。図２（ａ）、（ｂ）及び（ｃ）から明らかなように、加熱によりストレスマイグレーションが発現することにより、銀膜の表面において銀が成長し、溢れ出すように粒状に盛り上がった状態となることが確認できる。そして、本実施形態においては、金属のストレスマイグレーションの発生を活かして、盛り上がった金属（例えば、銀）が拡散し、基板１１０の表面、金属膜１２０、又は半導体素子１３０の表面に存在する凹凸を埋めることにより、良好な接合状態を維持することができる。
第一の接合構造体１００において、金属膜１２０を構成する金属と基板１１０を構成する材質との好適な組み合わせ（金属膜１２０／基板１１０）は、効果的にストレスマイグレーションを発生させて接合状態を良好とするために、例えば、銀／シリコン、銀／炭素、銀／モリブデン、銀／タングステン、銅／シリコン、銅／炭素、銅／モリブデン、又は、銅／タングステンである。
（半導体素子）
半導体素子１３０を構成する材質としては、例えば、基板１１０を構成する材質として上記に例示されたものが挙げられる。
半導体素子１３０を構成する材質の熱膨張率（線膨張率）は、ストレスマイグレーションによる接合を良好にするために、金属膜１２０を構成する金属の熱膨張率（線膨張率）よりも低いことが好ましい。特に、半導体素子１３０を構成する材質の熱膨張率に対する金属膜１２０を構成する材質の熱膨張率の比（金属膜を構成する金属の熱膨張率／半導体素子を構成する材質の熱膨張率）が、２．０以上であることが好ましい。具体的には、半導体素子１３０を構成する材質の熱膨張率は、０．１×１０-6以上１０．０×１０-6未満である。
第一の接合構造体１００において、金属膜１２０を構成する金属と半導体素子１３０を構成する材質との好適な組み合わせ（金属膜１２０／半導体素子１３０）は、効果的にストレスマイグレーションを発生させて接合状態を良好とするために、例えば、銀／ガリウムナイトライド、銀／シリコンカーバイド／、銅／ガリウムナイトライド、又は、銅／シリコンカーバイドである。
以下、金属膜を構成する金属の熱膨張率、基板を構成する材質の熱膨張率、及び半導体素子を構成する材質の熱膨張率の一例を示す。なお、本明細書及び特許請求の範囲において、熱膨張率とは線膨張率をいい、熱膨張率の単位は「１／Ｋ」である。
金属膜を構成する金属の熱膨張率の一例
アルミニウム：２３．０×１０-6
鉄：１２．０×１０-6
コバルト：１３．０×１０-6
ニッケル：１２．８×１０-6
金：１４．３×１０-6
銅：１６．８×１０-6
亜鉛：３０．２×１０-6
銀：１８．９×１０-6
パラジウム：１１．８×１０-6
アルミナ：７．２×１０-6
基板を構成する材質、又は半導体素子を構成する材質の熱膨張率の一例
シリコン：２．６×１０-6
タングステン：４．３×１０-6
ニオブ：８．０×１０-6
モリブデン：４．９×１０-6
シリコンカーバイド：：３．７×１０-6
ガリウムナイトライド：３．０×１０-6
シリコンナイトライド：３．０×１０-6
アルミニウムナイトライド：５．０×１０-6
アルミナ：７．０×１０-6
グラファイト：０．１×１０-6〜７．０×１０-6
チタン：１１×１０-6
インバー合金：１．２×１０-6
コバール合金：５．０×１０-6
金属膜１２０の表面には、酸化膜が存在しないことが好ましい。つまり、金属膜１２０を構成する金属が酸化していないことが好ましい。なぜなら、金属膜１２０の内部で応力勾配を発現させたとしても、酸化が発生した金属では拡散接合が不十分となるため、接合不良の主要因となるからである。表面酸化を避けるために、還元雰囲気か真空雰囲気で接合処理を行うことも可能である。あるいは、接合は、金属の表面における酸化還元反応を促進する条件（温度、雰囲気または溶媒存在下）で行うことが好ましい。
第一の接合構造体１００において、基板１１０と金属膜１２０との間、又は半導体素子１３０と金属膜１２０との間には、必要に応じて、接着層が形成されてもよい。接着層は、基板１１０と金属膜１２０との間の接合、又は半導体素子１３０と金属膜１２０との間の接合を強固とする目的で形成される。接着層を構成する材質は、例えばチタンである。接着層の厚さは、例えば、０．０１μｍ以上０．０５μｍ以下である。
なお、基板１１０および半導体素子１３０のそれぞれは、必ずしも平板形状でなくてもよく、少なくとも一方は、フレキシブル性を有していてもよい。あるいは、基板１１０および半導体素子１３０のうちの少なくとも一方は、曲面形状を有していてもよい。
また、金属膜１２０が分離しており、半導体素子１３０はフリップチップとして基板１１０に実装されてもよい。
図３に、本実施形態の接合構造体１００の模式図を示す。金属膜１２０は、複数に分離された状態で基板１１０および半導体素子１３０を接合している。
また、金属膜１２０は直線状に沿って所定の間隔だけ離れて配置されていてもよい。あるいは、金属膜１２０は、マトリクス状に分離した状態で配置されてもよい。
なお、金属膜１２０は、積層構造を有してもよい。例えば、基板１１０の上に、チタン、銅、チタンおよび銀の積層構造を形成する一方、半導体素子１３０の上に、チタン、銅、チタンおよび銀の積層構造を形成した上で、それぞれの積層構造の銀の層が接触するように基板１１０に半導体素子１３０を積層させた積層体を製造し、接合構造体１００を作製してもよい。
［第二の実施形態（第二の接合構造体）］
図４を参照して、本実施形態の接合構造体の別の態様（第二の接合構造体）を説明する。図４に示すように、第二の接合構造体２００は、基板２１０と、第一金属膜２２０と、熱応力吸収材２３０と、第二金属膜２４０と、半導体素子２５０とを、この順に含む。第二の接合構造体においては、第一金属膜２２０を構成する金属がストレスマイグレーションによって拡散し、第一金属膜２２０を介して基板２１０と熱応力吸収材２３０とが接合している。更に、第二金属膜２４０を構成する金属がストレスマイグレーションによって拡散し、第二金属膜２４０を介して半導体素子２５０と熱応力吸収材２３０とが接合している。
以下、第二の接合構造体２００における基板２１０、第一金属膜２２０、第二金属膜２４０、熱応力吸収材２３０、及び半導体素子２５０について説明する。
（基板）
基板２１０を構成する材質は、例えば、ガラス、シリカガラス、シリコン、シリコンカーバイド、ガリウムナイトライド、シリコン上に形成したガリウムナイトライド、炭素、シリコンナイトライド、アルミニウムナイトライド、又はアルミナ、タングステン、ニオブ、モリブデン、チタン、イオンバー合金（鉄、ニッケル、マンガン及び炭素を構成成分とする合金）、又はコバール合金（鉄、ニッケル、コバルト、マンガン及びシリコンを構成成分とする合金）である。
基板２１０を構成する材質の熱膨張率（線膨張率）（単位：１／Ｋ）は、ストレスマイグレーションによる接合を良好にするために、第一金属膜２２０を構成する金属の熱膨張率（線膨張率）よりも低いことが好ましい。特に、基板２１０を構成する材質の熱膨張率に対する第一金属膜２２０を構成する金属の熱膨張率の比（第一金属膜２２０を構成する金属の熱膨張率／基板２１０を構成する材質の熱膨張率）が、２以上であることが好ましい。基板２１０を構成する材質の熱膨張率は、例えば、０．１×１０-6以上１０．０×１０-6未満である。
（第一金属膜）
第一金属膜２２０を構成する金属は、例えば、銅、銀、亜鉛、金、パラジウム、アルミニウム、ニッケル、コバルト、又は鉄である。汎用性及びコストパフォーマンスに優れ、ストレスマイグレーションを容易に発生し得る熱膨張率を有するために、銅、銀、亜鉛、アルミニウム、コバルト、又はニッケルが好ましい。
第一金属膜２２０は、複数の金属膜が積層された構成を有していても良い。第一金属膜２２０が複数の金属膜が積層された構成を有する場合、複数の第一金属膜２２０を構成する金属の各々は、同じ種類の金属であってもよいし、異なる種類の金属であってもよいまた、この場合は、ストレスマイグレーションによって拡散する金属が、基板２１０の表面、又は熱応力吸収材２３０の表面の凹凸を埋めるように接合が進行する。
第一金属膜２２０の厚さは、接合強度に優れ、容易にストレスマイグレーションを発生するために、０．５μｍ以上３０．０μｍ以下であることが好ましい。
上記のように、第一金属膜２２０を構成する金属の熱膨張率（線膨張率）は、基板２１０を構成する材質の熱膨張率（線膨張率）よりも高いことが好ましい。特に、基板２１０を構成する材質の熱膨張率に対する第一金属膜２２０を構成する金属の熱膨張率の比（第一金属膜２２０を構成する金属の熱膨張率／基板２１０を構成する材質の熱膨張率）が、２以上であることが好ましい。具体的には、第一金属膜２２０を構成する金属の熱膨張率は、例えば、１０．０×１０-6以上である。
第一金属膜２２０を構成する金属の結晶状態は、微細であるか（具体的には、サブミクロンを単位とする程度の微細結晶状態）、又は柱状晶であることが好ましい。結晶状態が柱状晶であると、第一金属膜２２０を構成する金属が表面又は結晶粒界に沿って拡散するため、結晶状態が粗大な等軸晶である金属と比較すると、より容易にストレスマイグレーションを発生させることができるので、接合状態が良好となる。
第二の接合構造体２００において、第一金属膜２２０を構成する金属と基板２１０を構成する材質との好適な組み合わせ（第一金属膜２２０／基板２１０）は、効果的にストレスマイグレーションを発生させて接合状態を良好とするために、例えば、銀／シリコン、銀／炭素、銀／モリブデン、銀／タングステン、銅／シリコン、銅／炭素、銅／モリブデン、又は、銅／タングステンである。
（第二金属膜）
第二金属膜２４０を構成する金属は、例えば、銅、銀、亜鉛、金、パラジウム、アルミニウム、ニッケル、コバルト、又は鉄である。汎用性及びコストパフォーマンスに優れ、ストレスマイグレーションを容易に発生し得る熱膨張率を有するために、銅、銀、亜鉛、アルミニウム、コバルト、又はニッケルが好ましい。
第二金属膜２４０は、複数の金属膜が積層された構成を有していても良い。第二金属膜２４０が複数の金属膜が積層された構成を有する場合、複数の第二金属膜２４０を構成する金属の各々は、同じ種類の金属であってもよいし、異なる種類の金属であってもよい。また、この場合は、ストレスマイグレーションによって拡散する金属が、半導体素子２５０の表面、又は熱応力吸収材２３０の表面の凹凸を埋めるように接合が進行する。
第二金属膜２４０の厚さは、接合強度に優れ、容易にストレスマイグレーションを発生するために、０．５μｍ以上３０．０μｍ以下であることが好ましい。
第二金属膜２４０を構成する金属の熱膨張率（線膨張率）は、半導体素子２５０を構成する材質の熱膨張率（線膨張率）よりも高いことが好ましい。特に、半導体素子２５０を構成する材質の熱膨張率に対する第二金属膜２４０を構成する金属の熱膨張率の比（第二金属膜２４０を構成する金属の熱膨張率／半導体素子２５０を構成する材質の熱膨張率）が、２以上であることが好ましい。具体的には、第二金属膜２４０を構成する金属の熱膨張率は、例えば、１０．０×１０-6以上である。
第二金属膜２４０を構成する金属の結晶状態は、微細であるか（具体的には、サブミクロンを単位とする程度の微細結晶状態）、又は柱状晶であることが好ましい。結晶状態が柱状晶であると、第二金属膜２４０を構成する金属が表面又は結晶粒界に沿って拡散するため、結晶状態が粗大な等軸晶である金属と比較すると、より容易にストレスマイグレーションを発生させることができるので、接合状態が良好となる。
（半導体素子）
半導体素子２５０を構成する材質としては、例えば、基板２１０を構成する材質として上記に例示されたものが挙げられる。
半導体素子２５０を構成する材質の熱膨張率（線膨張率）は、ストレスマイグレーションによる接合を良好にするために、第二金属膜２４０を構成する金属の熱膨張率（線膨張率）よりも低いことが好ましい。特に、半導体素子２５０を構成する材質の熱膨張率に対する第二金属膜２４０を構成する材質の熱膨張率の比（第二金属膜２４０を構成する金属の熱膨張率／半導体素子２５０を構成する材質の熱膨張率）が、２．０以上であることが好ましい。具体的には、半導体素子２５０を構成する材質の熱膨張率は、０．１×１０-6以上１０．０×１０-6未満である。
第二の接合構造体２００において、第二金属膜２４０を構成する金属と半導体素子２５０を構成する材質との好適な組み合わせ（第二金属膜２４０／半導体素子２５０）は、効果的にストレスマイグレーションを発生させて接合状態を良好とするために、例えば、銀／ガリウムナイトライド、銀／シリコンカーバイド、銅／ガリウムナイトライド、又は、銅／シリコンカーバイドである。
（熱応力吸収材）
熱応力吸収材２３０を設けることにより、加熱時の熱衝撃を抑えることができ、良好なストレスマイグレーションを発現させることができる。熱応力吸収材２３０を構成する材質としては、例えば、上記の基板２１０を構成する材質、又は半導体素子２５０を構成する材質と同様のものが挙げられる。良好なストレスマイグレーションを発現させるために、熱応力吸収材２３０を構成する材質としては、シリコン、モリブデン、タングステン、グラファイト、シリコンカーバイド、シリコンナイトライド、アルミニウムナイトライド、アルミナ、又はインバー合金を用いることが好ましい。
熱応力吸収材２３０を構成する材質の熱膨張率（線膨張率）は、ストレスマイグレーションをより効果的に発現させて、良好な接合を行うために、第一金属膜２２０を構成する金属の熱膨張率及び第二金属膜２４０を構成する金属の熱膨張率より低いことが好ましい。具体的には、熱応力吸収材２３０を構成する材質の熱膨張率は０．１×１０-6以上１０．０×１０-6未満である。
熱応力吸収材２３０の表面の少なくとも一部が、金属膜で被覆されていることが好ましい。そうすることにより、ストレスマイグレーションをより効果的に発現させて、良好な接合を行うことができる。熱応力吸収材２３０の表面を被覆するための金属膜を構成する金属としては、例えば、第一金属膜２２０を構成する金属、又は第二金属膜２４０を構成する金属と同様のものが挙げられる。
熱応力吸収材２３０は貫通孔、又は窪みを有することが好ましい。そうすることにより、貫通孔、又は窪みに金属が導入され、金属と熱応力吸収材２３０との間の応力勾配がより顕著になる。その結果、貫通孔、又は窪みから溢れ出すように金属が拡散し、ストレスマイグレーションをより効果的に発現させて、良好な接合状態とすることができる。
図５〜図７は熱応力吸収材２３０の形状の具体例を示す。例えば、熱応力吸収材２３０は直方体の形状を有しており、更に、貫通孔２６０が図５に示すように等間隔に配置されていてもよい。具体的には、０．２ｍｍ程度の直径を有する貫通孔２６０が、５ｍｍ程度の等間隔で配置されていてもよい。又は、図示されていないが、貫通孔２６０が、熱応力吸収材２３０にランダムに配置されていてもよい。
熱応力吸収材２３０においては、図６に示すように、窪みとして、複数の溝２７０が等間隔で並列に配置されていてもよい。窪みとしては、図示されていないが、円形に陥没したものであってもよい。更にまた、貫通孔２６０が、図７に示すように等間隔に配置された円環状部材２８０により形成されるか、図示されていないが、ランダムに配置された円環状部材により形成されてもよい。
なお、基板２１０、熱応力吸収材２３０および半導体素子２５０のそれぞれは、必ずしも平板形状でなくてもよく、それらのうちのいずれかは、フレキシブル性を有していてもよい。あるいは、基板２１０、熱応力吸収材２３０および半導体素子２５０のうちのいずれかは、曲面形状を有していてもよい。
本実施形態の接合構造体（第一の接合構造体、第二の接合構造体）の製造方法について以下に述べる。本実施形態の接合構造体の製造方法は、金属膜形成工程と、積層体製造工程と、接合工程とを含む。
（金属膜形成工程）
金属膜形成工程は、基板表面への金属膜の形成、又は半導体素子表面への金属膜の形成を行う工程である。基板表面、又は半導体素子の表面に金属膜を形成するには、例えば、スパッタリング処理、めっき、又は蒸着のような手法を用いることができる。金属膜の形成は、複数回行うことができる。
また、金属膜形成工程においては、基板表面及び半導体素子表面の何れにも金属膜を形成してもよい。この場合、製造される接合構造体は、複数の（つまり、二層以上の）金属膜が積層された構成を有する金属膜を含むものとなる。
スパッタリング処理の手法は特に限定されず、例えば、ＲＦ（高周波）スパッタリング、ＤＣ（直流）スパッタリングを採用することができる。
めっき方法は特に限定されず、例えば、電解めっき、又は無電解めっきを採用することができる。
蒸着方法は、特に限定されず、例えば、抵抗加熱を用いた真空蒸着を採用することができる。
基板と金属膜との間、又は半導体素子と金属膜との間に、必要に応じて、適宜な方法で接着層を設けてもよい。接着層を構成する材質としては、例えば、チタン、タングステン、クロム、ハフニウム、または、それらの窒化物（例えば、チタンナイトライド、ハフニウムナイトライド）が挙げられる。
（積層体製造工程）
金属膜形成工程において基板表面及び半導体素子表面の何れにも金属膜を形成した場合、積層体製造工程は、基板表面に形成された金属膜と半導体素子表面に形成された金属膜とが接触するように、基板と半導体素子とを重ねて積層体を製造する工程である。この場合、製造される接合構造体は、複数の金属膜が積層された構成を有する金属膜を含むものとなる。
又は、金属膜形成工程において基板表面及び半導体素子表面のうち何れか一方に金属膜を形成した場合、積層体製造工程は、基板表面に形成された金属膜若しくは半導体素子表面に形成された金属膜を介するように、基板と半導体素子とを重ねて積層体を製造する工程である。この場合、製造される接合構造体は、単層の金属膜を含むものとなる。
熱応力吸収材を含む接合構造体を製造する場合は、まず金属膜形成工程において、基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成を行う。そのうえで、積層体製造工程において、基板表面に形成された金属膜と半導体素子表面に形成された金属膜との間に熱応力吸収材を積層させる。
表面が金属膜で被覆されている熱応力吸収材を用いる場合は、まず金属膜形成工程において、基板表面への金属膜の形成、又は半導体素子表面への金属膜の形成を行う。そのうえで、基板表面に形成された金属膜と半導体素子との間、又は基板と半導体素子表面に形成された金属膜との間に、熱応力吸収材を積層させる。熱応力吸収材の両面のうちの少なくとも一方に、金属膜を予め形成してもよい。
（接合工程）
接合工程は、積層体製造工程で得られた積層体を加熱し、基板表面に形成された金属膜を構成する金属及び／又は半導体素子表面に形成された金属膜を構成する金属をストレスマイグレーションによって拡散させることにより、基板と半導体素子との界面間の空間を金属で埋めて両者を接合する工程である。
積層体を加熱する温度は、１００℃以上４００℃以下であることが好ましい。さらには、１５０℃以上３００℃以下であることが望ましい。本実施形態の製造方法は、ストレスマイグレーションによる金属の拡散を利用して接合を行うため、４００℃以下という低い温度で加熱しても、良好に接合することができる。４００℃を超える温度下で接合を行う場合、基板又は半導体素子が熱により破損したり、両者の接合部付近においてボイドが発生したりする場合があるため好ましくない。また、本実施形態の製造方法は、ストレスマイグレーションによる金属の拡散を利用して接合を行うため、接合工程を実行する際の圧力を低減することができる。具体的には、無加圧又は１ＭＰａ以下の圧力まで低減することができる。
接合工程を実行する際の雰囲気は、大気中であってもよいし、真空中であってもよい。又は、不活性ガス若しくは還元（例えば、アルゴン、窒素、水素又はギ酸）雰囲気であってもよい。
金属膜が容易に酸化する金属から構成される場合、金属膜の表面に酸化膜が形成されることがある。酸化膜が存在すると金属が良好に拡散されない場合があるため、接合工程において、真空中または不活性ガス雰囲気中にて加熱を行うか、又は、還元性のある溶媒を用いて酸化膜を除去しながら加熱を行うことが好ましい。酸化膜を除去するには、例えば、水素又はギ酸（気体）の雰囲気中で積層体を加熱する手法を用いることができる。
なお、詳細は現在検討中であるが、ストレスマイグレーションによって金属膜の表面が隆起するとき、隆起部分の近傍に粒子間のネッキング形成を促進するようにナノ粒子が観察される。
図８（ａ）はストレスマイグレーションの発生した銀膜の断面を示した図であり、図８（ｂ）は図８（ａ）の領域Ｂを拡大した図であり、図８（ｃ）は金属のストレスマイグレーションを説明するための模式図である。
図８（ａ）および図８（ｂ）から明らかであるように、ストレスマイグレーションによって銀膜の表面が隆起した場合、隆起部分の近傍にナノ粒子が形成されている。なお、図８（ｂ）において矢印Ｄで示された銀膜の最表面の層は銀ナノ粒子と酸化層であり、酸化還元反応がナノ粒子を生成しながら進行して焼結を促進し、結果として接合を進行させると考えられる。
現在のところ、図８（ｃ）に示すように、ナノサイズの粒子が銀膜の内部から酸化層に沿って表面の法線方向に向かって移動してきており、このナノサイズの粒子がストレスマイグレーションに密接に関連していると考えられる。
図９は、金属のストレスマイグレーションによる接合を説明するための模式図である。図９に示すように、接合の開始直後に、２つの金属膜のそれぞれの内部から溢れ出すように金属が粒状に盛り上がって互いに接触し、接合ネッキングが形成される。接触した領域のエネルギーは比較的高いため、２つの金属膜のそれぞれの内部から接触した領域に向かって表面反応に伴って生成される金属のナノ粒子が移動して、接合ネッキングの窪みが埋められ、その結果、盛り上がった領域が横方向に拡大していき、最終的に２つの金属膜が接着すると考えられる。
以下、実施例を用いて本発明を更に具体的に説明する。なお、本発明は実施例の範囲に何ら限定されるものではない。
（実施例１）
（金属膜形成工程）
基板としてのシリコンウエハ（サイズ：６ｍｍ×６ｍｍ×０．５ｍｍ）を準備した。シリコンの片側表面に、チタンをスパッタリング処理して接着層（厚さ：０．０４μｍ）を形成した。チタンからなる接着層の表面に銅を蒸着して（蒸着速度：３０ｎｍ／分）、基板表面に金属膜（銅膜）（厚さ：１．０μｍ）を形成した。
半導体素子としてのシリコンウエハ（サイズ：３ｍｍ×３ｍｍ×０．５ｍｍ）を準備した。シリコンウエハの片側表面に、チタンをスパッタリング処理して接着層（厚さ：０．０４μｍ）を形成した。チタンからなる接着層の表面に銅を蒸着して（蒸着速度：３０ｎｍ／分）、半導体素子表面に金属膜（銅膜）（厚さ：１．０μｍ）を形成した。
金属膜形成工程における蒸着は、圧力５．０×１０-3Ｐａの環境下で、アルゴンを流入して行った。
（積層体製造工程）
続いて、基板表面に形成された金属膜と半導体素子表面に形成された金属膜とを接触させるようにして、２枚のシリコンウエハ（基板及び半導体素子）を重ね合わせ、積層体を得た。
（接合工程）
得られた積層体を動かないように固定し、２５０℃で６０分間加熱した。加熱により、基板表面に形成された金属膜と半導体素子表面に形成された金属膜の内部では、それぞれ、応力勾配が生じ、ストレスマイグレーションが発現することにより金属が拡散した。これらの金属膜は拡散された金属の界面で一体化し、２枚のシリコンウエハを接合し、実施例１の接合構造体を得た。接合工程は、ギ酸（気体）雰囲気の環境下で行った。実施例１の接合構造体の断面をＳＥＭを用いて撮影したところ、接合欠陥（例えば、ボイド又はクラック）の発生が抑制されており、良好に接合されていることを確認した。
（実施例２）
基板表面及び半導体素子表面に形成される金属膜を構成する金属として、銅に代えて銀を用いる以外は、実施例１と概ね同様の操作を行って、実施例２の接合構造体を得た。実施例２の接合構造体の断面をＳＥＭを用いて撮影したところ、接合欠陥の発生が抑制されており、良好に接合されていることを確認した。
（実施例３）
半導体素子表面に形成される金属膜を構成する金属として、銅に代えて銀を用いる以外は、実施例１と概ね同様の操作を行って、実施例３の接合構造体を得た。実施例３の接合構造体の断面をＳＥＭを用いて撮影したところ、接合欠陥の発生が抑制されており、良好に接合されていることを確認した。
（実施例４）
積層体製造工程において、基板表面に形成された金属膜と半導体素子表面に形成された金属膜との間に、表面全体が銀膜で被覆された熱応力吸収材を積層させた以外は、実施例２と概ね同様の手法により、実施例４の接合構造体を得た。熱応力吸収材は、モリブデン板（厚さ：５０μｍ）の表面全体に、厚さ１．０μｍで銀を蒸着させて得た。実施例４の接合構造体の断面をＳＥＭを用いて撮影したところ、接合欠陥の発生が抑制されており、良好に接合されていることを確認した。
（比較例１）
基板及び半導体素子として、シリコンウエハに代えて銅板（サイズ：６ｍｍ×６ｍｍ×０．５ｍｍ、３ｍｍ×３ｍｍ×０．５ｍｍ）を用いた以外は、実施例２と概ね同様の手法により、接合構造体を得ようとした。しかし、銅の熱膨張率と銀の熱膨張率とが同程度であるため（銀の熱膨張率：１８．９×１０-6、銅の熱膨張率：１６．８×１０-6）、ストレスマイグレーションが発現しなかった。そのため、基板と半導体素子とを良好に接合することができず、接合構造体を得ることができなかった。
図１０は、実施例２の接合構造体の断面をＳＥＭを用いて撮影した写真である。図１０から明らかなように、実施例１の接合構造体においては、ストレスマイグレーションにより基板表面に形成された金属膜を構成する銀、及び半導体素子表面に形成された金属膜を構成する銀が拡散して、接合界面１５０において、これらの金属膜が一体化した部分１６０が形成されていた。そして、これらの金属膜が一体化されてなる金属膜１２０を介して、基板１１０と半導体素子１３０とが良好に接合されていることが確認された。
本発明に係る接合構造体は、半導体実装において好適に用いられる。
１００ 第一の接合構造体
１１０ 基板
１２０ 金属膜
１３０ 半導体素子
２００ 第二の接合構造体
２１０ 基板
２２０ 基板表面に形成された金属膜
２３０ 熱応力吸収材
２４０ 半導体素子表面に形成された金属膜
２５０ 半導体素子
２６０ 貫通孔
２７０ 溝
２８０ 円環状部材
１４０ 接着層
１５０ 接合界面
１６０ 金属膜が一体化している部分

Claims (15)

  1. 基板と、
    金属膜と、
    半導体素子と、
    前記基板と前記金属膜との間および前記金属膜と前記半導体素子との間のうちの少なくとも一方に設けられた接着層と
    を含む接合構造体であって、
    前記金属膜を構成する金属はストレスマイグレーションによって拡散しており、
    前記基板と前記半導体素子とが前記金属膜を介して接合されている、接合構造体。
  2. 前記基板を構成する材質及び前記半導体素子を構成する材質の少なくとも一方の熱膨張率が、前記金属膜を構成する金属の熱膨張率より低い、請求項１に記載の接合構造体。
  3. 前記金属膜による前記接合は、前記接合の前の表面における酸化還元反応によって進行する、請求項１又は２に記載の接合構造体。
  4. 前記金属膜が複数の金属膜が積層された構成を有する、請求項１又は２に記載の接合構造体。
  5. 前記金属膜を構成する金属の結晶状態が微細であるか、又は柱状晶である、請求項１〜４の何れか１項に記載の接合構造体。
  6. 基板と、
    第一金属膜と、
    熱応力吸収材と、
    第二金属膜と、
    半導体素子とを、この順に含む接合構造体であって、
    前記第一金属膜を構成する金属及び前記第二金属膜を構成する金属の少なくとも一方はストレスマイグレーションによって拡散しており、
    前記基板と前記熱応力吸収材とが前記第一金属膜を介して接合されており、
    前記半導体素子と前記熱応力吸収材とが前記第二金属膜を介して接合されている、接合構造体。
  7. 前記基板を構成する材質の熱膨張率が前記第一金属膜を構成する金属の熱膨張率よりも低く、かつ、前記半導体素子を構成する材質の熱膨張率が前記第二金属膜を構成する金属の熱膨張率より低い、請求項６に記載の接合構造体。
  8. 前記熱応力吸収材を構成する材質の熱膨張率が、前記第一金属膜を構成する金属の熱膨張率及び前記第二金属膜を構成する金属の熱膨張率より低い、請求項６又は７に記載の接合構造体。
  9. 前記第一金属膜を構成する金属及び前記第二金属膜を構成する金属の少なくとも一方の結晶状態が微細であるか、又は柱状晶である、請求項６〜８の何れか１項に記載の接合構造体。
  10. 前記熱応力吸収材を構成する材質が、シリコン、モリブデン、又はタングステンである、請求項６〜９の何れか１項に記載の接合構造体。
  11. 前記熱応力吸収材が、貫通孔、又は窪みを有する、請求項６〜１０の何れか１項に記載の接合構造体。
  12. 前記第一金属膜および前記第二金属膜のうちの少なくとも一方による前記接合は、前記接合の前の表面における酸化還元反応によって進行する、請求項６〜１１の何れか１項に記載の接合構造体。
  13. 基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成のうち、少なくとも一方を行う金属膜形成工程と、
    前記基板表面に形成された金属膜と前記半導体素子表面に形成された金属膜とが接触するように、又は、前記基板表面に形成された金属膜若しくは前記半導体素子表面に形成された金属膜を介するように、前記基板と前記半導体素子とを対向して重ねて積層体を製造する積層体製造工程と、
    前記積層体を加熱し、前記基板表面に形成された金属膜を構成する金属及び前記半導体素子表面に形成された金属膜を構成する金属の少なくとも一方をストレスマイグレーションによって拡散させ、前記基板と前記半導体素子とを接合する接合工程と
    を含み、
    前記金属膜形成工程において、前記基板と前記金属膜との間および前記金属膜と前記半導体素子との間のうちの少なくとも一方に接着層を形成する、接合構造体の製造方法。
  14. 基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成のうち、少なくとも一方を行う金属膜形成工程と、
    前記基板表面に形成された金属膜と前記半導体素子表面に形成された金属膜とが接触するように、又は、前記基板表面に形成された金属膜若しくは前記半導体素子表面に形成された金属膜を介するように、前記基板と前記半導体素子とを対向して重ねて積層体を製造する積層体製造工程と、
    前記積層体を加熱し、前記基板表面に形成された金属膜を構成する金属及び前記半導体素子表面に形成された金属膜を構成する金属の少なくとも一方をストレスマイグレーションによって拡散させ、前記基板と前記半導体素子とを接合する接合工程と
    を含み、
    前記金属膜形成工程において、基板表面への金属膜の形成、及び半導体素子表面への金属膜の形成を行い、かつ、
    前記積層体製造工程において、前記基板表面に形成された金属膜と、前記半導体素子表面に形成された金属膜との間に熱応力吸収材を積層させる、接合構造体の製造方法。
  15. 前記接合工程を１００℃以上４００℃以下の温度で実行する、請求項１３又は１４に記載の接合構造体の製造方法。
JP2015560078A 2014-02-03 2015-02-03 接合構造体、及び接合構造体の製造方法 Active JP6284164B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014018163 2014-02-03
JP2014018163 2014-02-03
PCT/JP2015/052999 WO2015115665A1 (ja) 2014-02-03 2015-02-03 接合構造体、及び接合構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015115665A1 JPWO2015115665A1 (ja) 2017-03-23
JP6284164B2 true JP6284164B2 (ja) 2018-02-28

Family

ID=53757230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560078A Active JP6284164B2 (ja) 2014-02-03 2015-02-03 接合構造体、及び接合構造体の製造方法

Country Status (3)

Country Link
US (1) US10332853B2 (ja)
JP (1) JP6284164B2 (ja)
WO (1) WO2015115665A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111259A (ja) * 2014-12-09 2016-06-20 国立大学法人大阪大学 接合構造体、及び、接合構造体の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6795307B2 (ja) * 2016-02-12 2020-12-02 国立大学法人大阪大学 接合材、接合材の製造方法、接合構造体の作製方法
EP3208845B1 (de) * 2016-02-19 2019-12-04 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
KR20210021626A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
EP3809453A1 (en) * 2019-10-16 2021-04-21 Infineon Technologies Austria AG Method of forming an interconnection between metallic layers of an electric component and an electronic component with removal of oxide layers from the metallic layers by a reducing agent as well as a corresponding arrangement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040249748A1 (en) * 2004-06-25 2004-12-09 Mark Schultz Two-piece reloadable stored-value card
KR20100056574A (ko) * 2007-10-23 2010-05-27 파나소닉 주식회사 반도체 발광소자 및 이를 이용한 반도체 발광장치와 그 제조방법
JP2009164208A (ja) 2007-12-28 2009-07-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP5207281B2 (ja) 2008-01-17 2013-06-12 国立大学法人大阪大学 導電性ペースト
JP4470193B2 (ja) 2008-05-01 2010-06-02 ニホンハンダ株式会社 加熱焼結性銀粒子の製造方法、固形状銀の製造方法、金属製部材の接合方法、プリント配線板の製造方法および電気回路接続用バンプの製造方法
CN102292835B (zh) * 2009-01-23 2015-03-25 日亚化学工业株式会社 半导体装置及其制造方法
JP2011071301A (ja) 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
JP2012015313A (ja) 2010-06-30 2012-01-19 Kobe Steel Ltd 半導体素子を有する半導体装置
CN102024782B (zh) * 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
JP5611862B2 (ja) * 2011-03-04 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CA2776093A1 (en) * 2011-09-22 2013-03-22 Sture Petersson Neutron detector
JP5942212B2 (ja) * 2013-05-13 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
JP6566634B2 (ja) * 2014-12-09 2019-08-28 国立大学法人大阪大学 接合構造体、及び、接合構造体の製造方法
JP6415381B2 (ja) * 2015-04-30 2018-10-31 三菱電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111259A (ja) * 2014-12-09 2016-06-20 国立大学法人大阪大学 接合構造体、及び、接合構造体の製造方法

Also Published As

Publication number Publication date
US10332853B2 (en) 2019-06-25
WO2015115665A1 (ja) 2015-08-06
JPWO2015115665A1 (ja) 2017-03-23
US20170170137A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
JP6284164B2 (ja) 接合構造体、及び接合構造体の製造方法
TW201944500A (zh) 低溫接合結構
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
JPWO2014106925A1 (ja) セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
JP4985129B2 (ja) 接合体および電子モジュールならびに接合方法
JP5250582B2 (ja) 充填用基材及びそれを用いた充填方法
JP2006202944A (ja) 接合方法及び接合構造
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2012519774A (ja) Ｃｖｄ自立ダイヤモンド膜及びその製造方法
JP2013098387A (ja) パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
TWI606491B (zh) 塗佈及接合基板之方法
JP5496081B2 (ja) 金属被覆された構成部分を製造するための方法、金属被覆された構成部分、並びに金属被覆の際に構成部分を支持するための支持体
JP6786090B2 (ja) 放熱板材
JP6795307B2 (ja) 接合材、接合材の製造方法、接合構造体の作製方法
JP6566634B2 (ja) 接合構造体、及び、接合構造体の製造方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
JP2009094385A (ja) 半導体装置およびその製造方法
JP6340215B2 (ja) 半導体接合方法
WO2018190226A1 (ja) 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
JP6908173B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
US11638350B2 (en) Copper/ceramic bonded body, insulating circuit board, method for producing copper/ceramic bonded body, and method for producing insulating circuit board
WO2023097787A1 (zh) 一种多孔纳米铜膜在电子器件封装互连中的应用
JP2018069299A (ja) 接合構造体の製造方法
JP6522952B2 (ja) 接合体およびその製造方法
FR3054721A1 (fr) Module electronique de puissance d'un aeronef et procede de fabrication associe

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180124

R150 Certificate of patent or registration of utility model

Ref document number: 6284164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250