JP4985129B2 - 接合体および電子モジュールならびに接合方法 - Google Patents
接合体および電子モジュールならびに接合方法 Download PDFInfo
- Publication number
- JP4985129B2 JP4985129B2 JP2007154961A JP2007154961A JP4985129B2 JP 4985129 B2 JP4985129 B2 JP 4985129B2 JP 2007154961 A JP2007154961 A JP 2007154961A JP 2007154961 A JP2007154961 A JP 2007154961A JP 4985129 B2 JP4985129 B2 JP 4985129B2
- Authority
- JP
- Japan
- Prior art keywords
- porous body
- substrate
- metal porous
- impregnated
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Description
図1は、この発明を実施するための実施の形態1における接合体の模式図である。図1において、接合体1は、基材となる導電性を有する金属多孔質体2の上下の面から金属多孔質体2の内側に向かって金属多孔質体2の空隙部にろう材3が含浸されている。このろう材3が含浸されている部分を含浸層4と表現する。また、金属多孔質体2の内側のろう材3が含浸されていない部分を非含浸層5と表現する。金属多孔質体2の全体の厚さをtとし、非含浸層5の厚さをdとする。金属多孔質体2の全体の厚さtとしは、50μm〜500μmが一般的である。金属多孔質体2の気孔率は、金属多孔質体2の単位体積当たりの質量を、金属多孔質体2を構成する金属材料の比重で割った値を百分率で表現したものと定義する。
実施の形態2においては、実施の形態1における図2に示した電子部品の製造方法を、図3を参照しながら説明する。
実施の形態2においては、Sn3Ag0.5Cu(重量%)のソルダーペーストを用いてスクリーン印刷によって、ろう材層を形成した。通常、ソルダーペーストは、はんだ粒子を分散させたものであるが、はんだ粒子の表面は酸化膜で覆われている。したがって、ホットプレートで加熱したときにろう材層および含浸層にボイド(空孔)が発生する場合がある。このボイドの発生を避けるために、実施の形態3においては、ソルダーペーストの替わりにはんだのペレットを用いたものである。
実施の形態4においては、実施の形態3のホットプレートに載せて加熱する工程において、素子の上に重量物を載せて素子と基板との間を加圧する工程を加えたものである。それ以外の工程は、実施の形態3と同様である。
実施の形態5においては、実施の形態3のペレット供給工程において、接合面にフラックスを塗布せずに直接ペレットを載置し、ホットプレートに載せて加熱する工程の雰囲気を還元雰囲気にしたものである。ホットプレートをチャンバーの中に設置し、このチャンバー内を、窒素97体積%−水素3体積%の混合ガスで充満させて加熱工程を行った。それ以外の工程は、実施の形態3と同様である。
実施の形態2においては、厚さ500μmの金属多孔質体に対して両面に厚さ100μmの含浸層を形成した接合体を用いた電子モジュールを説明した。実施の形態6においては、含浸層の厚さを変化させたものである。実施の形態1と同様の製造方法を用いて、含浸層の厚さを、50、100、150および200μmのものをそれぞれ10個作製した。なお、ろう材層の作製方法は、ソルダーペーストを印刷する方法を採用した。また、比較として、金属多孔質体の全体にろう材を含浸させたサンプルも作製した。この場合、含浸層の厚さは、250μmとなり、非含浸層の厚さはゼロとなる。
実施の形態2においては、接合体の基材となる金属多孔質体の含浸層を形成するときに、その含浸層の厚さをコントロールするために逆スパッタを行って金属多孔質体の表面酸化膜を除去していたが、逆スパッタを行った後にろう材を含浸させるまでに、徐々にではあるが、表面酸化膜を除去した部分が酸化される恐れがある。そのため、含浸層の特性(含浸層の厚さや金属多孔質体とろう材との接着強度)にばらつきを生じる場合がある。実施の形態7においては、逆スパッタで表面酸化膜を除去する替わりに、金属多孔質体の含浸層となる部分にろう材との濡れ性がよい金属膜を形成したものである。
接合体の非含浸層は、ろう材が含浸していないため、含浸層に比べて導電性および熱伝導特性が低くなる。実施の形態8においては、非含浸層の金属多孔質体の空隙部に導電性粒子を充填して、非含浸層の導電性および熱伝導性を向上させたものである。
2 金属多孔質体
3 ろう材
4 含浸層
5 非含浸層
6 素子
7 接合面
8 基板
9 接合面
10 ろう材層
11 ろう材層
12 導電性粒子
Claims (9)
- 素子の接合面と基板の接合面との間に導電性を有するはんだの層を介して接合される接合体であって、
前記接合体は基材が金属多孔質体であり、
前記はんだの層に接する前記基材の両面に前記金属多孔質体に前記はんだが含浸した含浸層をもち、
前記金属多孔質体に前記はんだが含浸していない非含浸層の空隙部に、前記金属多孔質体と化合物を生成しない導電性粒子が充填され、
前記非含浸層が前記含浸層で挟まれたことを特徴とする接合体。 - 導電性粒子が、金、銀、白金、パラジウム、銅、アルミニウムおよび炭素からなる群より選ばれた1種以上の元素を含むことを特徴とする請求項1記載の接合体。
- 基板の接合面に第1のろう材を載置する工程と、
金属多孔質体からなる基材の両面から前記基材の厚さの2/5以下の深さまでの前記金属多孔質体の表面酸化膜を除去する工程と、
前記第1のろう材の表面に前記基材を載置する工程と、
前記基材の表面に第2のろう材を載置する工程と、
前記第2のろう材の表面に素子の接合面を対向させて前記素子を載置する工程と、
前記第1および第2のろう材の融点以上に加熱する工程と
を含むことを特徴とする接合方法。 - 基板の接合面に第1のろう材を載置する工程と、
金属多孔質体からなる基材の両面から前記基材の厚さの2/5以下の深さまで前記金属多孔質体の表面を金属膜で被膜する工程と、
前記第1の層の表面に前記基材を載置する工程と、
前記基材の表面に第2のろう材を載置する工程と、
前記第2のろう材の表面に素子の接合面を対向させて前記素子を載置する工程と、
前記第1および第2のろう材の融点以上に加熱する工程と
を含むことを特徴とする接合方法。 - 金属膜が、金、銀、白金、パラジウム、および錫からなる群より選ばれた1種以上の元素を含むことを特徴とする請求項4記載の接合方法。
- 第1および第2のろう材の融点以上に加熱する工程において、基板と素子との間に振動を加えることを特徴とする請求項3または4記載の接合方法。
- 第1および第2のろう材の融点以上に加熱する工程において、基板と素子との間を加圧する工程を加えることを特徴とする請求項3または4記載の接合方法。
- 第1および第2のろう材がはんだであり、前記はんだはペレット、ワイヤ、めっき膜、スパッタ膜または蒸着膜のいずれかの状態で載置され、基板と素子との間を加熱する工程を還元雰囲気中で行うことを特徴する請求項6または7記載の接合方法。
- 素子と、
この素子の接合面にはんだの層を介して一方の面が接合される請求項1記載の接合体と、
この接合体の他方の面に前記はんだを介して接合面を対向させて接合される基板と
を含む電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154961A JP4985129B2 (ja) | 2007-06-12 | 2007-06-12 | 接合体および電子モジュールならびに接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154961A JP4985129B2 (ja) | 2007-06-12 | 2007-06-12 | 接合体および電子モジュールならびに接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311273A JP2008311273A (ja) | 2008-12-25 |
JP4985129B2 true JP4985129B2 (ja) | 2012-07-25 |
Family
ID=40238657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154961A Active JP4985129B2 (ja) | 2007-06-12 | 2007-06-12 | 接合体および電子モジュールならびに接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985129B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5140411B2 (ja) * | 2007-12-27 | 2013-02-06 | ローム株式会社 | 半導体装置 |
WO2012004876A1 (ja) * | 2010-07-08 | 2012-01-12 | 三菱電機株式会社 | 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法 |
JP5732814B2 (ja) * | 2010-10-28 | 2015-06-10 | 三菱マテリアル株式会社 | セラミックス材と金属材との接合方法 |
JP2012129330A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Automotive Systems Ltd | 半導体装置及びその製造方法 |
JP2013070011A (ja) * | 2011-09-06 | 2013-04-18 | Honda Motor Co Ltd | 半導体装置 |
JP5579928B2 (ja) * | 2011-11-04 | 2014-08-27 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP5946060B2 (ja) * | 2012-05-28 | 2016-07-05 | 国立大学法人広島大学 | 接合部材、その形成方法及び装置 |
FR2996348B1 (fr) * | 2012-10-03 | 2015-05-15 | Amc Holding | Poudre et pate pour ameliorer la conductance des connexions electriques |
TWI588436B (zh) * | 2014-05-02 | 2017-06-21 | 遠東科技大學 | 傳熱結構、其製造方法以及其散熱方法 |
DE102015108545A1 (de) | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
CN105537712A (zh) * | 2016-01-28 | 2016-05-04 | 北京航空航天大学 | 一种陶瓷与金属钎焊复合构件及其制备方法 |
JP6930077B2 (ja) * | 2016-09-02 | 2021-09-01 | 株式会社リコー | 積層体、発光装置、光源ユニット、レーザ装置、点火装置 |
JP6766717B2 (ja) * | 2017-03-23 | 2020-10-14 | 三菱マテリアル株式会社 | 放熱シート |
WO2019035162A1 (ja) * | 2017-08-14 | 2019-02-21 | 日立化成株式会社 | アルミニウム系多孔質部材及びその製造方法 |
WO2019163145A1 (ja) * | 2018-02-26 | 2019-08-29 | 新電元工業株式会社 | 半導体装置の製造方法 |
TWI828988B (zh) * | 2020-06-26 | 2024-01-11 | 日商日本特殊陶業股份有限公司 | 接合體及靜電夾頭 |
CN113977025B (zh) * | 2020-12-04 | 2023-06-30 | 中国电器科学研究院股份有限公司 | 一种大间隙钎焊接头制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52127414A (en) * | 1976-04-19 | 1977-10-26 | Toyota Motor Corp | Infiltrating method into sintered skeleton |
JPS60177110A (ja) * | 1984-02-24 | 1985-09-11 | Mazda Motor Corp | 多孔質鉄系焼結部材表面の封孔方法 |
JP4770533B2 (ja) * | 2005-05-16 | 2011-09-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
-
2007
- 2007-06-12 JP JP2007154961A patent/JP4985129B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008311273A (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985129B2 (ja) | 接合体および電子モジュールならびに接合方法 | |
US8896119B2 (en) | Bonding material for semiconductor devices | |
JP6753869B2 (ja) | 複合材料を製作するための方法 | |
JP6061248B2 (ja) | 接合方法及び半導体モジュールの製造方法 | |
JP5367914B2 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP2008200728A (ja) | はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板 | |
JP2014097529A (ja) | 発泡金属による接合方法、半導体装置の製造方法、半導体装置 | |
JP5935292B2 (ja) | パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP6029222B1 (ja) | 金属粒子、ペースト、成形体、及び、積層体 | |
JP6443568B2 (ja) | 接合材、それを用いた接合方法及び接合構造 | |
WO2019088285A1 (ja) | ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法 | |
JP2009231716A (ja) | 接合材および半導体モジュールの製造方法 | |
JP2010000513A (ja) | 接合構造体の製造方法 | |
JP2018111111A (ja) | 金属接合体及び半導体装置の製造方法 | |
JPH09234826A (ja) | 金属−セラミックス複合基板及びその製造法 | |
JP2009094385A (ja) | 半導体装置およびその製造方法 | |
JP4363915B2 (ja) | はんだ構造体、はんだ材料およびはんだ付け方法 | |
JP6566634B2 (ja) | 接合構造体、及び、接合構造体の製造方法 | |
JP4807378B2 (ja) | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP4798171B2 (ja) | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP2009043981A (ja) | 電子部品用セラミックス基板及びその製造方法 | |
JP2002246717A (ja) | セラミック回路基板 | |
JP4799069B2 (ja) | 電子機器で用いる放熱板 | |
JP6383208B2 (ja) | 半導体装置の製造方法、接合材および接合材の形成方法 | |
JP2000154081A (ja) | セラミックス部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4985129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |