JP5946060B2 - 接合部材、その形成方法及び装置 - Google Patents
接合部材、その形成方法及び装置 Download PDFInfo
- Publication number
- JP5946060B2 JP5946060B2 JP2012120803A JP2012120803A JP5946060B2 JP 5946060 B2 JP5946060 B2 JP 5946060B2 JP 2012120803 A JP2012120803 A JP 2012120803A JP 2012120803 A JP2012120803 A JP 2012120803A JP 5946060 B2 JP5946060 B2 JP 5946060B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional network
- network structure
- joining member
- copper
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physical Vapour Deposition (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
ここで、ρは曲率半径、B2 はサンプル厚さである。また、三次元網目状構造(Sn−Cu薄膜)は銅板(基材)に対して十分に薄いので、銅板単体と近似してひずみεを算出する。さらに、三次元網目状構造が銅板から剥離したときのひずみεを伸び率として求める。
11 シート状部材
12 三次元網目状構造
12A、20 上部
12B 他の部分
50 スパッタ装置
51 真空チャンバー
52 ホルダー
53 モーター
54 真空ポンプ
61、71 カソード
62 錫ターゲット
63、65、73、75 高周波電源
64、74 RFコイル
66、76 Ar供給ライン
72 銅ターゲット
80 基板
100 装置
101 基材
102 半導体チップ
103 外部端子
104 ボンディングワイヤ
105 封止材料
Claims (9)
- 錫を主成分とし、銅を含有する三次元網目状構造を持ち、
前記三次元網目状構造を介して被接合部材に接合され、
前記三次元網目状構造のうち、前記被接合部材に近い部分の銅含有率は、他の部分の銅含有率よりも低いことを特徴とする接合部材。 - 請求項1に記載の接合部材において、
前記三次元網目状構造が両面に形成されたシート状部材をさらに備えていることを特徴とする接合部材。 - 錫ターゲットを用いてスパッタリングを行うことにより、錫を主成分とする三次元網目状構造を持つ接合部材を形成することを特徴とする接合部材の形成方法。
- 請求項3に記載の接合部材の形成方法において、
前記錫ターゲットと同時に銅ターゲットを用いてスパッタリングを行うことにより、前記三次元網目状構造に銅を含有させることを特徴とする接合部材の形成方法。 - 請求項4に記載の接合部材の形成方法において、
前記スパッタリングにおけるターゲット出力及びターゲット距離の少なくとも一方を調節することにより、前記三次元網目状構造の銅含有率を制御することを特徴とする接合部材の形成方法。 - 請求項3〜5のいずれか1項に記載の接合部材の形成方法において、
前記スパッタリングはスパッタ装置によって行われることを特徴とする接合部材の形成方法。 - 第1部材と、第2部材と、前記第1部材と前記第2部材とを接合する接合部材とを備え、
前記接合部材は、錫を主成分とし、銅を含有する三次元網目状構造を持ち、
前記三次元網目状構造のうち、前記第1部材に近い部分及び前記第2部材に近い部分の少なくとも一方の銅含有率は、他の部分の銅含有率よりも低いことを特徴とする装置。 - 請求項7に記載の装置において、
前記接合部材は、前記三次元網目状構造が両面に形成されたシート状部材を備え、
前記三次元網目状構造と前記第1部材及び前記第2部材のそれぞれとは、はんだ付けされていることを特徴とする装置。 - 請求項7に記載の装置において、
前記三次元網目状構造は、前記第1部材上に形成されており、
前記三次元網目状構造と前記第2部材とは、はんだ付けされていることを特徴とする装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120803A JP5946060B2 (ja) | 2012-05-28 | 2012-05-28 | 接合部材、その形成方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012120803A JP5946060B2 (ja) | 2012-05-28 | 2012-05-28 | 接合部材、その形成方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013244516A JP2013244516A (ja) | 2013-12-09 |
JP5946060B2 true JP5946060B2 (ja) | 2016-07-05 |
Family
ID=49844705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012120803A Expired - Fee Related JP5946060B2 (ja) | 2012-05-28 | 2012-05-28 | 接合部材、その形成方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5946060B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012718A1 (en) * | 1995-10-06 | 1997-04-10 | Brown University Research Foundation | Soldering methods and compositions |
US7745013B2 (en) * | 2005-12-30 | 2010-06-29 | Intel Corporation | Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same |
JP4985129B2 (ja) * | 2007-06-12 | 2012-07-25 | 三菱電機株式会社 | 接合体および電子モジュールならびに接合方法 |
-
2012
- 2012-05-28 JP JP2012120803A patent/JP5946060B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013244516A (ja) | 2013-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818585B2 (en) | Copper/ceramic joined body, insulated circuit board, method for producing copper/ceramic joined body, and method for producing insulated circuit board | |
CN105452195B (zh) | Cu‑陶瓷接合体、Cu‑陶瓷接合体的制造方法及功率模块用基板 | |
US20200365475A1 (en) | Bonded body of copper and ceramic, insulating circuit substrate, bonded body of copper and ceramic production method, and insulating circuit substrate production method | |
JP2007281412A (ja) | パワー半導体モジュール | |
JP2015043393A (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP2016048781A (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP6256176B2 (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法 | |
JP5327233B2 (ja) | 半導体装置とその製造方法 | |
JP2014179463A (ja) | パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板 | |
JP6162423B2 (ja) | 熱電変換素子 | |
EP3705464A1 (en) | Joint body and insulating circuit substrate | |
WO2021044844A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP5946060B2 (ja) | 接合部材、その形成方法及び装置 | |
JP7315377B2 (ja) | 熱電モジュール | |
WO2015118790A1 (ja) | 接合材、接合方法、および電力用半導体装置 | |
JP7173335B2 (ja) | 銅/セラミックス接合体、絶縁回路基板、銅/セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 | |
KR102409815B1 (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법 | |
KR101768669B1 (ko) | 자기유도를 이용한 열전소자용 전극 제조방법 및 이를 통해 제조된 열전소자용 전극 | |
US20220375819A1 (en) | Copper/ceramic assembly and insulated circuit board | |
WO2021112046A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP5289451B2 (ja) | 熱電素子および熱電モジュール | |
JP2007311440A (ja) | ペルチェモジュール及びその製造方法 | |
JP2015095610A (ja) | ペルチェ素子 | |
JP2021091596A (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP2011210746A (ja) | パワーモジュール用基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5946060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |