JP5327233B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5327233B2
JP5327233B2 JP2010547888A JP2010547888A JP5327233B2 JP 5327233 B2 JP5327233 B2 JP 5327233B2 JP 2010547888 A JP2010547888 A JP 2010547888A JP 2010547888 A JP2010547888 A JP 2010547888A JP 5327233 B2 JP5327233 B2 JP 5327233B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
film
semiconductor substrate
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010547888A
Other languages
English (en)
Other versions
JPWO2011004469A1 (ja
Inventor
圭佑 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2011004469A1 publication Critical patent/JPWO2011004469A1/ja
Application granted granted Critical
Publication of JP5327233B2 publication Critical patent/JP5327233B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、はんだ接合層を有する表面電極を備えた半導体装置と、その製造方法に関する。
パワーデバイスとしての半導体装置では、はんだ付けによって半導体装置を放熱板に接合し、この放熱板を介して半導体装置で発生した熱を放熱させることがある。このような半導体装置は、その裏面側に形成された裏面電極と、その表面側に形成された表面電極とを備えている。裏面電極と表面電極の双方は、それぞれ放熱板にはんだを介して接合される。これによって、半導体装置の表面側と裏面側の両側に接合された放熱板から、半導体装置で発生した熱を放熱させることができる。
はんだ付けを行うための表面電極は、半導体基板とオーミック接合するためのアルミニウム（Ａｌ）系金属層と、その表面に形成されるニッケル（Ｎｉ）層等のはんだ接合層とを備えている。Ａｌ系金属層の表面にＮｉ層等を形成する場合には、例えば、特許文献１に示すように、亜鉛（Ｚｎ）置換処理を行ってＡｌ系金属層の表面にＺｎ置換膜を形成し、その後、無電解めっき等によってＮｉ層等が形成される。Ｚｎ置換処理は、Ｚｎイオンを含む強アルカリ溶液であるＺｎ置換処理液にＡｌ系金属層を浸漬することによって行われる。
特開２０００−２５２３１３号公報
表面電極にはんだ接合層を有する半導体装置では、ウェハの大口径化、薄板化に伴い、ウェハの反り発生やＮｉ層等のはんだ接合層でのクラック発生がより起こり易くなっている。ウェハの反りやはんだ接合層でのクラックの発生は、その後の製造工程での作業を困難にし、製造した半導体装置の電気特性に支障を来す原因となる。
ウェハの反りやはんだ接合層のクラックを抑制するためには、はんだ接合層を平坦性の良い膜にすることが効果的である。そして、はんだ接合層を平坦性の良い膜にするためには、Ａｌ系電極を平坦性の良い膜とすること、Ｚｎ置換膜を密着性と緻密性に優れた膜として成膜することが効果的である。
本発明者らは、はんだ接合層を平坦性の良い膜にするために適したＡｌ系電極層について検討した。その結果、半導体基板と表面電極とのオーミック接合を確保することと、はんだ接合層を平坦性の良い膜にすることとを両立させることが困難であることが分かった。
本願は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体基板と表面電極とのオーミック接合を確保することと、はんだ接合層を平坦性の良い膜にすることとを両立させることにある。
本発明の半導体装置は、半導体基板と、その半導体基板の表面に積層されている表面電極とを備えており、その表面電極の少なくとも一部が、半導体基板の表面側に形成された第１層と、第１層の表面側に形成された第２層と、第２層の表面に接する第３層と、第３層の表面側に形成された第４層と、を含んでいる。第１層は、バリア金属層であり、第２層は、Ａｌ（アルミニウム）層であり、第３層は、Ａｌ−Ｓｉ（アルミニウム−シリコン合金）層またはＡｌ−Ｃｕ（アルミニウム−銅合金）層またはＡｌ−Ｓｉ−Ｃｕ（アルミニウム−シリコン−銅合金）層であり、第４層は、はんだ接合層である。
ここで、上記の「半導体基板の表面側に形成された第１層」には、半導体基板の表面に接するように第１層が形成された場合も含まれる。このため、第１層は半導体基板の表面に接するように形成されていてもよいし、半導体基板と第１層の間に他の層が形成されていてもよい。なお、「第１層の表面側に形成された第２層」と「第３層の表面側に形成された第４層」についても、上記と同様の意味で用いられる。
この半導体装置では、半導体基板の表面側にバリア金属層である第１層が形成され、バリア金属層の表面側にＡｌ層である第２層が形成されている。これによって、半導体基板と表面電極とのオーミック接合が確保される。さらに、Ａｌ層の表面に、Ａｌ−Ｓｉ層またはＡｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層である第３層が形成されている。第３層の表面にＺｎ置換処理を行うと、ＳｉやＣｕを殆ど含まないＡｌ層の表面にＺｎ置換処理を行う場合と比較して、密着性と緻密性に優れたＺｎ置換膜を成膜することができる。これによって、はんだ接合層である第４層を平坦性の良い膜にすることができる。
また、第３層であるＡｌ−Ｓｉ層またはＡｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層よりも平坦性の良い膜を成膜し易いＡｌ層が半導体基板の表面により近い位置に第２層として形成されている。このため、第３層の表面の平坦性を良好にすることができる。これによって、はんだ接合層である第４層を平坦性の良い膜にすることができる。
上記のとおり、この半導体装置によれば、半導体基板と表面電極とのオーミック接合を確保することと、はんだ接合層を平坦性の良い膜にすることとを両立することができる。従来、Ｚｎ置換膜を密着性と緻密性に優れた膜として成膜するために、Ｚｎ置換処理液に塩化第二鉄などの添加物を加える方法や、Ｚｎ置換処理に先立ってＡｌ系金属層表面をエッチングする方法を行う必要があった。この半導体装置によれば、製造条件によっては、これらの方法が不要となり、製造工程の簡略化、低コスト化にも寄与し得る。
本発明は、半導体基板と、半導体基板の表面に積層されている表面電極とを備えた半導体装置の製造方法を提供することもできる。この製造方法は、半導体基板の表面にバリア金属によって第１層を形成する第１工程と、第１工程の後に、第１層の表面にＡｌによって第２層を形成する第２工程と、第２工程の後に、第２層の表面にＡｌ−ＳｉまたはＡｌ−ＣｕまたはＡｌ−Ｓｉ−Ｃｕによって第３層を形成する第３工程と、第３工程の後に、第３層の表面を亜鉛置換処理する第４工程と、第４工程の後に、第３層の表面にはんだ接合層である第４層を無電解めっきによって形成する第５工程とを含む。
実施例１の半導体装置を備えた半導体モジュールを示す図。 実施例１の半導体装置の表面電極近傍の断面を模式的に示す図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法を説明する図。 実施例１の半導体装置の製造方法で用いるスパッタ装置の概念図。 Ｚｎ置換処理におけるＡｌ系金属の電位の時間変化について説明する図。 変形例の半導体装置の表面電極の平面図。 変形例の半導体装置の表面電極の平面図。 変形例の半導体装置の表面電極の平面図。 変形例の半導体装置の表面電極の平面図。
以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置１０は、図１に示すように、半導体モジュール１の内部に設置されている。半導体モジュール１はモールド材２４で覆われており、裏面側には金属板２２が露出しており、表面側には金属板２３が露出している。金属板２２にはリード２２１が接続されており、金属板２３には、リード２３１が接続されている。
半導体装置１０は、半導体基板１１、裏面電極１２、表面電極１３を備えている。表面電極１３は、表面側金属板２３にはんだ付けされている。裏面電極１２は、裏面側金属板２２にはんだ付けされている。これによって、半導体装置１０は、２つの金属板２２、２３の間に固定される。半導体装置１０は、半導体モジュール１の外部に露出する２つの金属板２２、２３と接合しているため、半導体装置１０で発生した熱が、金属板２２、２３から放熱し易い構成となっている。
図２は、半導体装置１０の表面電極１３近傍の断面を模式的に示す図である。表面電極１３の表面にはんだを塗布し、表面電極１３を金属板２３に接合することによって、半導体装置１０は、半導体モジュール１に組み込まれる。尚、図２では、半導体装置１０の図の横方向に繰返される構成を省略し、その一部を示している。
図２に示すように、半導体基板１１には、パワーデバイスとして利用可能な縦型のトレンチゲート型ＩＧＢＴが作り込まれている。半導体基板１１には、その裏面側から、第１導電型のコレクタ領域１８と、第２導電型のドリフト領域１９と、第１導電型のボディ領域１４が積層されている。ボディ領域１４の表面には第２導電型のエミッタ領域１５が形成されている。半導体基板１１の表面側からボディ領域１４を貫通するトレンチゲート１７が設けられている。トレンチゲート１７はエミッタ領域１５と接している。トレンチゲート１７は、ゲート絶縁膜によって覆われたゲート電極を備えている。ゲート電極の表面は、半導体基板１１の表面の一部に形成された層間絶縁膜１６によって覆われている。
半導体基板１１および層間絶縁膜１６の表面に接して窒化チタン（ＴｉＮ）層１３１が形成されている。さらにその表面にＡｌ層１３２、Ａｌ−Ｓｉ層１３３、Ｎｉ層１３４が形成されている。Ａｌ層１３２、Ａｌ−Ｓｉ層１３３の表面の一部に保護膜としてのポリイミド層１４０が形成されており、Ｎｉ層１３４の側面と接している。
ＴｉＮ層１３１は、バリア金属層である第１層の一例であり、半導体基板１１の表面（エミッタ領域１５が形成されている側）に接している。第１層としては、窒化チタン（ＴｉＮ）の他にも、チタンケイ素（ＴｉＳｉ）等を好適に用いることができる。
Ａｌ層１３２は、アルミニウム（Ａｌ）を主成分とする第２層の一例であり、ＴｉＮ層１３１の表面に接している。第２層としてＡｌ層を用いる場合には、不純物の質量濃度は０．１ｗｔ％以下であることが好ましい。第２層は、層間絶縁膜１６等の段差を吸収できる厚さであることが好ましく、３〜４μｍ程度の厚さに形成されることが好ましい。
Ａｌ−Ｓｉ層１３３は、第３層の一例であり、Ａｌ層１３２の表面に接している。第３層としてＡｌ−Ｓｉ層を用いる場合には、Ｓｉの質量濃度は０．１ｗｔ％以上かつ２ｗｔ％以下であることが好ましい。第３層は、１μｍ以上の厚さに形成されることが好ましい。
第３層としては、Ａｌ−Ｓｉ層の他に、Ａｌ−Ｃｕ層、Ａｌ−Ｓｉ−Ｃｕ層を用いてもよい。第３層としてＡｌ−Ｃｕ層を用いる場合、Ｃｕの質量濃度は０．３ｗｔ％以上かつ２ｗｔ％以下であることが好ましい。第３層としてＡｌ−Ｓｉ−Ｃｕ層を用いる場合、Ｓｉの質量濃度は０．１ｗｔ％以上かつ２ｗｔ％以下であり、Ｃｕの質量濃度は０．３ｗｔ％以上かつ２ｗｔ％以下であることが好ましい。
Ｎｉ層１３４は、はんだ接合層である第４層の一例であり、本実施例においては、Ａｌ−Ｓｉ層１３３の表面に接している。第４層は、第３層の表面に亜鉛置換処理を行った後に形成されたはんだ接合層である。後述するように、本実施例に係るＮｉ層１３４も、Ａｌ−Ｓｉ層１３３の表面に亜鉛置換処理を行った後に形成されたものである。第４層としては、はんだと共晶を形成できる材料を用いることができ、本実施例で用いているＮｉのほか、Ｃｕ等を好適に用いることができる。第４層は、３〜１０μｍ程度の厚さに形成されることが好ましい。
尚、第４層の表面には、はんだ接合層の酸化を防止する酸化防止層が形成されていてもよい。酸化防止層としては、第４層の表面酸化を防止し、はんだとの濡れ性を確保できる材料を利用でき、金（Ａｕ）、銀（Ａｇ）等を好適に用いることができる。
次に、本実施例に係る表面電極の製造方法について説明する。図３に示すように、ＩＧＢＴが形成された半導体基板１１の表面に層間絶縁膜１６を形成したシリコン製のウェハ１００を用意する。ウェハ１００の表面側に、第１層、第２層、第３層、第４層を形成することによって、表面電極を製造する。
（第１工程）
まず、ウェハ１００の表面にスパッタ法によって、第１層としてのＴｉＮ層１３１を形成する。図９は、本実施例に係るＴｉＮ層１３１、Ａｌ層１３２、Ａｌ−Ｓｉ層１３３を形成するためのスパッタ装置３６を概念的に示す図である。スパッタ装置３６は、チャンバ３４内に、バッキングプレート３６１と、ターゲット３６２と、ステージ３４３とを備えている。スパッタ装置３６は、ターゲット３６２と、ステージ３４３上に載置するウェハとの間に高電圧を印加することが可能な構成となっている。ターゲット３６２とステージ３４３とは、チャンバ３４内において対向しており、離間して配置されている。ステージ３４３には、温度センサが設置されており、ステージ３４３上に載置されるウェハ１００の温度（基板温度）を検知することができる。
ウェハ１００をステージ３４３上に載置し、ターゲット３６２として用いる材料をＴｉＮとし、スパッタを行うことによって、ＴｉＮ層１３１をウェハ１００の表面に形成することができる。ウェハ１００は、層間絶縁膜１６が形成されている表面側がターゲット３６２側となるように、ステージ３４３上に載置される。チャンバ３４内を減圧し、ステージ３４３に設置された温度センサの検知値に基づき、基板温度が所定の温度となるように制御する。基板温度は、室温（２５℃）以上３００℃以下の範囲で設定することが好ましい。減圧が完了した後に、チャンバ３４内にＡｒガスの導入を開始し、ターゲット３６２と、ステージ３４３上に載置するウェハ１００との間に高電圧を印加する。これによって、図４に示すように、ウェハ１００の表面にＴｉＮ層１３１を形成することができる。
（第２工程）
次に、ウェハ１００の表面にスパッタ法によって、第２層としてのＡｌ層１３２を形成する。具体的には、ターゲット３６２として用いる材料を高純度Ａｌとし、ステージ３４３に設置された温度センサの検知値に基づき、基板温度が所定の温度となるように制御して、スパッタを行う。基板温度は、室温（２５℃）以上３００℃以下の範囲で設定することが好ましい。これによって、図５に示すように、ＴｉＮ層１３１の表面にＡｌ層１３２を形成することができる。Ａｌ層１３２は、層間絶縁膜１６の段差を覆う程度の厚さに形成されており、Ａｌ層１３２の表面は平坦性が良い状態となっている。
（第３工程）
次に、スパッタ法によって、第３層としてのＡｌ−Ｓｉ層１３３を形成する。具体的には、ターゲット３６２として用いる材料をＡｌ−Ｓｉ合金とし、ステージ３４３に設置された温度センサの検知値に基づき、基板温度が所定の温度となるように制御して、スパッタを行う。基板温度は、室温（２５℃）以上３００℃以下の範囲で設定することが好ましい。これによって、図６に示すように、Ａｌ層１３２の表面にＡｌ−Ｓｉ層１３３を形成することができる。Ａｌ層１３２の表面を平坦性が良い状態とすることによって、Ａｌ−Ｓｉ層１３３の表面も平坦性が良い状態とすることができる。なお、平坦性の良いＡｌ層１３２の表面にＡｌ−Ｓｉ層１３３を形成するため、Ａｌ−Ｓｉ層１３３を低温でスパッタしても、Ａｌ−Ｓｉ層１３３の表面の平坦性を確保することができる。Ａｌ−Ｓｉ層１３３を低温でスパッタすることができるため、Ｓｉノジュールの発生が抑えられる。その結果、表面電極１３と半導体基板１１とのオーミック接合が確保される。
なお、Ａｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層を第３層として形成する場合も、上記と同様の方法を用いることができる。ターゲット３６２として用いる材料をＡｌ−Ｃｕ合金、もしくはＡｌ−Ｓｉ−Ｃｕ合金とし、上記と同様にスパッタ法を行うことによって、Ａｌ−Ｃｕ層、Ａｌ−Ｓｉ−Ｃｕ層を第３層として形成することができる。
次に、ウェハ１００をチャンバ３４内から取り出して、図７に示すように、保護層としてのポリイミド層１４０を形成する。ポリイミド層１４０は、例えば、ポリアミド酸をウェハ１００に塗布した後、アニール処理によって重合することによって形成することができる。
（第４工程）
第３層であるＡｌ−Ｓｉ層１３３の表面に亜鉛（Ｚｎ）置換処理を行う。Ｚｎ置換処理では、１００ｇ／Ｌとなるように酸化亜鉛（ＺｎＯ）を５００ｇ／Ｌの水酸化ナトリウム（ＮａＯＨ）溶液に溶解し、ジンケート処理液を調製する。このジンケート処理液中には、ジンケートイオンＺｎＯ２ ２−が存在している。このジンケート処理液を用いて、ダブルジンケート処理を行う。
ダブルジンケート処理では、まず、第３工程で形成したＡｌ−Ｓｉ層１３３の表面側を、ジンケート処理液に浸漬させる。これによって、Ａｌ−Ｓｉ層１３３の表面側が溶解し、Ｚｎ粒子がＡｌ−Ｓｉ層１３３上に析出し、第１次のＺｎ置換膜が形成される。
次に、硝酸溶液を用いて、第１次のＺｎ置換膜を剥離する。このように、最初に形成した第１次のＺｎ置換膜を一端剥離することによって、Ｚｎ置換膜の密着性、緻密性を向上させることができる。
第１次のＺｎ置換膜を剥離した後、再び、Ａｌ−Ｓｉ層１３３の表面側を、ジンケート処理液に浸漬させ、第２次のＺｎ置換膜を形成し、Ｚｎ置換処理を終了する。
図１０は、Ａｌ系金属をＺｎ置換処理したときのＡｌ系金属の電位の時間変化について説明する図である。縦軸は、Ｚｎ置換処理したときのＡｌ系金属の電位を、Ｚｎの自然電位との電位差によって示している。横軸は、Ｚｎ置換処理を行う場合の置換時間を示している。図１０には、Ｚｎ置換処理したＡｌ系金属が第２層の材料であるＡｌの場合の時間変化と、第３層の材料であるＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕの場合の時間変化とを図示している。置換時間がゼロの時のＡｌ系金属とＺｎとの電位差は、そのＡｌ系金属の自然電位とＺｎの自然電位との電位差を示している。Ｚｎ置換処理の時間が経過し、Ａｌ系金属の電位がＺｎの自然電位と同等となると、Ａｌ系金属に対してＺｎ置換膜が形成され始める。
図１０より明らかなように、Ａｌの自然電位とＺｎの自然電位との差は大きい。このため、図１０に示すように、Ｚｎ置換処理工程において、Ａｌの電位がＺｎの自然電位と同等となるまでに要する時間は長い。すなわち、Ａｌに対してＺｎ置換処理を行う場合、Ｚｎ置換膜が形成され始めるまでに要する時間が長い。この場合、形成されるＺｎ置換膜は、密着性、緻密性に劣った膜となる。
一方、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕの自然電位は、Ａｌの場合と比較して、Ｚｎの自然電位との差が小さい。このため、図１０に示すように、Ｚｎ置換処理工程において、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕの電位がＺｎの自然電位と同等となるまでに要する時間が短くなる。すなわち、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕに対してＺｎ置換処理を行う場合、Ｚｎ置換膜が形成され始めるまでに要する時間が短い。このため、形成されるＺｎ置換膜は、Ａｌの場合と比較して、密着性、緻密性に優れた膜となる。本実施例では、第３層であるＡｌ−Ｓｉ層１３３の表面にＺｎ置換処理を行うため、密着性、緻密性に優れたＺｎ置換膜を形成することができる。第３層として、Ａｌ−Ｃｕ層、Ａｌ−Ｓｉ−Ｃｕ層を形成する場合においても、同様に、密着性、緻密性に優れたＺｎ置換膜を形成することができる。
（第５工程）
Ｚｎ置換膜が形成されたＡｌ−Ｓｉ層１３３の表面に、図８に示すように、第４層として、Ｎｉ層１３４を無電解めっきによって形成する。Ｎｉ層１３４の無電解めっきは、例えば、還元剤に次亜リン酸ナトリウムを用いるニッケル−リン合金（Ｎｉ−Ｐ）めっき等によって行うことができる。
尚、第４層の表面に、酸化防止層を形成する場合には、図８に示す状態のウェハ１００の表面に酸化防止層を形成する。例えば、酸化防止層としてＡｕ層を形成する場合には、無電解めっき等の方法によって形成することが可能である。
上記の方法によって図２に示す半導体装置１０の表面電極１３を製造することができる。半導体装置１０は、その表面電極１３にはんだ層を塗布した後、はんだリフロー工程を行うことによって、半導体モジュール１の表面側の金属板２３に接合される。はんだリフロー工程で行われる熱処理によって、Ｎｉ層１３４とはんだ層との合金層が形成されることがある。はんだ層としては、錫（Ｓｎ）系、銀（Ａｇ）系、鉛（Ｐｂ）系のはんだを好適に用いることができる。
上記のとおり、本実施例に係る製造方法においては、Ａｌ−Ｓｉ層またはＡｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層よりも平坦性の良い膜を成膜し易いＡｌ層を第２層として用い、バリア金属層である第１層の表面に形成する。このため、第２層の表面の平坦性が良好となる。第２層の表面の平坦性が向上するため、その表面に形成される第３層（即ち、Ａｌ−Ｓｉ層またはＡｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層）の表面の平坦性も良好となる。これによって、第３層の表面に形成する、はんだ接合層である第４層を平坦性の良い膜にすることができる。
また、本実施例のように、第３層として、Ａｌ−Ｓｉ層またはＡｌ−Ｃｕ層またはＡｌ−Ｓｉ−Ｃｕ層を形成すると、その後の工程において行うＺｎ置換処理において、密着性と緻密性に優れたＺｎ置換膜を成膜することができる。これによって、はんだ接合層である第４層を平坦性の良い膜にすることができる。
上記のとおり、本実施例によれば、半導体基板と表面電極とのオーミック接合を確保することと、はんだ接合層を平坦性の良い膜とすることとを両立することができる。従来、Ｚｎ置換膜を密着性と緻密性に優れた膜として成膜するために、Ｚｎ置換処理液に塩化第二鉄などの添加物を加える方法や、Ｚｎ置換処理に先立ってＡｌ系金属層表面をエッチングする方法を行う必要があった。本実施例の半導体装置によれば、製造条件によっては、これらの方法が不要となり、製造工程の簡略化、低コスト化にも寄与し得る。
尚、本実施例では、半導体装置の全面に本実施例に係る表面電極が形成されていたが、本実施例に係る表面電極は半導体装置の一部に形成されていてもよい。半導体装置の一部に本実施例に係る表面電極を形成する場合には、比較的発熱量の大きい箇所に形成することが好ましい。このような箇所に、本実施例に係る表面電極が形成されていると、本実施例の表面電極は平坦性の良好なはんだ接合層を有するため、ウェハの反りやはんだ接合層のクラックの抑制に効果的である。例えば、図１１に示すように、半導体装置のうち、大電流が流れ、発熱し易いメインセル３の表面電極にのみ本実施例に係る表面電極１３を用い、発熱が少ないセンスセル５の表面電極としては従来の表面電極９３を用いてもよい。さらに、図１２に示すように、メインセル３の表面電極にのみ本実施例に係る表面電極を用いる場合に、第３層の材料がそれぞれ異なる表面電極１３ａ、１３ｂ、１３ｃを用いてもよい。例えば、表面電極１３ａでは第３層がＡｌ−Ｃｕ層であり、表面電極１３ｂでは第３層がＡｌ−Ｓｉ−Ｃｕ層であり、表面電極１３ｃでは、第３層がＡｌ−Ｓｉ層であってもよい。
また、メインセル３の表面電極の一部にのみ本実施例に係る表面電極を用いる場合には、図１３や図１４に示すように、より発熱によって温度上昇しやすい半導体装置の中央部に本実施例に係る表面電極１３を形成することが好ましい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (2)

  1. 半導体基板と、その半導体基板の表面に積層されている表面電極とを備えており、
    その表面電極の少なくとも一部が、半導体基板の表面側に形成された第１層と、第１層の表面側に形成された第２層と、第２層の表面に接する第３層と、第３層の表面側に形成された第４層と、を含んでおり、
    前記第１層は、バリア金属層であり、
    前記第２層は、Ａｌ層であり、
    前記第３層は、Ａｌ−Ｓｉ層、またはＡｌ−Ｃｕ層、またはＡｌ−Ｓｉ−Ｃｕ層であり、
    前記第４層は、はんだ接合層である半導体装置。
  2. 半導体基板と、半導体基板の表面に積層されている表面電極とを備えた半導体装置の製造方法であって、
    半導体基板の表面にバリア金属によって第１層を形成する第１工程と、
    前記第１工程の後に、第１層の表面にＡｌによって第２層を形成する第２工程と、
    前記第２工程の後に、前記第２層の表面にＡｌ−ＳｉまたはＡｌ−ＣｕまたはＡｌ−Ｓｉ−Ｃｕによって第３層を形成する第３工程と、
    前記第３工程の後に、前記第３層の表面を亜鉛置換処理する第４工程と、
    前記第４工程の後に、前記第３層の表面にはんだ接合層である第４層を無電解めっきによって形成する第５工程とを含む半導体装置の製造方法。
JP2010547888A 2009-07-08 2009-07-08 半導体装置とその製造方法 Expired - Fee Related JP5327233B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/062448 WO2011004469A1 (ja) 2009-07-08 2009-07-08 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011004469A1 JPWO2011004469A1 (ja) 2012-12-13
JP5327233B2 true JP5327233B2 (ja) 2013-10-30

Family

ID=43428908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547888A Expired - Fee Related JP5327233B2 (ja) 2009-07-08 2009-07-08 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US8426972B2 (ja)
JP (1) JP5327233B2 (ja)
DE (1) DE112009005044B4 (ja)
WO (1) WO2011004469A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5855361B2 (ja) * 2011-05-31 2016-02-09 三菱電機株式会社 半導体装置
JP5684653B2 (ja) * 2011-06-13 2015-03-18 株式会社Pfu 画像読取装置
JP2017118060A (ja) * 2015-12-25 2017-06-29 ローム株式会社 半導体装置および半導体装置の製造方法
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
CN108666287B (zh) * 2017-04-01 2020-07-28 中芯国际集成电路制造(北京)有限公司 一种焊盘结构
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318236A (ja) * 1988-06-17 1989-12-22 Sanyo Electric Co Ltd 半導体装置
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法
JP2008501246A (ja) * 2004-05-28 2008-01-17 インターナショナル レクティファイアー コーポレイション 表面実装のためのフロント接点の形成

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006878A1 (en) * 1985-05-10 1986-11-20 Asahi Kasei Kogyo Kabushiki Kaisha Magneto-electric converter element
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JPH0547764A (ja) 1991-08-07 1993-02-26 Ricoh Co Ltd 半導体装置とその製造方法
EP1918991B1 (en) * 1996-08-27 2017-04-05 Nippon Steel & Sumitomo Metal Corporation Semiconductor device provided with low melting point metal bumps
JP3663786B2 (ja) * 1996-10-14 2005-06-22 ヤマハ株式会社 半導体チップの実装方法と実装構造
US6100194A (en) * 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
JP2000114302A (ja) * 1998-10-08 2000-04-21 Fuji Electric Co Ltd 半導体装置
JP2000252313A (ja) 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
JP4372690B2 (ja) * 2002-12-06 2009-11-25 株式会社タムラ製作所 はんだバンプの形成方法及び装置
JP4203724B2 (ja) 2003-03-04 2009-01-07 上村工業株式会社 アルミニウム酸化皮膜用除去液及びアルミニウム又はアルミニウム合金の表面処理方法
JP2005314738A (ja) 2004-04-28 2005-11-10 Technic Japan Inc アルミニウム表面への無電解めっき方法および無電解めっき用触媒

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318236A (ja) * 1988-06-17 1989-12-22 Sanyo Electric Co Ltd 半導体装置
JP2001284525A (ja) * 2000-03-30 2001-10-12 Denso Corp 半導体チップおよび半導体装置
JP2002093742A (ja) * 2000-09-18 2002-03-29 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法
JP2008501246A (ja) * 2004-05-28 2008-01-17 インターナショナル レクティファイアー コーポレイション 表面実装のためのフロント接点の形成
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2011004469A1 (ja) 2011-01-13
DE112009005044T5 (de) 2012-06-21
JPWO2011004469A1 (ja) 2012-12-13
DE112009005044B4 (de) 2014-04-30
US20120104612A1 (en) 2012-05-03
US8426972B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP5549118B2 (ja) 半導体装置の製造方法
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
CN106165087B (zh) 功率模块用基板、带散热片的功率模块用基板及带散热片的功率模块
JP5327233B2 (ja) 半導体装置とその製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP5214936B2 (ja) 半導体装置
TWI582851B (zh) Electrode structure and semiconductor device
JP2016111227A (ja) 半導体装置
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
JP2011193007A (ja) 半導体チップおよびこれを用いた半導体装置
JP2016042528A (ja) 接合体、パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2018125354A (ja) 半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2021072409A (ja) 半導体装置
JPH11214446A (ja) 電子部品製造方法
JP2018139276A (ja) 炭化珪素半導体装置とその製造方法
JP5434087B2 (ja) 半導体装置とその半導体装置のハンダ付け方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R151 Written notification of patent or utility model registration

Ref document number: 5327233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees