CN108666287B - 一种焊盘结构 - Google Patents

一种焊盘结构 Download PDF

Info

Publication number
CN108666287B
CN108666287B CN201710212624.3A CN201710212624A CN108666287B CN 108666287 B CN108666287 B CN 108666287B CN 201710212624 A CN201710212624 A CN 201710212624A CN 108666287 B CN108666287 B CN 108666287B
Authority
CN
China
Prior art keywords
contact
pad
contact unit
pad layer
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710212624.3A
Other languages
English (en)
Other versions
CN108666287A (zh
Inventor
牛刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710212624.3A priority Critical patent/CN108666287B/zh
Publication of CN108666287A publication Critical patent/CN108666287A/zh
Application granted granted Critical
Publication of CN108666287B publication Critical patent/CN108666287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种焊盘结构。所述焊盘结构包括：接触结构和设置于所述接触结构之上以用于实现电连接的焊盘层，所述接触结构包括若干间隔设置的接触单元；至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在焊盘层上投影面积增大的接触单元，N大于或等于2。本发明由于接触结构在所述焊盘层上投影的总面积不变，因此在较大的电流下，其电流密度不会发生变化，不会引起接触结构的熔断，而且通过减少所述接触结构的数目可以减小所述接触结构侧壁的总面积，进而减小等离子体损伤效应。

Description

一种焊盘结构
技术领域
本发明涉及半导体技术领域，具体而言涉及一种焊盘结构。
背景技术
对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。
在半导体器件的制作过程中，干法刻蚀、离子注入以及化学气相沉积等诸多工艺步骤均会使用等离子体，理论上，所述等离子体对外呈电中性，也就是说，正离子和负离子的数量是相等的。但实际上进入到晶圆的局部区域内的正离子和负离子并不是等量的，这就导致产生大量游离的电荷，使得暴露在等离子体环境中的金属导线或多晶硅等导体就如同天线一样，收集这些游离的电荷。这些天线的长度越长，面积越大，收集到的电荷则越多。当这些天线收集到的电荷达到一定程度的时候，就会产生放电现象，上述放电现象就是通常所说的等离子体损伤(Plasma Induced Damage，PID)效应，也称作天线效应。
其中，在高压半导体器件中，通孔的尺寸通常大于常规器件中通孔的尺寸，以避免在大电流下将所述通孔燃断。但是随着通孔尺寸的变大，PID会损伤焊盘下方的器件，使器件的性能和良率降低，甚至失效。
基于上述原因，需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种焊盘结构，包括接触结构和设置于所述接触结构之上以用于实现电连接的焊盘层，所述接触结构包括若干间隔设置的接触单元；
至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，
至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。
可选地，所述焊盘层包括中心区域和位于所述中心区域四周的边缘区域；
其中所述边缘区域中的每个所述接触单元在所述焊盘层上投影的面积大于所述中心区域中的每个所述接触单元在所述焊盘层上投影的面积。
可选地，所述接触结构中的接触单元排列成矩形阵列；
所述矩形阵列中，最外侧的接触单元即为所述边缘区域中的所述接触单元，其余的接触单元即为所述中心区域中的所述接触单元。
可选地，所述接触单元在所述焊盘层上投影的形状为方形或长宽不等的长方形。
可选地，所述边缘区域中的所述接触单元在所述焊盘层上投影的形状为四个顶角缺失的方形或长宽不等的长方形。
可选地，所述四个顶角缺失的部位在所述焊盘层上的投影呈平滑的曲线状。
可选地，所述边缘区域中的所述接触单元在所述焊盘层上的投影的相互垂直的两个边长分别至少为1um和1.5um。
可选地，所述中心区域中的所述接触单元在所述焊盘层上的投影的相互垂直的两个边长分别至少为0.5um和1um。
可选地，所述接触单元与所述焊盘层边缘的距离至少为0.6um。
可选地，所述接触单元包括通孔。
本发明所述焊盘结构为了保证所述接触结构不被熔断并且保持良好的PID性能，对所述焊盘结构进行了改进，所述焊盘结构中的接触结构包括若干间隔设置的接触单元；至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。通过所述设置在保持所述接触结构在所述焊盘层上投影的总面积不变的情况下，增加每个所述接触单元在所述焊盘层上投影的面积，同时减少若干所述接触单元的侧壁总面积。改进后的所述焊盘结构，由于接触单元在所述焊盘层上投影的总面积不变，因此在较大的电流下，其电流密度不会发生变化，不会引起接触单元的熔断，而且通过减少所述接触单元的数目可以减小所述接触单元侧壁的总面积，进而减小等离子体损伤(PlasmaInduced Damage，PID)效应，克服了两者之间矛盾的问题，提高了器件的性能和良率，使半导体器件稳定性得到极大的提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有技术中一种焊盘结构的俯视图；
图2示出了本发明的一实施例中的一种焊盘结构的俯视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺在高压半导体器件中，通孔的尺寸通常大于常规器件中通孔的尺寸，以避免在大电流下将所述通孔熔断。但是随着通孔尺寸的变大，PID会损伤焊盘下方的器件，使器件的性能和良率降低，甚至失效。
为了解决该问题，发明人试图通过减小通孔的数目来减小PID效应，但是在减小通孔数目之后，电流密度会相应的变大，在较大的电流之下所述通孔即发生熔断，因此并不能很好的解决该问题。
为此，发明人通过研究发现，其中所述通孔的熔断与同焊盘层电连接的通孔的俯视面积相关，在本申请中所述俯视面积是指所述接触结构在所述焊盘层上投影的面积，在后续的说明中若没有特殊的说明，所述俯视面积即参照该解释。
发明人还发现所述PID效应与所述通孔的侧壁面积相关，其侧壁面积越小，相应的PID效应越低，因此要解决目前存在的问题，就需要保证所述通孔，即接触结构的俯视面积不会减小，而且所述接触结构的侧壁面积减小，为此本发明基于上述研究和分析，提供了一种焊盘结构，包括接触结构和设置于所述接触结构之上以用于实现电连接的焊盘层，所述接触结构包括若干间隔设置的接触单元；
至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，
至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。
其中，所述纵切是指沿着垂直于焊盘层的方向对接触单元进行切割。
本发明所述焊盘结构为了保证所述接触结构不被熔断并且保持良好的PID性能，对所述焊盘结构进行了改进，所述焊盘结构中的接触结构包括若干间隔设置的接触单元；至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。通过所述设置在保持所述接触结构在所述焊盘层上投影的总面积不变的情况下，增加每个所述接触单元在所述焊盘层上投影的面积，同时减少若干所述接触单元的侧壁总面积。改进后的所述焊盘结构，由于接触单元在所述焊盘层上投影的总面积不变，因此在较大的电流下，其电流密度不会发生变化，不会引起接触单元的熔断，而且通过减少所述接触单元的数目可以减小所述接触单元侧壁的总面积，进而减小等离子体损伤(PlasmaInduced Damage，PID)效应，克服了两者之间矛盾的问题，提高了器件的性能和良率，使半导体器件稳定性得到极大的提高。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了现有技术中一种焊盘结构的俯视图；图2示出了本发明的一实施例中的一种焊盘结构的俯视图。
为了解决目前存在的问题，就需要保证所述通孔，即接触结构的俯视面积不会减小，而所述接触结构的侧壁面积减小，为此本发明基于上述研究和分析，提供了一种焊盘结构，如图2所示，所述焊盘结构包括接触结构202和设置于所述接触结构之上以用于实现电连接的焊盘层201，所述接触结构包括若干间隔设置的接触单元；
至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，
至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。
其中，在本发明中所述一体成型是指两个所述接触单元的侧壁直接接触并通过相接触的两侧壁使两个所述接触单元合并为一体，以此形成在所述焊盘层上投影面积增大的接触单元。
类似地，或者将其中一个接触单元沿着垂直于焊盘层的方向对接触单元进行切割，以纵切为N个部分，所述N个部分的侧壁分别与N个所述接触单元的侧壁直接接触并通过相接触的两侧壁合并为一体，以此形成在所述焊盘层上投影面积增大的接触单元。
所述焊盘层包括中心区域和位于所述中心区域四周的边缘区域；
其中所述边缘区域中的每个所述接触单元在所述焊盘层上投影的面积大于所述中心区域中的每个所述接触单元在所述焊盘层上投影的面积。
可选地，所述接触结构中的接触单元排列成矩形阵列；
所述矩形阵列中，最外侧的接触单元即为所述边缘区域中的所述接触单元，其余的接触单元即为所述中心区域中的所述接触单元。
其中，所述中心区域和边缘区域并没有严格的界限，例如在所述焊盘的边缘位置，所述中心区域被所述边缘区域所包围。
其中，所述边缘区域中的所述接触单元在所述焊盘层上投影的面积可以是所述中心区域中的所述接触单元在所述焊盘层上投影的面积的2倍以上，例如可以为4倍等。
其中，所述边缘区域中的所述接触单元在所述焊盘层上投影的面积增大，而且质量提高，因而可以避免趋肤效应(skin effect)，即避免交变电流在导体中不按导体截面均匀分布，而是集中在导体表面流动的现象。
其中，所述接触单元在所述焊盘层上投影的形状为方形，但并不局限于所述形状，还可以为圆形和多边形等。
进一步，所述接触单元在所述焊盘层上投影的形状为长方形。
可选地，所述边缘区域中的所述接触单元在所述焊盘层上投影中相互垂直的两个边长分别至少为1um和1.5um。
例如在该实施例中，所述边缘区域中的所述接触单元在所述焊盘层上投影呈1um×1.5um的大小。
所述中心区域中的所述接触单元在所述焊盘层上投影中相互垂直的两个边长分别至少为0.5um和1um。
例如在该实施例中，所述边缘区域中的所述接触单元在所述焊盘层上投影呈1um×0.5um的大小。
其中，所述接触单元的尺寸均为示例性的，并不局限于所列举的范围。
可选地，所述接触单元与所述焊盘层边缘的距离至少为0.6um。
进一步，为了消除所述接触单元中的电流密度压力，可以对所述接触单元的形状做进一步的改进，例如所述边缘区域中的所述接触单元在所述焊盘层上投影的形状为的四个顶角缺失的方形，如图2所示。
可选地，所述四个顶角缺失的部位在所述焊盘层上的投影呈平滑的曲线状。例如所述四个顶角为45°，其中所述45°是指所述平滑曲线的切线与所述接触单元在所述焊盘层上投影中的两个边长之间的夹角。
通过所述设置可以在保证总面积不变的情况下，降低所述接触单元的侧壁面积，如图1所示，当所述接触单元在所述焊盘层上投影的大小为0.5um×0.5um的大小时，假设所述接触单元的柱形高度为a，则每个接触单元的侧壁面积为0.5a×4＝2a um2，投影面积为0.25um2。当所述接触单元在所述焊盘层上投影的大小为1um×1um的大小时，每个接触单元的侧壁面积为1a×4＝4a um2，投影面积为1um2。因此需要有4个所述0.5um×0.5um大小的图1所述的接触单元才能达到投影面积1um2。但是4个所述0.5um×0.5um大小的图1所述的接触单元的侧壁面积则为8a um2，为改进后的接触单元侧壁面积的2倍，因此通过该示例可以看出通过所述设置可以保证总面积不变的情况下，极大的降低所述接触单元的侧壁面积。
可选地，所述焊盘层201选用金属材料Al，所述金属材料Al的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
其中，所述接触单元包括但不局限于通孔，例如还可以选用插塞和接触孔等。在该实施例中所述接触单元选用通孔。
其中，所述接触单元选用导电材料，所述导电材料可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
较佳地，导电材料为钨材料。在另一实施例中，导电材料可为钴(Co)、钼(Mo)、氮化钛(TiN)以及含有钨的导电材料或其组合。
进一步，所述通孔选用金属铜。
其中，在所述焊盘层和所述接触结构的下方还可以形成有半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底中还可以形成晶体管、互连结构和射频器件等。
其中，晶体管可以为普通晶体管、高k金属栅极晶体管、鳍型晶体管或其他合适的晶体管。互连结构可以包括金属层(例如铜层或铝层)、金属插塞等。
除包括晶体管、射频器件和互连结构外，CMOS器件还可以包括其他各种可行的组件，例如电阻、电容、MEMS器件等，在此并不进行限定。
其中，CMOS器件中的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。
其中，所述接触结构和所述焊盘层用于电连接所述衬底或者衬底中形成的上述列举的各种器件。
本发明所述焊盘结构为了保证所述接触结构不被熔断并且保持良好的PID性能，对所述焊盘结构进行了改进，所述焊盘结构中的接触结构包括若干间隔设置的接触单元；至少其中一个所述接触单元与另一所述接触单元一体成型，以形成在所述焊盘层上投影面积增大的接触单元；或者，至少其中一个所述接触单元被纵切为N个部分，所述N个部分分别与N个所述接触单元一体成型，以形成N个在所述焊盘层上投影面积增大的接触单元，N大于或等于2。通过所述设置在保持所述接触结构在所述焊盘层上投影的总面积不变的情况下，增加每个所述接触单元在所述焊盘层上投影的面积，同时减少若干所述接触单元的侧壁总面积。改进后的所述焊盘结构，由于接触单元在所述焊盘层上投影的总面积不变，因此在较大的电流下，其电流密度不会发生变化，不会引起接触单元的熔断，而且通过减少所述接触单元的数目可以减小所述接触单元侧壁的总面积，进而减小等离子体损伤(PlasmaInduced Damage，PID)效应，克服了两者之间矛盾的问题，提高了器件的性能和良率，使半导体器件稳定性得到极大的提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种焊盘结构，包括接触结构和设置于所述接触结构之上以用于实现电连接的焊盘层，所述接触结构包括若干间隔设置的接触单元，若干接触单元分为边缘区域接触单元和中心区域接触单元，各边缘区域接触单元在所述焊盘层上投影的面积大于各中心区域中接触单元在所述焊盘层上投影的面积；
边缘区域接触单元包括若干子接触单元，若干子接触单元一体成型；或者，
边缘区域接触单元的数量为至少为N个，在N个边缘区域接触单元中，各边缘区域接触单元包括一个子接触单元和一个切割部分，任一边缘区域接触单元中切割部分与子接触单元一体成型，一个子接触单元可在纵向拆分为所述N个边缘区域接触单元中N个切割部分的形状，N大于或等于2。
2.根据权利要求1所述的焊盘结构，其特征在于，所述接触结构中的接触单元排列成矩形阵列；
所述矩形阵列中，最外侧的接触单元即为所述边缘区域接触单元，其余的接触单元即为所述中心区域接触单元。
3.根据权利要求1所述的焊盘结构，其特征在于，所述接触单元在所述焊盘层上投影的形状为方形或长宽不等的长方形。
4.根据权利要求3所述的焊盘结构，其特征在于，所述边缘区域接触单元在所述焊盘层上投影的形状为四个顶角缺失的方形或长宽不等的长方形。
5.根据权利要求4所述的焊盘结构，其特征在于，所述四个顶角缺失的部位在所述焊盘层上的投影呈平滑的曲线状。
6.根据权利要求3至5任一项所述的焊盘结构，其特征在于，所述边缘区域接触单元在所述焊盘层上的投影的相互垂直的两个边长分别至少为1um和1.5um。
7.根据权利要求3至5任一项所述的焊盘结构，其特征在于，所述中心区域接触单元在所述焊盘层上的投影的相互垂直的两个边长分别至少为0.5um和1um。
8.根据权利要求1所述的焊盘结构，其特征在于，所述接触单元与所述焊盘层边缘的距离至少为0.6um。
9.根据权利要求1所述的焊盘结构，其特征在于，所述接触单元包括通孔。
CN201710212624.3A 2017-04-01 2017-04-01 一种焊盘结构 Active CN108666287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710212624.3A CN108666287B (zh) 2017-04-01 2017-04-01 一种焊盘结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710212624.3A CN108666287B (zh) 2017-04-01 2017-04-01 一种焊盘结构

Publications (2)

Publication Number Publication Date
CN108666287A CN108666287A (zh) 2018-10-16
CN108666287B true CN108666287B (zh) 2020-07-28

Family

ID=63784656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710212624.3A Active CN108666287B (zh) 2017-04-01 2017-04-01 一种焊盘结构

Country Status (1)

Country Link
CN (1) CN108666287B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950270B (zh) * 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118268A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
CN104969334A (zh) * 2013-02-01 2015-10-07 精工电子有限公司 半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US8310056B2 (en) * 2009-05-29 2012-11-13 Renesas Electronics Corporation Semiconductor device
WO2011004469A1 (ja) * 2009-07-08 2011-01-13 トヨタ自動車株式会社 半導体装置とその製造方法
US8659170B2 (en) * 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US9041204B2 (en) * 2012-03-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118268A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
CN104969334A (zh) * 2013-02-01 2015-10-07 精工电子有限公司 半导体装置

Also Published As

Publication number Publication date
CN108666287A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US8633515B2 (en) Transistors with immersed contacts
US8030730B2 (en) Semiconductor device and manufacturing method thereof
KR102011942B1 (ko) 고전압 레지스터 디바이스
TWI463599B (zh) 減少高頻諧波之絕緣層上半導體射頻開關
US10700164B2 (en) Semiconductor devices
US20080296681A1 (en) Contact structure for finfet device
US20090090992A1 (en) Isolation trench structure for high electric strength
US8129758B2 (en) Semiconductor element and manufacturing method therefor
KR102630477B1 (ko) 접촉부와 게이트 전극을 연결하기 위한 비아-우선 공정
US10505017B2 (en) Semiconductor device and formation thereof
CN108666287B (zh) 一种焊盘结构
US20090051003A1 (en) Methods and Structures Involving Electrically Programmable Fuses
US7202529B2 (en) Field effect transistor
CN107579066B (zh) 半导体装置及其制造方法
US20100276810A1 (en) Semiconductor device and fabrication method thereof
US10622440B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
US20150155361A1 (en) Semiconductor devices including treshold voltage control regions
CN115910797B (zh) 一种ldmos器件及其制造方法
KR101919626B1 (ko) 반도체 소자
CN113224168B (zh) 半导体器件及其制造方法
CN113241375B (zh) 半导体器件及其制造方法
US20170033014A1 (en) Semiconductor device and formation thereof
TWI803976B (zh) 半導體結構及其製造方法
US20240120375A1 (en) High performance 3d channels with upsilon nanosheets
US10032905B1 (en) Integrated circuits with high voltage transistors and methods for producing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant