CN107579066B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107579066B
CN107579066B CN201610510621.3A CN201610510621A CN107579066B CN 107579066 B CN107579066 B CN 107579066B CN 201610510621 A CN201610510621 A CN 201610510621A CN 107579066 B CN107579066 B CN 107579066B
Authority
CN
China
Prior art keywords
electrode
fin
dielectric layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610510621.3A
Other languages
English (en)
Other versions
CN107579066A (zh
Inventor
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610510621.3A priority Critical patent/CN107579066B/zh
Priority to US15/613,717 priority patent/US10103082B2/en
Priority to EP17178155.2A priority patent/EP3267481A1/en
Publication of CN107579066A publication Critical patent/CN107579066A/zh
Application granted granted Critical
Publication of CN107579066B publication Critical patent/CN107579066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体工艺技术领域。半导体装置包括鳍片式ESD元件，方法包括：提供衬底结构，衬底结构包括半导体衬底、半导体衬底上的用于ESD元件的半导体鳍片和包绕鳍片的一部分的电极结构；在衬底结构上形成第二电介质层以覆盖电极结构，在第二电介质层中形成到电极的顶部的沟槽，沟槽在电极之上，沿着电极的纵向，并且沟槽的横向宽度小于等于电极的顶部的横向宽度；以金属材料填充沟槽，以形成在电极顶部之上并且与电极耦接的金属散热片。本发明对现有的ESD元件结构进行改进，金属散热片能够有效提高器件的散热效果，从而提高器件的性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体工艺技术领域，尤其涉及半导体装置及其制造方法，更具体地，涉及包括鳍片式(Fin)ESD元件的装置及其制造方法。
背景技术
随着半导体器件的几何尺寸不断减小，它们变得更容易被静电损坏。因此，对集成电路芯片的ESD(Electro-Static Discharge，静电放电)保护变得越来越重要。
图1和图2分别示出了现有技术中包括鳍片式ESD元件的半导体器件的平面图和沿垂直于鳍片方向的截面图。如图1所示，包括半导体衬底100和衬底上用于ESD元件的半导体鳍片，以及包绕鳍片的电极结构104，电极结构104具有包绕鳍片102的电介质层1042以及在其上的电极1044，还包括如图2所示的有源区电极105。
然而伴随元件尺寸持续减小，其工作时产生的热量对元件性能的影响也越来越显著，对于鳍片式ESD元件尤为重要。鳍片式ESD元件的散热问题越来越受到更多的关注。
因此，需要对现有的鳍片式ESD元件结构进行改进，以进一步改善器件的散热效果，从而提高器件的性能。
发明内容
本发明的发明人发现了上述现有技术中存在问题，并针对上述问题中的至少一个问题提出了本发明。
根据本发明的一个方面，提供一种半导体器件的制造方法，半导体装置包括鳍片式ESD元件，方法包括：提供衬底结构，衬底结构包括半导体衬底、半导体衬底上的用于ESD元件的半导体鳍片和包绕鳍片的一部分的电极结构，电极结构包括包绕鳍片的部分的第一电介质层以及在第一电介质层上的电极；在衬底结构上形成第二电介质层以覆盖电极结构，在第二电介质层中形成到电极的顶部的沟槽，沟槽在电极之上，沿着电极的纵向，并且沟槽的横向宽度小于等于电极的顶部的横向宽度；以金属材料填充沟槽，以形成在电极顶部之上并且与电极耦接的金属散热片。
在一个实施例中，衬底结构还包括在半导体衬底上的隔离结构，隔离结构的上表面低于鳍片的上表面，电极结构在隔离结构之上。
在一个实施例中，第二电介质层还包括用于形成电极互连的开口，开口与沟槽彼此隔离；以及以金属材料填充沟槽的步骤包括以金属材料填充开口，以在开口形成电极互连。
在一个实施例中，金属散热片和电极互连相互分离，且上表面基本平齐。
在一个实施例中，金属散热片的数量为至少一片。
在一个实施例中，形成的各沟槽的间距大于0.04微米，并且各沟槽距离电极两侧边缘的距离大于0.05微米。
在一个实施例中，形成金属散热片的材料包括钨或铜。
根据本发明的另一方面，提供一种半导体装置，包括鳍片式ESD元件，还包括：衬底结构，衬底结构包括半导体衬底、半导体衬底上的用于ESD元件的半导体鳍片和包绕鳍片的一部分的电极结构，电极结构包括包绕鳍片的部分的第一电介质层以及在第一电介质层上的电极；在衬底结构上的第二电介质层；在第二电介质层中的在电极顶部之上并且与电极耦接的金属散热片，金属散热片沿着电极的纵向，并且金属散热片的横向宽度小于定于电极的顶部的横向宽度。
在一个实施例中，衬底结构还包括在半导体衬底上的隔离结构，隔离结构的上表面低于鳍片的上表面，电极结构在隔离结构之上。
在一个实施例中，第二电介质层还包括电极互连，电极互连与金属散热片彼此隔离。
在一个实施例中，金属散热片与电极互连相互分离，且金属散热片的上表面基本平齐。
在一个实施例中，金属散热片的数量为至少一片。
在一个实施例中，金属散热片中各散热片的间距大于0.04微米，并且各散热片距离电极两侧边缘的距离大于0.05微米。
在一个实施例中，形成金属散热片的金属材料包括钨或铜。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其他特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1为现有技术中的半导体装置的平面示意图。
图2为现有技术中的半导体装置的截面图。
图3为根据本发明一个实施例的半导体装置的制造方法的示意流程图。
图4-图9示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的示意图。
图10为根据本发明一个实施例的半导体装置的平面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图3为根据本发明一个实施例的包括鳍片式ESD元件的半导体装置的制造方法的示意流程图。图4-图9示意性地示出了根据本发明一个实施例的半导体装置的制造过程若干阶段的示意图。图10为根据本发明一个实施例的半导体装置的平面示意图。下面将结合图3、图4-9以及图10来进行说明。
如图3所示，在步骤301，提供衬底结构。
如图4所示，衬底结构40可以包括半导体衬底400、半导体衬底400上的用于ESD元件的半导体鳍片402和包绕鳍片402的一部分的电极结构404。对于半导体衬底400没有特别限制，例如，其可以是例如体(bulk)半导体衬底，如体硅衬底等，也可以是绝缘体上半导体(SOI)衬底，如绝缘体上硅衬底等。
鳍片式ESD元件的半导体鳍片402可以包括N型或P型杂质等掺杂区域。
电极结构404可以包括包绕鳍片402的一部分(例如，如图4的截面图所示的，鳍片402的部分侧壁和顶部)的第一电介质层4042和在第一电介质层4042之上的电极404。这里，电极404的作用可以作为栅电极，也可以类似于栅电极工作。第一电介质层4042的材料可以包括但不限于诸如硅的氧化物、金属氧化物和氮化物等；电极404的材料可以包括但不限于诸如钨、钛、镍、铂、铑等金属材料。
在一种实现方式中，衬底结构40还可以包括在半导体衬底400上的隔离结构403。隔离结构403可以包括浅槽隔离(STI)结构或其它本领域中已知的隔离结构。如图4所示，隔离结构403的上表面低于鳍片402的上表面，电极结构404位于隔离结构403之上。应理解，可以利用本领域中已知的方法、工艺步骤、材料等来形成本发明的衬底结构，因此，在此不再就形成该衬底结构的工艺的细节进行详细说明。
回到图3，在步骤303，在衬底结构上形成第二电介质层，以覆盖电极结构。
如图5所示，在衬底结构40上形成第二电介质层406，以覆盖电极结构402。第二电介质层406的材料可以包括但不限于诸如硅的氧化物等材料。
接着回到图3，在步骤305，在第二电介质层中形成到电极的顶部的沟槽。
在一种实现方式中，沟槽410可以通过如下来形成。如图6所示，在第二电介质层406上形成图案化的掩模层408。例如，掩模层408可以具有开口409，对应于之后步骤中形成的沟槽410(图7)。掩模层408的材料可以包括硅的氧化物、硅的氮化物等。然后刻蚀第二电介质层406，从而形成到电极4044顶部的沟槽410，如图7所示。沟槽410在电极4044之上，沿着电极4044的纵向，并且沟槽410的横向宽度a小于等于电极4044的横向宽度b，如图7所示。可选地，之后可以去除掩模层408。在某些示例中，掩模层408也可以是硬掩模，诸如由氮化硅材料形成。
在一个实施例中，各沟槽的间距大于0.04微米，沟槽离电极4044两侧边缘的距离大于0.05微米。在另一个实施例中，可以在各沟槽满足上述条件的情况下，尽可能多的形成沟槽，以便于在之后的步骤中尽可能多的形成金属散热片，达到更好的散热效果。
在另一种实现方式中，沟槽410可以与用于形成到所述电极的电互连(例如，通孔)的开口(图内未示出)在同一步骤中形成。例如，在第二电介质层406上形成图案化的掩模层408，掩模层具有两种类型的开口，分别对应之后步骤中形成的沟槽410和用于形成到电极的电互连的开口。之后刻蚀第二电介质层406，形成沟槽410和用于形成该互连的开口。其中用于形成该互连的开口与沟槽410可以彼此分离。
沟槽410在电极4044之上，沿着所述电极的纵向，并且沟槽的横向宽度小于等于所述电极的顶部的横向宽度，如图7所示。
最后，回到图3，在步骤307，以金属材料填充沟槽，以形成在电极顶部之上并且与电极耦接的金属散热片。
在一种实现方式中，金属散热片可以通过如下来形成。如图8所示，以金属材料填充沟槽410，形成金属层412。之后利用诸如化学机械研磨工艺(Chemical MechanicalPolishing，简称CMP)将金属层412减薄至与第二电介质层406平齐或基本平齐，从而形成金属散热片414。形成金属散热片414的金属材料可以包括钨或铜。
在另一种实现方式中，当第二电介质层406中还包括用于形成到电极的电互连的开口时，可以以金属材料填充沟槽410和用于形成该互连的开口，之后再利用诸如化学机械研磨工艺将金属层412减薄至与第二电介质层406平齐或基本平齐，从而在沟槽410中形成金属散热片414，在开口中形成互连416，如图10的俯视图所示。在一些实施例中，金属散热片414和电极互连416相互分离，其表面基本平齐，如图10所示。然而本发明不限于此。形成金属散热片414和电极互连416的金属材料可以包括钨或铜。
如图10所示，散热片414在电极4044之上，沿着所述电极的纵向(长度方向，或者电极横跨鳍片的方向)，并且散热片的横向宽度小于等于所述电极的顶部的横向宽度。优选地，从俯视图看，散热片414不延伸超出电极4044。
另外，图10还示出了到鳍片402的有源区的电极(例如，源极电极或漏极电极)405。
金属散热片414能够在鳍片式ESD元件工作时，有效改善器件的散热效果，从而提高器件的性能。
应理解，本公开还教导了一种半导体装置，包括：
鳍片式ESD元件，还包括：衬底结构，衬底结构包括半导体衬底、半导体衬底上的用于ESD元件的半导体鳍片和包绕鳍片的一部分的电极结构，电极结构包括包绕鳍片的部分的第一电介质层以及在第一电介质层上的电极；在衬底结构上形成有第二电介质层；在第二电介质层中形成有在电极顶部之上并且与电极耦接的金属散热片，金属散热片沿着电极的纵向，并且金属散热片的横向宽度小于定于电极的横向宽度。
在一个实现方式中，衬底结构还包括在半导体衬底上的隔离结构，隔离结构的上表面低于鳍片的上表面，电极结构在隔离结构之上。
在一个实现方式中，第二电介质层还包括电极互连，电极互连与金属散热片彼此隔离。
在一个实现方式中，金属散热片与电极互连相互分离，且上表面基本平齐。
在一个实现方式中，金属散热片的个数为至少一片。
在一个实现方式中，金属散热片中各散热片的间距大于0.04微米，并且各散热片距离电极两侧边缘的距离大于0.05微米。
在一个实现方式中，形成金属散热片的金属材料为钨或铜。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免模糊本公开的教导，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，所述半导体装置包括鳍片式ESD元件，所述方法包括：
提供衬底结构，所述衬底结构包括半导体衬底、半导体衬底上的用于所述ESD元件的半导体鳍片和包绕所述鳍片的一部分的电极结构，所述电极结构包括包绕所述鳍片的所述部分的第一电介质层以及在所述第一电介质层上的电极；
在所述衬底结构上形成第二电介质层以覆盖所述电极结构，
在所述第二电介质层中形成到所述电极的顶部的多个沟槽，所述沟槽在所述电极之上，沿着所述电极的纵向，并且沟槽的横向宽度小于所述电极的顶部的横向宽度；
以金属材料填充各个所述沟槽，以形成在所述电极顶部之上并且与所述电极耦接的多个金属散热片。
2.根据权利要求1所述的方法，其特征在于，所述衬底结构还包括在半导体衬底上的隔离结构，所述隔离结构的上表面低于所述鳍片的上表面，所述电极结构在所述隔离结构之上。
3.根据权利要求1所述的方法，其特征在于，
所述第二电介质层还包括用于形成电极互连的开口，所述开口与所述沟槽彼此隔离；以及
以金属材料填充所述沟槽的步骤包括以金属材料填充所述开口，以在所述开口形成电极互连。
4.根据权利要求3所述的方法，其特征在于，所述金属散热片和所述电极互连相互分离，且上表面基本平齐。
5.根据权利要求1所述的方法，其特征在于，形成的各所述沟槽的间距大于0.04微米，并且各所述沟槽距离所述电极两侧边缘的距离大于0.05微米。
6.根据权利要求1所述的方法，其特征在于，形成所述金属散热片的材料包括钨或铜。
7.一种半导体装置，其特征在于，包括鳍片式ESD元件，所述半导体装置还包括：
衬底结构，所述衬底结构包括半导体衬底、半导体衬底上的用于所述ESD元件的半导体鳍片和包绕所述鳍片的一部分的电极结构，所述电极结构包括包绕所述鳍片的所述部分的第一电介质层以及在所述第一电介质层上的电极；
在所述衬底结构上的第二电介质层；
在所述第二电介质层中的在所述电极顶部之上并且与所述电极耦接的多个相间隔的金属散热片，所述金属散热片沿着所述电极的纵向，并且所述金属散热片的横向宽度小于所述电极的顶部的横向宽度。
8.根据权利要求7所述的装置，其特征在于，所述衬底结构还包括在半导体衬底上的隔离结构，所述隔离结构的上表面低于所述鳍片的上表面，所述电极结构在所述隔离结构之上。
9.根据权利要求7所述的装置，其特征在于，所述第二电介质层还包括电极互连，所述电极互连与所述金属散热片彼此隔离。
10.根据权利要求9所述的装置，其特征在于，所述金属散热片与所述电极互连相互分离，且所述金属散热片的上表面基本平齐。
11.根据权利要求7所述的装置，其特征在于，所述金属散热片中各散热片的间距大于0.04微米，并且各散热片距离所述电极两侧边缘的距离大于0.05微米。
12.根据权利要求7所述的装置，其特征在于，形成所述金属散热片的金属材料包括钨或铜。
CN201610510621.3A 2016-07-01 2016-07-01 半导体装置及其制造方法 Active CN107579066B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610510621.3A CN107579066B (zh) 2016-07-01 2016-07-01 半导体装置及其制造方法
US15/613,717 US10103082B2 (en) 2016-07-01 2017-06-05 Semiconductor device and manufacturing method therefor
EP17178155.2A EP3267481A1 (en) 2016-07-01 2017-06-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610510621.3A CN107579066B (zh) 2016-07-01 2016-07-01 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107579066A CN107579066A (zh) 2018-01-12
CN107579066B true CN107579066B (zh) 2020-03-31

Family

ID=59239854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610510621.3A Active CN107579066B (zh) 2016-07-01 2016-07-01 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10103082B2 (zh)
EP (1) EP3267481A1 (zh)
CN (1) CN107579066B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417545B (zh) * 2018-05-14 2020-09-22 上海芯龙半导体技术股份有限公司 一种功率器件及其制备方法
CN112701047A (zh) * 2019-10-23 2021-04-23 华通电脑股份有限公司 散热鳍片的制造方法
CN113823187B (zh) * 2021-08-25 2023-08-18 京东方科技集团股份有限公司 显示模组及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811343A (zh) * 2012-11-09 2014-05-21 中国科学院微电子研究所 FinFET及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411252B2 (en) * 2005-06-21 2008-08-12 International Business Machines Corporation Substrate backgate for trigate FET
US7678632B2 (en) * 2006-11-17 2010-03-16 Infineon Technologies Ag MuGFET with increased thermal mass
US20140191319A1 (en) * 2013-01-04 2014-07-10 GlobalFoundries, Inc. Finfet compatible diode for esd protection
JP2015015388A (ja) 2013-07-05 2015-01-22 ソニー株式会社 半導体装置
KR20150053314A (ko) 2013-11-07 2015-05-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US9236374B2 (en) 2014-01-02 2016-01-12 Globalfoundries Inc. Fin contacted electrostatic discharge (ESD) devices with improved heat distribution
CN107046029B (zh) * 2016-02-05 2019-08-27 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811343A (zh) * 2012-11-09 2014-05-21 中国科学院微电子研究所 FinFET及其制造方法

Also Published As

Publication number Publication date
EP3267481A1 (en) 2018-01-10
CN107579066A (zh) 2018-01-12
US20180005915A1 (en) 2018-01-04
US10103082B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
US9219068B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
US9190519B2 (en) FinFET-based ESD devices and methods for forming the same
TWI755541B (zh) 半導體裝置及其製造方法
US10804403B2 (en) Method of fabricating semiconductor devices
CN108010967B (zh) 制造具有改进的漏极中的金属落置的esd finfet的系统和方法
CN107579066B (zh) 半导体装置及其制造方法
CN106558622B (zh) 一种用于esd防护的sti二极管
US10090325B1 (en) Circuit cells having separated gate electrodes
US10249722B2 (en) Reduced parasitic capacitance with slotted contact
CN108122839B (zh) 制造半导体装置的方法
CN113206142A (zh) 集成芯片
TWI514540B (zh) 垂直靜電放電保護元件及其製作方法
CN108321190B (zh) 半导体结构及其形成方法
US10269812B1 (en) Forming contacts for VFETs
US10522415B1 (en) Semiconductor device
CN104241266B (zh) 半导体整合装置
US11164978B2 (en) High-voltage diode finFET platform designs
CN112542454A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant