CN107046029B - 静电放电保护结构及其形成方法 - Google Patents
静电放电保护结构及其形成方法 Download PDFInfo
- Publication number
- CN107046029B CN107046029B CN201610083844.6A CN201610083844A CN107046029B CN 107046029 B CN107046029 B CN 107046029B CN 201610083844 A CN201610083844 A CN 201610083844A CN 107046029 B CN107046029 B CN 107046029B
- Authority
- CN
- China
- Prior art keywords
- grid
- plug
- doped region
- fin
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000000463 material Substances 0.000 claims description 42
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 239000004411 aluminium Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 230000017525 heat dissipation Effects 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 3
- 230000002269 spontaneous effect Effects 0.000 abstract description 5
- 238000012546 transfer Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 79
- 150000002500 ions Chemical class 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 37
- 239000007769 metal material Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- -1 boron ion Chemical class 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910001449 indium ion Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011799 hole material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种静电放电保护结构及其形成方法，所述静电放电保护结构包括：基底，所述基底表面形成有鳍部；横跨所述鳍部的第一栅极结构；位于所述第一栅极结构一侧鳍部中的第一掺杂区；位于所述第一栅极结构另一侧鳍部中的第二掺杂区；位于所述第一掺杂区表面的第一导电结构；位于所述第二掺杂区表面的第二导电结构；位于所述第一栅极结构上，且与所述第一栅极结构相接触的第一散热结构。本发明通过在第一栅极结构上设置与第一栅极结构相接触的第一散热结构，将第一栅极结构上的热量导出，能够实现所述第一栅极结构的热量通过所述散热结构的热传导而散逸，缓解了所述静电放电保护结构的自发热问题，提高了静电放电保护结构的性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种静电放电保护结构及其形成方法。
背景技术
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，Electrostatic Discharge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、可控硅(Silicon Controlled Rectifier，简称SCR)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。
随着半导体技术的发展，使得半导体器件的尺寸不断缩小，器件密度不断提高，现有技术发展了鳍式场效应晶体管，但是鳍式场效应晶体管中的静电放电保护结构存在性能不稳定的问题。
发明内容
本发明解决的问题是提供一种静电放电保护结构及其形成方法，以提高静电放电保护结构的性能稳定性。
为解决上述问题，本发明提供一种静电放电保护结构，包括：
基底，所述基底表面形成有鳍部；
横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；
位于所述第一栅极结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；
位于所述第一栅极结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子；
位于所述第一掺杂区表面的第一导电结构，用于输入第一电压信号；
位于所述第二掺杂区表面的第二导电结构，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等；
位于所述第一栅极结构上，且与所述第一栅极结构相接触的第一散热结构。
可选的，所述第一散热结构包括：位于第一栅极结构表面与所述第一栅极结构相接触的第一插塞，以及位于所述第一插塞上与所述第一插塞相接触的第一散热层。
可选的，所述第一插塞在所述第一栅极结构顶部表面的投影面积与所述第一栅极结构顶部表面积的比值在1/3到1范围内。
可选的，所述第一栅极结构包括第一栅电极，所述第一栅电极材料包括多晶硅或金属；所述第一插塞位于所述第一栅电极顶部表面。
可选的，所述第一散热层与所述第一导电结构相连导通。
可选的，所述第一插塞的材料包括钨或铝；所述第一散热层的材料包括钨或铝。
可选的，所述静电放电保护结构还包括：位于第一掺杂区远离第一栅极结构一侧的第二栅极结构，所述第二栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部表面；位于所述第二栅极结构未设置有所述第一掺杂区一侧的第三掺杂区，所述第三掺杂区内具有第二类型离子；位于所述第二栅极结构上，且与所述第二栅极结构相接触的第二散热结构。
可选的，所述第二散热结构包括：位于第二栅极结构表面与所述第二栅极结构相接触的第二插塞，以及位于所述第二插塞上与所述第二插塞相接触的第二散热层。
可选的，所述第二插塞在所述第二栅极结构顶部表面的投影面积与所述第二栅极结构顶部表面积的比值在1/3到1范围内。
可选的，所述第二栅极包括第二栅电极，所述第二栅电极的材料包括多晶硅或金属；所述第二插塞位于所述第二栅电极顶部表面。
可选的，所述第二散热层与所述第一导电结构相连导通。
可选的，所述第二插塞的材料包括钨或铝；所述第二散热层的材料包括钨或铝。
可选的，所述静电放电保护结构包括：位于所述第一栅极结构和第二栅极结构上的介质层；位于所述介质层中与所述第一栅极结构相连的第一插塞；位于所述介质层中与所述第二栅极结构相连的第二插塞；位于所述介质层上与所述第一插塞、第二插塞以及第一导电结构相连的导电层；所述第一插塞和所述导电层用于构成所述第一散热结构；所述第二插塞和所述导电层用于构成所述第二散热结构。
可选的，所述基底表面鳍部数量为多个，所述第一栅极结构或所述第二栅极结构横跨所述多个鳍部，且垂直所述鳍部设置。
可选的，所述第一类型离子为N型离子；所第二类型离子为P型离子；所述静电放电保护结构还包括位于基底和鳍部内的阱区，所述阱区为P型阱区。
相应的，本发明还提供一种静电放电保护结构的形成方法，包括：
形成基底，所述基底表面形成有鳍部；
形成横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；
在所述第一栅极结构一侧的鳍部内形成第一掺杂区，所述第一掺杂区内具有第一类型离子；
在所述第一栅极结构另一侧的鳍部内形成第二掺杂区，所述第二掺杂区内具有第二类型离子；
形成位于所述第一掺杂区表面的第一导电结构以及位于所述第二掺杂区表面的第二导电结构，所述第一导电结构用于输入第一电压信号，所述第二导电结构用于输入第二电压信号，所述第二电压信号大于所述第一电压信号；
形成位于所述第一栅极结构上的第一散热结构，所述第一散热结构与所述第一栅极结构相接触。
可选的，所述第一散热结构包括：位于第一栅极结构表面与所述第一栅极结构相接触的第一插塞，以及位于所述第一插塞上与所述第一插塞相接触的第一散热层；形成位于所述第一栅极结构上的第一散热结构的步骤包括：形成位于第一栅极结构表面与第一栅极结构相接触的第一插塞；形成位于第一插塞上与所述第一插塞相接触的第一散热层。
可选的，形成基底的步骤之后，形成第一掺杂区的步骤之前，所述形成方法还包括：形成位于第一掺杂区远离第一栅极结构一侧的第二栅极结构，所述第二栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部表面；在所述第一栅极结构另一侧的鳍部内形成第二掺杂区的步骤包括：形成位于所述第二栅极结构未设置有所述第一掺杂区一侧的第三掺杂区，所述第三掺杂区内具有第二类型离子；形成所述第一散热结构的步骤还包括：形成位于所述第二栅极结构上的第二散热结构，所述第二散热结构与所述第二栅极结构相接触。
可选的，所述第二散热结构包括：位于第二栅极结构表面与所述第二栅极结构相接触的第二插塞，以及位于所述第二插塞上与所述第二插塞相接触的第二散热层；形成位于所述第二栅极结构上的第二散热结构的步骤包括：形成位于第二栅极结构表面与第二栅极结构相接触的第二插塞；形成位于第二插塞上与所述第二插塞相接触的第二散热层。
可选的，所述形成方法还包括：在形成所述第三掺杂区的步骤之后，在形成所述散热结构的步骤之前，形成位于所述第一栅极结构和所述第二栅极上的介质层；形成位于所述介质层中与所述第一栅极结构相连的第一插塞；形成位于所述介质层中与所述第二栅极结构相连的第二插塞；形成位于所述介质层上与所述第一插塞、第二插塞以及第一导电结构相连的导电层；所述第一插塞和所述导电层用于构成所述第一散热结构；所述第二插塞和所述导电层用于构成所述第二散热结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过在第一栅极结构上设置与第一栅极结构相接触的第一散热结构，将第一栅极结构上的热量导出，能够实现所述第一栅极结构的热量通过所述散热结构的热传导而散逸，缓解了所述静电放电保护结构的自发热问题，提高了静电放电保护结构的性能。
附图说明
图1是现有技术中一种静电放电保护结构的剖面示意图；
图2和图3是本发明静电放电保护结构一实施例的结构示意图；
图4是本发明静电放电保护结构另一实施例的结构示意图；
图5是本发明静电放电保护结构再一实施例的结构示意图；
图6至图7是本发明静电放电保护结构形成方法一实施例的各个步骤的结构示意图。
具体实施方式
由背景技术可知，现有技术中的静电放电保护结构存在性能不稳定的问题。现结合现有技术中静电放电保护结构分析其性能不稳定问题的原因：
图1是现有技术中一种静电放电保护结构的剖面示意图。
所述静电放电保护结构由栅控二极管构成，包括：具有P型阱区10a的基底10，基底10表面形成有鳍部11和隔离结构12；位于基底10表面的第一栅极结构13a和第二栅极结构13b；位于第一栅极结构13a和第二栅极结构13b之间鳍部11内的N型掺杂区14a；位于所述第一栅极结构13a远离第二栅极结构13b一侧鳍部11内以及第二栅极结构13b远离第一栅极结构13a一侧鳍部11内的P型掺杂区14b。其中P型掺杂区14b接地，静电电压输入所述N型掺杂区14a。
所述静电放电保护结构在使用过程中会产生相当多的热量，具体地说，随着器件密度的增大，鳍部11之间的距离越来越小，器件使用过程所产生的热量难以散逸，导致器件出现自加热问题。尤其是，栅极结构的边缘温度较高，容易引起器件过热现象的出现，从而影响所述静电放电保护结构的稳定性。
为解决所述技术问题，本发明提供一种静电放电保护结构的形成方法，包括：
基底，所述基底表面形成有鳍部；横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；位于所述第一栅极结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；位于所述第一栅极结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子；位于所述第一掺杂区表面的第一导电结构，用于输入第一电压信号；位于所述第二掺杂区表面的第二导电结构，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等；位于所述第一栅极结构上，且与所述第一栅极结构相接触的第一散热结构。
本发明通过在第一栅极结构上设置与第一栅极结构相接触的第一散热结构，将第一栅极结构上的热量导出，能够实现所述第一栅极结构的热量通过所述散热结构的热传导而散逸，缓解了所述静电放电保护结构的自发热问题，提高了静电放电保护结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2和图3，示出了本发明所提供静电放电保护结构一实施例的结构示意图。其中图3是图2中沿AA线的剖视图。
如图2和图3所示，所述静电放电保护结构包括：
基底100，所述基底100表面形成有鳍部101。
所述基底100是后续半导体工艺的操作平台；所述鳍部101后续用于形成栅控二极管，以构成所述静电放电保护结构。所述基底100表面鳍部101之间还设置有隔离结构102，用于实现所述鳍部101之间以及所述静电放电保护结构与基底100其他部分半导体器件之间的电隔离。
所述基底100表面鳍部101的数量为一个或多个。本实施例中，所述基底100表面形成有多个鳍部101，多个所述鳍部101之间相互平行设置。
所述基底100的材料选自单晶硅、多晶硅或者非晶硅；所述基底100也可以选自硅、锗、砷化镓或硅锗化合物；所述基底100还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述基底100的材料为单晶硅衬底，
需要说明的是，本实施例中，所述静电放电保护结构还包括位于基底100和鳍部101内的阱区110，所述阱区110用于定义所述栅控二极管的有源区。本实施例中，所述阱区110为P型阱区，即所述阱区110内具有P型离子，所述P型离子包括硼离子或铟离子。
横跨所述鳍部101的第一栅极结构121，所述第一栅极结构121覆盖所述鳍部101的部分侧壁和顶部表面。
所述第一栅极结构121用于在后续形成第一掺杂区和第二掺杂区的工艺过程中遮挡部分鳍部101，避免第一掺杂区和第二掺杂区直接接触，以形成栅控二极管。
本实施例中，所述基底100表面形成有多个鳍部101，且多个鳍部101之间相互平行，因此所述第一栅极结构121横跨所述多个鳍部101，且垂直所述鳍部101设置。
所述第一栅极结构121包括第一栅电极121a，所述第一栅电极121a的材料为金属。所述第一栅极结构121可以与基底100其他区域半导体器件的栅极结构同时形成。因此所述第一栅电极121a的材料与所述基底100其他区域半导体器件的栅极结构中的栅电极材料相同。本实施例中，所述基底100其他区域半导体器件栅极结构采用金属材料形成栅电极，因此所述第一栅电极121a的材料也为金属材料。而且采用金属材料形成所述第一栅电极121a能够提高所述第一栅极结构121的热传导能力，从而提高所述鳍部101产生热量的散逸速度，改善所形成静电放电保护结构的散热问题。
但是本发明其他实施例中，当所述基底其他区域半导体器件的栅极结构采用多晶硅时，所述第一栅电极的材料还可以为多晶硅，本发明对此不做限制。
位于所述第一栅极结构121一侧鳍部101中的第一掺杂区131，所述第一掺杂区131内具有第一类型离子；位于所述第一栅极结构121另一侧鳍部101中的第二掺杂区132，所述第二掺杂区132内具有第二类型离子。
所述第一掺杂区131和所述第二掺杂区132用于二极管的P区和N区，因此所述第一类型离子与所述第二类型离子类型相反。具体的，本实施例中，所述第一掺杂区131为N型掺杂区，也就是说，所述第一类型离子为N型离子，包括磷离子或砷离子；所述第二掺杂区132为P型掺杂区，也就是说，所述第二类型离子为P型离子，包括硼离子或铟离子。
需要说明的是，所述第一栅极结构121还包括第一栅极侧墙121b，用于防止所述第一掺杂区131和第二掺杂区之间距离太近而导致穿通。
位于所述第一掺杂区131表面的第一导电结构141，用于输入第一电压信号；位于所述第二掺杂区132表面的第二导电结构142，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等。
需要说明的是，本实施例中，所述静电放电保护结构还包括覆盖所述鳍部101的层间介质层150，用于实现器件电隔离。所述层间介质层150的材料是氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料中的一种或多种组合，本发明对此不做任何限制。本实施例中，所述介质层150的材料为氧化物。
所述第一导电结构141与所述第一掺杂区131电连接，所述第一掺杂区131通过所述第一导电结构141接收所述第一电压信号；所述第二导电结构142用于与第二掺杂区132电连接，所述第二掺杂区132通过所述第二导电结构142接收所述第二电压信号。
具体的，所述第一导电结构141横跨所述鳍部101，且覆盖所述第一掺杂区131的侧壁和顶部的部分表面；所述第二导电结构142横跨所述鳍部101，且覆盖所述第二掺杂区132的侧壁和顶部的部分表面。
本实施例中，所述基底100表面具有多个相互平行的鳍部101，所述第一导电结构141和第二导电结构142横跨所述鳍部101，且垂直所述鳍部101设置。
所述静电放电保护结构还包括：位于所述第一栅极结构121上，且与所述第一栅极结构121相接触的第一散热结构161。
所述第一散热结构161与所述第一栅极结构121直接接触，用于将鳍部101产生的热量经所述第一栅极结构121传导出，从而提高所述鳍部101的散热能力，以改善所形成静电放电保护结构的稳定性。
具体的，所述第一散热结构161包括：位于第一栅极结构121表面与所述第一栅极结构121相接触的第一插塞161a，以及位于所述第一插塞161a上与所述第一插塞161a相接触的第一散热层161b。
本实施例中，所述第一栅极结构121包括金属材料的第一栅电极121a，所以所述第一插塞161a位于所述第一栅电极121a顶部表面，与所述第一栅电极121a顶部相接触。由于金属材料具有较高的导热率，因此所述第一插塞161a与金属材料的第一栅电极121a直接接触，能够进一步提高热传导效率，改善所述静电放电保护结构的散热问题。
此外为了提高所述第一散热结构161的热传导能力，本实施例中，所述第一插塞161a的材料为金属，具体包括钨或铝；所述第一散热层161b的材料也为金属，具体包括钨或铝。
需要说明的是，如果所述第一插塞161a与所述第一栅极结构121的接触面积太小，则无法实现有效提高热量散逸的作用；如果所述第一插塞161a与所述第一栅极结构121的接触面积太大，则可能会影响所形成静电放电保护结构的性能。因此本实施例中，所述第一插塞161a在所述第一栅极结构121顶部表面的投影面积与所述第一栅极结构121顶部表面积的比值在1/3到1范围内。
本实施例中，第一散热层161b与所述第一导电结构141相连导通，因此所述第一导电结构141也接收所述第一电压信号。具体的，第一导电结构141接地，所述第二导电结构142与静电放电端相连，因此所述第一掺杂区131和所述第二掺杂区132之间构成的PN结反偏。所述第一散热层161b与所述第一导电结构141相连导通，能够使所述第一栅极结构121下方的鳍部101内不易形成沟道，不易产生导通电流，从而能够使所形成静电放电保护结构释放静电时形成的电流均匀分布于所述第一掺杂区131和第二掺杂区132之间的阱区110内，不易在第一栅极结构121下方的鳍部101内形成漏电流。
参考图4，示出了本发明所提供静电放电保护结构另一实施例的结构示意图。
本实施例与上述实施例相同之处，在此不再赘述本实施例与前述实施例不同之处在于，为提高所述静电放电保护结构的放电能力，本实施例中，所述静电放电保护结构还包括：位于第一掺杂区231远离第一栅极结构221一侧的第二栅极结构222，所述第二栅极结构222横跨所述鳍部201，且覆盖所述鳍部201的部分侧壁和顶部表面；位于所述第二栅极结构222未设置有所述第一掺杂区231一侧的第三掺杂区233，所述第三掺杂区233内具有第二类型离子。
需要说明的是，本实施例中，所述基底200表面形成有多个鳍部201，且多个鳍部201之间相互平行，因此所述第二栅极结构222横跨所述多个鳍部201，且垂直所述鳍部201设置。
所述静电放电保护结构还包括：位于所述第二栅极结构222上，且与所述第二栅极结构222相接触的第二散热结构262。
所述第二散热结构262与所述第二栅极结构222直接接触，用于将鳍部201产生的热量经所述第二栅极结构222传导出，从而提高所述鳍部201的散热能力，以改善所形成静电放电保护结构的稳定性。
具体的，所述第二散热结构262包括：位于第二栅极结构222表面与所述第二栅极结构222相接触的第二插塞262a，以及位于所述第二插塞262a上与所述第二插塞262a相接触的第二散热层262b。
本实施例中，所述第二栅极结构222也包括金属材料的第二栅电极222a以及第一栅极侧墙222b，所以所述第二插塞262a位于所述第二栅电极222a顶部表面，与所述第二栅电极222a顶部相接触。由于金属材料具有较高的导热率，因此所述第二插塞262a与金属材料的第二栅电极222a直接接触，能够进一步提高热传导效率，改善所述静电放电保护结构的散热问题。
此外为了提高所述第二散热结构262的热传导能力，本实施例中，所述第二插塞262a的材料为金属，具体包括钨或铝；所述第二散热层262b的材料也为金属，具体包括钨或铝。
但是本发明其他实施例中，当所述基底其他区域半导体器件的栅极结构采用多晶硅时，所述第二栅电极的材料还可以为多晶硅，本发明对此不做限制。
需要说明的是，如果所述第二插塞262a与所述第二栅极结构222的接触面积太小，则无法实现有效提高热量散逸的作用；如果所述第二插塞262a与所述第二栅极结构222的接触面积太大，则可能会影响所形成静电放电保护结构的性能。因此本实施例中，所述第二插塞262a在所述第二栅极结构222顶部表面的投影面积与所述第二栅极结构222顶部表面积的比值在1/3到1范围内。
本实施例中，第二散热层262b与所述第一导电结构241相连导通，因此所述第一导电结构241也接收所述第一电压信号。具体的，第一导电结构241接地，所述静电放电保护结构还包括与所述第三掺杂区233相连的第三导电结构243，所述第三导电结构243与静电放电端相连，因此所述第一掺杂区231和所述第三掺杂区233之间构成的PN结反偏。所述第二散热层262b与所述第一导电结构241相连导通，能够使所述第二栅极结构222下方的鳍部201内不易形成沟道，不易产生导通电流，从而能够使所形成静电放电保护结构释放静电时形成的电流均匀分布于所述第一掺杂区231和第三掺杂区233之间的阱区210内，不易在第二栅极结构222下方的鳍部201内形成漏电流。
参考图5，示出了本发明静电放电保护结构再一实施例的结构示意图。
本实施例中，所述静电放电保护结构包括：
位于所述第一栅极结构321和第二栅极结构322上的介质层350；位于所述介质层350中与所述第一栅极结构321相连的第一插塞361；位于所述介质层350中与所述第二栅极结构322相连的第二插塞362；位于所述介质层350上与所述第一插塞361、第二插塞362以及第一导电结构341相连的导电层370。
所述第一插塞361和所述导电层370用于构成所述第一散热结构；所述第二插塞362和所述导电层370用于构成所述第二散热结构。采用导电层370作为第一散热层和第二散热层的好处在于，能够简化所述静电放电保护结构的结构，降低工艺难度。
相应的，本发明还提供一种静电放电保护结构的形成方法，包括：
形成基底，所述基底表面形成有鳍部；形成横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；在所述第一栅极结构一侧的鳍部内形成第一掺杂区，所述第一掺杂区内具有第一类型离子；在所述第一栅极结构另一侧的鳍部内形成第二掺杂区，所述第二掺杂区内具有第二类型离子；形成位于所述第一掺杂区表面的第一导电结构以及位于所述第二掺杂区表面的第二导电结构，所述第一导电结构用于输入第一电压信号，所述第二导电结构用于输入第二电压信号，所述第二电压信号大于所述第一电压信号；形成位于所述第一栅极结构上的第一散热结构，所述第一散热结构与所述第一栅极结构相接触。
参考图6至图7，示出了本发明静电放电保护结构形成方法一实施例的各个步骤的结构示意图。
如图6所示，形成基底400，所述基底400表面形成有鳍部401。
所述基底400是后续半导体工艺的操作平台；所述鳍部401后续用于形成栅控二极管，以构成所述静电放电保护结构。所述基底400表面鳍部401的数量为一个或多个。本实施例中，所述基底400表面形成有多个鳍部401，多个所述鳍部401之间相互平行设置。
本实施例中，基底400的形成步骤包括：提供半导体衬底；刻蚀所述半导体衬底，形成基底400以及位于基底400表面的鳍部401。
所述半导体衬底用于为后续工艺提供操作平台，以及刻蚀形成鳍部401。所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。本发明对此不作限制。本实施例中，所述半导体衬底为单晶硅衬底，因此所述基底400和所述鳍部401的材料均为单晶硅。
在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。
所述鳍部401的形成步骤包括：在所述半导体衬底表面形成图形化的第一掩膜，所述图形化的第一掩膜用于定义所述鳍部401的位置和尺寸；以所述图形化的第一掩膜为掩膜，刻蚀所述半导体衬底，形成基底400以及位于基底表面的鳍部401。
需要说明的是，本实施例中，所述基底400表面还形成有隔离结构402用于实现所述鳍部401之间以及所述静电放电保护结构与基底400其他部分半导体器件之间的电隔离，用于实现鳍部401之间以及与其他半导体结构之间的电隔离。所述隔离结构402的顶部表面低于所述鳍部401的顶部表面，以露出所述鳍部401的侧壁，从而使后续所形成的栅极结构能够覆盖所述鳍部401的侧壁。
还需要说明的是，本实施例中，所述基底400内还形成有阱区410。
所述阱区410用于定义所述栅控二极管的有源区。本实施例中，所述阱区410为P型阱区，即所述阱区410内具有P型离子，所述P型离子包括硼离子或铟离子。
本实施例中，所述阱区410在形成所述鳍部401以及形成隔离结构402之后形成。所述阱区的形成步骤包括：采用离子注入工艺在所述基底400和鳍部401内形成所述阱区410。
但是所述阱区410在所述鳍部401以及所述隔离结构402之后形成的做法仅为一示例，本发明对所述阱区410和所述鳍部以及所述隔离结构402的形成顺序不做限制。
在本发明另一实施例中，所述阱区也可以在形成所述鳍部之后、形成所述隔离结构之前形成，即采用离子注入工艺在基底和鳍部内形成阱区之后，再形成所述隔离结构。
此外，在本发明其他实施例中，所述阱区也可以在形成所述鳍部之前形成。形成所述阱区的步骤包括：采用离子注入工艺直接在半导体衬底内形成阱区；在离子注入之后，再刻蚀所述半导体衬底形成所述基底以及鳍部，所述阱区的底部低于所述基底的表面。
继续参考图6，形成横跨所述鳍部401的第一栅极结构421，所述第一栅极结构421覆盖所述鳍部401的部分侧壁和顶部表面；在所述第一栅极结构421一侧的鳍部401内形成第一掺杂区431，所述第一掺杂区431内具有第一类型离子。
所述第一栅极结构421用于在后续形成第一掺杂区和第二掺杂区的工艺过程中遮挡部分鳍部401，避免第一掺杂区和第二掺杂区直接接触，以形成栅控二极管。
需要说明的是，为了提高所形成静电放电保护结构的保护能力，本实施例中，形成基底400的步骤之后，形成第一掺杂区431的步骤之前，所述形成方法还包括：形成位于第一掺杂区431远离第一栅极结构421一侧的第二栅极结构422，所述第二栅极结构422横跨所述鳍部401，且覆盖所述鳍部401的部分侧壁和顶部表面。
所述第二栅极结构422用于在后续形成第一掺杂区和第三掺杂区的工艺过程中遮挡部分鳍部401，避免第一掺杂区和第三掺杂区直接接触，以形成栅控二极管。
本实施例中，所述基底400表面形成有多个鳍部401，且多个鳍部401之间相互平行，因此所述第一栅极结构421和所述第二栅极结构422横跨所述多个鳍部401，且垂直所述鳍部401设置。
本实施例中，所述第一栅极结构421包括第一栅电极421a；所述第二栅极结构422包括第二栅电极422a，所述第一栅电极421a和所述第二栅电极422a的材料为金属。
所述第一栅极结构421与所述第二栅极结构422可以与基底400其他区域半导体器件的栅极结构同时形成。因此所述第一栅电极421a与所述第二栅电极422a的材料与所述基底400其他区域半导体器件的栅极结构中的栅电极材料相同。本实施例中，所述基底400其他区域半导体器件栅极结构采用金属材料形成栅电极，因此所述第一栅电极421a与所述第二栅电极422a的材料也为金属材料。而且采用金属材料形成所述第一栅电极421a与所述第二栅电极422a的栅电极能够提高所述第一栅极结构421和第二栅极结构422的热传导能力，从而提高所述鳍部产生热量的散逸速度，改善所形成静电放电保护结构的散热问题。
但是本发明其他实施例中，当所述基底其他区域半导体器件的栅极结构采用多晶硅时，所述第一栅电极和第二栅电极的材料还可以为多晶硅，本发明对此不做限制。
所述第一栅极结构421和所述第二栅极结构422可以同时形成。具体的，所述第一栅电极421a和所述第二栅电极422a的形成步骤包括：在所述鳍部401和所述隔离层402表面形成电极材料层；采用掩模刻蚀方式，形成所述第一栅电极421a和所述第二栅电极422a。
需要说明的是，所述第一栅极结构421还包括第一栅极侧墙421b，所述第二栅极结构422还包括第二栅极侧墙422b，用于防止所形成的第一掺杂区和第二掺杂区以及所述第一掺杂区和第三掺杂区过于接近而导致穿通。
继续参考图6，在所述第一栅极结构421一侧的鳍部401内形成第一掺杂区431，所述第一掺杂区431内具有第一类型离子；在所述第一栅极结构421另一侧的鳍部401内形成第二掺杂区432，所述第二掺杂区432内具有第二类型离子。
本实施例中，所述静电放电保护结构还包括有位于第一掺杂区431远离第一栅极结构421一侧的第二栅极结构422，因此，在所述第一栅极结构421另一侧的鳍部401内形成第二掺杂区432的步骤包括：形成位于所述第二栅极结构422未设置有所述第一掺杂区431一侧的第三掺杂区433，所述第三掺杂区433内具有第二类型离子。
所述第一掺杂区431、所述第二掺杂区432和第三掺杂区433用于形成二极管的P区和N区，因此所述第一类型离子与所述第二类型离子类型相反。具体的，本实施例中，所述第一掺杂区431为N型掺杂区，也就是说，所述第一类型离子为N型离子，包括磷离子或砷离子；所述第二掺杂区432和所述第三掺杂区433为P型掺杂区，也就是说，所述第二类型离子为P型离子，包括硼离子或铟离子。
所述第一掺杂区431形成步骤包括：采用离子注入工艺在所述鳍部401形成第一掺杂区131。本实施例中，形成所述第一掺杂区431的注入工艺参数包括：注入离子为P离子，注入能量在1KeV到10KeV范围内，注入剂量在1.0E14atom/cm2到5.0E15atom/cm2范围内。
所述第二掺杂区432和所述第三掺杂区433可以同时形成。具体的，所述第二掺杂区432和所述第三掺杂区433形成步骤包括：可以采用离子注入工艺在所述鳍部401内形成所述第二掺杂区432和所述第三掺杂区433。本实施例中，形成所述第二掺杂区432和所述第三掺杂区433的注入工艺参数包括：注入离子为BF2离子，注入能量在2KeV到12KeV范围内，注入剂量在1.0E14atom/cm2到5.0E15atom/cm2范围内。
参考图7，形成位于所述第一掺杂区431表面的第一导电结构441以及位于所述第二掺杂区432表面的第二导电结构442，所述第一导电结构441用于输入第一电压信号，所述第二导电结构442用于输入第二电压信号，所述第二电压信号大于所述第一电压信号。
需要说明的是，在形成所述第一掺杂区431、第二掺杂区432以及第三掺杂区433之后，所述形成方法还包括：形成位于所述第一栅极结构和第二栅极结构上的介质层450，用于实现器件隔离。所述层间介质层450的材料可以是氧化硅、氮化硅、氮氧化硅、低k介质材料或超低k介质材料中的一种或多种组合，本发明对此不做任何限制。本实施例中，所述介质层材料为氧化物。可以通过化学气相沉积、物理气相沉积、原子层沉积或炉管等膜层形成方式形成所述层间介质层450，本发明对此不做任何限定。
本实施例中，所述鳍部401内还形成有位于第二栅极结构422未设置有所述第一掺杂区431一侧的第三掺杂区433，因此所述形成方法还包括形成位于所述第三掺杂区433表面的第三导电结构443，所述第三导电结构443用于输入第二电压信号。
所述第一导电结构441用于与第一掺杂区431电连接；所述第二导电结构442用于与第二掺杂区432电连接；所述第三导电结构443用于与第三掺杂区433电连接。
本实施例中，所述第一导电结构441、第二导电结构442以及第三导电结构443横跨所述鳍部401，且分别覆盖所述第一掺杂区431、第二掺杂区432以及第三掺杂区433侧壁和顶部的部分表面。
所述第一导电结构441、第二导电结构442以及第三导电结构443可以同时形成。具体的，形成所述第一导电结构441、第二导电结构442以及第三导电结构443的步骤包括：采用掩膜刻蚀的方式在所述介质层中形成沟槽；向所述沟槽内填充金属材料以形成第一导电结构441、第二导电结构442以及第三导电结构443。
继续参考图7，形成位于所述第一栅极结构421上的第一散热结构481，所述第一散热结构481与所述第一栅极结构421相接触。
本实施例中，所述形成方法还包括：形成位于所述第二栅极结构422上的第二散热结构482，所述第二散热结构482与所述第二栅极结构422相接触。
所述第一散热结构481和所述第二散热结构482分布与所述第一栅极结构421和所述第二栅极结构422直接接触，用于将鳍部401产生的热量导出，从而改善了所述静电放电保护结构的自发热问题，提高了所述器件的稳定性。
具体的，所述第一散热结构481包括：位于第一栅极结构421表面与所述第一栅极结构421相接触的第一插塞461，以及位于所述第一插塞461上与所述第一插塞461相接触的第一散热层；所述第二散热结构482包括：位于第二栅极结构422表面与所述第二栅极结构422相接触的第二插塞462，以及位于所述第二插塞462上与所述第二插塞462相接触的第二散热层。
所述第一栅极结构421包括金属材料的第一栅电极421a，所述第二栅极结构422包括金属材料的第二栅电极422a。因此所述第一插塞461位于所述第一栅电极421a顶部表面，与所述第一栅电极421顶部相接触；所述第二插塞462位于所述第二栅电极422a顶部表面，与所述第二栅电极422a顶部相接触。
所述第一插塞461和第二插塞462的材料为金属，具体包括钨或铝；所述第一散热层和第二散热层的材料也为金属，具体包括钨或铝。采用金属材料形成所述第一插塞和第二插塞的好处在于，金属具有较高的导热率，能够提高所述第一散热结构和所述第二散热结构的导热效率。
需要说明的是，如果所述第一插塞461与所述第一栅极结构421的接触面积太小，则无法实现有效提高热量散逸的作用；如果所述第一插塞461与所述第一栅极结构421的接触面积太大，则可能会影响所形成静电放电保护结构的性能。因此本实施例中，所述第一插塞461在所述第一栅极结构421顶部表面的投影面积与所述第一栅极结构421顶部表面积的比值在1/3到1范围内。
类似的，如果所述第二插塞462与所述第二栅极结构422的接触面积太小，则无法实现有效提高热量散逸的作用；如果所述第二插塞462与所述第二栅极结构422的接触面积太大，则可能会影响所形成静电放电保护结构的性能。因此本实施例中，所述第二插塞462在所述第二栅极结构422顶部表面的投影面积与所述第二栅极结构422顶部表面积的比值在1/3到1范围内。
形成位于所述第一栅极结构421上的第一散热结构481的步骤包括：形成位于第一栅极结构421表面与第一栅极结构421相接触的第一插塞461；形成位于第一插塞461上与所述第一插塞461相接触的第一散热层。
形成位于所述第二栅极结构422上的第二散热结构481的步骤包括：形成位于第二栅极结构422表面与第二栅极结构422相接触的第二插塞462；形成位于第二插塞462上与所述第二插塞462相接触的第二散热层。
本实施例中，所述第一插塞461和第二插塞462可以同时形成，所述第一散热层481和第二散热层482可以同时形成。具体的，形成所述第一散热结构481和所述第二散热结构482的步骤包括：采用掩模刻蚀的方式在所述介质层450中形成接触孔，所述接触孔的底部露出所述第一栅极结构421和所述第二栅极结构422的顶部表面；向所述接触孔中填充金属材料，形成位于所述介质层450中与所述第一栅极结构421相连的第一插塞461，形成位于所述介质层450中与所述第二栅极结构422相连的第二插塞462；在所述介质层450表面形成导电材料层；刻蚀所述导电材料层，形成位于所述介质层450上与所述第一插塞461、第二插塞462以及第一导电结构441相连的导电层470。所以所述第一插塞461和所述导电层470用于构成所述第一散热结构481；所述第二插塞462和所述导电层470用于构成所述第二散热结构482。
综上，本发明通过在第一栅极结构上设置与第一栅极结构相接触的第一散热结构，将第一栅极结构上的热量导出，能够实现所述第一栅极结构的热量通过所述散热结构的热传导而散逸，缓解了所述静电放电保护结构的自发热问题，提高了静电放电保护结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种静电放电保护结构，其特征在于，包括：
基底，所述基底表面形成有鳍部；
横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；
位于所述第一栅极结构一侧鳍部中的第一掺杂区，所述第一掺杂区内具有第一类型离子；
位于所述第一栅极结构另一侧鳍部中的第二掺杂区，所述第二掺杂区内具有第二类型离子；
位于所述第一掺杂区表面的第一导电结构，用于输入第一电压信号；
位于所述第二掺杂区表面的第二导电结构，用于输入第二电压信号，所述第二电压信号和所述第一电压信号不相等；
位于所述第一栅极结构上，且与所述第一栅极结构相接触的第一散热结构。
2.如权利要求1所述的静电放电保护结构，其特征在于，所述第一散热结构包括：位于第一栅极结构表面与所述第一栅极结构相接触的第一插塞，以及位于所述第一插塞上与所述第一插塞相接触的第一散热层。
3.如权利要求2所述的静电放电保护结构，其特征在于，所述第一插塞在所述第一栅极结构顶部表面的投影面积与所述第一栅极结构顶部表面积的比值在1/3到1范围内。
4.如权利要求2所述的静电放电保护结构，其特征在于，所述第一栅极结构包括第一栅电极，所述第一栅电极材料包括多晶硅或金属；
所述第一插塞位于所述第一栅电极顶部表面。
5.如权利要求2所述的静电放电保护结构，其特征在于，所述第一散热层与所述第一导电结构相连导通。
6.如权利要求2所述的静电放电保护结构，其特征在于，所述第一插塞的材料包括钨或铝；所述第一散热层的材料包括钨或铝。
7.如权利要求1所述的静电放电保护结构，其特征在于，所述静电放电保护结构还包括：
位于第一掺杂区远离第一栅极结构一侧的第二栅极结构，所述第二栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部表面；
位于所述第二栅极结构未设置有所述第一掺杂区一侧的第三掺杂区，所述第三掺杂区内具有第二类型离子；
位于所述第二栅极结构上，且与所述第二栅极结构相接触的第二散热结构。
8.如权利要求7所述的静电放电保护结构，其特征在于，所述第二散热结构包括：位于第二栅极结构表面与所述第二栅极结构相接触的第二插塞，以及位于所述第二插塞上与所述第二插塞相接触的第二散热层。
9.如权利要求8所述的静电放电保护结构，其特征在于，所述第二插塞在所述第二栅极结构顶部表面的投影面积与所述第二栅极结构顶部表面积的比值在1/3到1范围内。
10.如权利要求8所述的静电放电保护结构，其特征在于，所述第二栅极包括第二栅电极，所述第二栅电极的材料包括多晶硅或金属；
所述第二插塞位于所述第二栅电极顶部表面。
11.如权利要求8所述的静电放电保护结构，其特征在于，所述第二散热层与所述第一导电结构相连导通。
12.如权利要求8所述的静电放电保护结构，其特征在于，所述第二插塞的材料包括钨或铝；所述第二散热层的材料包括钨或铝。
13.如权利要求7所述的静电放电保护结构，其特征在于，所述静电放电保护结构包括：
位于所述第一栅极结构和第二栅极结构上的介质层；
位于所述介质层中与所述第一栅极结构相连的第一插塞；
位于所述介质层中与所述第二栅极结构相连的第二插塞；
位于所述介质层上与所述第一插塞、第二插塞以及第一导电结构相连的导电层；
所述第一插塞和所述导电层用于构成所述第一散热结构；
所述第二插塞和所述导电层用于构成所述第二散热结构。
14.如权利要求7所述的静电放电保护结构，其特征在于，所述基底表面鳍部数量为多个，所述第一栅极结构或所述第二栅极结构横跨所述多个鳍部，且垂直所述鳍部设置。
15.如权利要求1所述的静电放电保护结构，其特征在于，所述第一类型离子为N型离子；所第二类型离子为P型离子；
所述静电放电保护结构还包括位于基底和鳍部内的阱区，所述阱区为P型阱区。
16.一种静电放电保护结构的形成方法，其特征在于，包括：
形成基底，所述基底表面形成有鳍部；
形成横跨所述鳍部的第一栅极结构，所述第一栅极结构覆盖所述鳍部的部分侧壁和顶部表面；
在所述第一栅极结构一侧的鳍部内形成第一掺杂区，所述第一掺杂区内具有第一类型离子；
在所述第一栅极结构另一侧的鳍部内形成第二掺杂区，所述第二掺杂区内具有第二类型离子；
形成位于所述第一掺杂区表面的第一导电结构以及位于所述第二掺杂区表面的第二导电结构，所述第一导电结构用于输入第一电压信号，所述第二导电结构用于输入第二电压信号，所述第二电压信号大于所述第一电压信号；
形成位于所述第一栅极结构上的第一散热结构，所述第一散热结构与所述第一栅极结构相接触。
17.如权利要求16所述的形成方法，其特征在于，所述第一散热结构包括：位于第一栅极结构表面与所述第一栅极结构相接触的第一插塞，以及位于所述第一插塞上与所述第一插塞相接触的第一散热层；
形成位于所述第一栅极结构上的第一散热结构的步骤包括：
形成位于第一栅极结构表面与第一栅极结构相接触的第一插塞；
形成位于第一插塞上与所述第一插塞相接触的第一散热层。
18.如权利要求16所述的形成方法，其特征在于，形成基底的步骤之后，形成第一掺杂区的步骤之前，所述形成方法还包括：
形成位于第一掺杂区远离第一栅极结构一侧的第二栅极结构，所述第二栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部表面；
在所述第一栅极结构另一侧的鳍部内形成第二掺杂区的步骤包括：形成位于所述第二栅极结构未设置有所述第一掺杂区一侧的第三掺杂区，所述第三掺杂区内具有第二类型离子；
形成所述第一散热结构的步骤还包括：形成位于所述第二栅极结构上的第二散热结构，所述第二散热结构与所述第二栅极结构相接触。
19.如权利要求18所述的形成方法，其特征在于，所述第二散热结构包括：位于第二栅极结构表面与所述第二栅极结构相接触的第二插塞，以及位于所述第二插塞上与所述第二插塞相接触的第二散热层；
形成位于所述第二栅极结构上的第二散热结构的步骤包括：
形成位于第二栅极结构表面与第二栅极结构相接触的第二插塞；
形成位于第二插塞上与所述第二插塞相接触的第二散热层。
20.如权利要求18所述的形成方法，其特征在于，所述形成方法还包括：
在形成所述第三掺杂区的步骤之后，在形成所述散热结构的步骤之前，形成位于所述第一栅极结构和所述第二栅极上的介质层；
形成位于所述介质层中与所述第一栅极结构相连的第一插塞；
形成位于所述介质层中与所述第二栅极结构相连的第二插塞；
形成位于所述介质层上与所述第一插塞、第二插塞以及第一导电结构相连的导电层；
所述第一插塞和所述导电层用于构成所述第一散热结构；
所述第二插塞和所述导电层用于构成所述第二散热结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610083844.6A CN107046029B (zh) | 2016-02-05 | 2016-02-05 | 静电放电保护结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610083844.6A CN107046029B (zh) | 2016-02-05 | 2016-02-05 | 静电放电保护结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107046029A CN107046029A (zh) | 2017-08-15 |
| CN107046029B true CN107046029B (zh) | 2019-08-27 |
Family
ID=59543634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610083844.6A Active CN107046029B (zh) | 2016-02-05 | 2016-02-05 | 静电放电保护结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107046029B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579066B (zh) * | 2016-07-01 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108281445A (zh) * | 2018-01-29 | 2018-07-13 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN116613107B (zh) * | 2023-07-21 | 2024-01-26 | 粤芯半导体技术股份有限公司 | 改善静电防护结构的制备方法及其结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885564A (zh) * | 2005-06-21 | 2006-12-27 | 国际商业机器公司 | 用于FinFET的散热结构及其制造方法 |
| CN101609812A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 静电放电元件的形成方法 |
| CN102157465A (zh) * | 2010-01-13 | 2011-08-17 | 索尼公司 | 半导体装置及其制造方法 |
| CN105140221A (zh) * | 2014-05-28 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、静电放电保护方法 |
| CN105206605A (zh) * | 2014-06-03 | 2015-12-30 | 三星电子株式会社 | 静电放电保护器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9147676B2 (en) * | 2013-10-02 | 2015-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | SCRs with checker board layouts |
-
2016
- 2016-02-05 CN CN201610083844.6A patent/CN107046029B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885564A (zh) * | 2005-06-21 | 2006-12-27 | 国际商业机器公司 | 用于FinFET的散热结构及其制造方法 |
| CN101609812A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 静电放电元件的形成方法 |
| CN102157465A (zh) * | 2010-01-13 | 2011-08-17 | 索尼公司 | 半导体装置及其制造方法 |
| CN105140221A (zh) * | 2014-05-28 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、静电放电保护方法 |
| CN105206605A (zh) * | 2014-06-03 | 2015-12-30 | 三星电子株式会社 | 静电放电保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107046029A (zh) | 2017-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI688096B (zh) | 具有二極體隔離之堆疊奈米片場效電晶體 | |
| CN101645448B (zh) | 用于在沟槽下形成pn嵌位区的结构和方法 | |
| CN103187438B (zh) | 鳍式bjt | |
| US9496346B2 (en) | Silicon carbide device and a method for forming a silicon carbide device | |
| US20120199899A1 (en) | Semiconductor device having field plate electrode and method for manufacturing the same | |
| CN103811486B (zh) | 保护装置以及相关制作方法 | |
| US11114431B2 (en) | Electrostatic discharge protection device | |
| US10186507B2 (en) | Electrostatic discharge protection structure and fabricating method thereof | |
| US10461183B2 (en) | Ultra high voltage semiconductor device with electrostatic discharge capabilities | |
| US9349838B2 (en) | Semiconductor structure with deep trench thermal conduction | |
| CN103208424B (zh) | 用于制造半导体元件的方法及场效应半导体元件 | |
| US20140191319A1 (en) | Finfet compatible diode for esd protection | |
| CN107046029B (zh) | 静电放电保护结构及其形成方法 | |
| KR20130006136U (ko) | 반도체 소자 트렌치 구조 | |
| CN108604606A (zh) | 低动态电阻低电容二极管 | |
| CN102569388B (zh) | 半导体器件及其制造方法 | |
| CN103378160A (zh) | 与鳍式场效应晶体管技术兼容的器件结构 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| TWI643335B (zh) | 半導體裝置及其製造方法 | |
| TW201814897A (zh) | 高壓半導體裝置 | |
| CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN109360854A (zh) | 一种功率器件终端结构及其制作方法 | |
| WO2023273320A1 (zh) | 齐纳二极管及其制作方法 | |
| TWI843211B (zh) | 電晶體結構和其形成方法 | |
| TWI808599B (zh) | 半導體結構及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |