JP2002118268A - 半導体素子および半導体素子への結線方法 - Google Patents

半導体素子および半導体素子への結線方法

Info

Publication number
JP2002118268A
JP2002118268A JP2000308756A JP2000308756A JP2002118268A JP 2002118268 A JP2002118268 A JP 2002118268A JP 2000308756 A JP2000308756 A JP 2000308756A JP 2000308756 A JP2000308756 A JP 2000308756A JP 2002118268 A JP2002118268 A JP 2002118268A
Authority
JP
Japan
Prior art keywords
schottky
semiconductor
insulator
electrode
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000308756A
Other languages
English (en)
Inventor
Masao Uchida
正雄 内田
Makoto Kitahata
真 北畠
Kunimasa Takahashi
邦方 高橋
Toshiya Yokogawa
俊哉 横川
Osamu Kusumoto
修 楠本
Masaya Yamashita
賢哉 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000308756A priority Critical patent/JP2002118268A/ja
Publication of JP2002118268A publication Critical patent/JP2002118268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ショットキー電極へのワイヤー結線後におい
ても、所望の耐圧が得られる半導体素子および半導体素
子への結線方法を提供する。 【解決手段】 半導体１１との接触面において複数のシ
ョットキー電極１６が絶縁体１５で分離された構造を有
し、絶縁体１５上に堆積された上部電極１７にワイヤー
結線するので、ワイヤー結線後においても所望の耐圧が
得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は大電流、高耐圧用半
導体素子およびその半導体素子への結線方法に関するも
のである。
【０００２】
【従来の技術】炭化珪素（シリコンカーバイド、Ｓｉ
Ｃ）は珪素（Ｓｉ）に比べて高硬度でワイドバンドギャ
ップを有する半導体であり、パワー素子や耐環境素子、
高温動作素子、高周波素子等へ応用される材料である。
【０００３】パワー素子としてはＳｉを用いたスイッチ
ング素子が多く用いられており、整流素子として使用す
る場合には、耐圧が必要なためにｐｎダイオードが用い
られる。しかし、ｐｎダイオードはスイッチング損失が
大きい。このため、よりスイッチング損失の小さいショ
ットキーダイオードが期待されるが、Ｓｉの物性的限界
から、Ｓｉでショットキーダイオードを形成した場合に
は所望の耐圧が得られない。そこで高耐圧でスイッチン
グ損失が小さいスイッチング素子実現のために、ＳｉＣ
が注目されている。
【０００４】図１４は、スイッチング素子として代表的
な、一般的なＳｉＣを用いたショットキーダイオードを
示している。１４０はショットキーダイオードを示して
いる。１４１は半導体、１４２は基板であり、４Ｈ−Ｓ
ｉＣからなる。１４３は基板１４２表面に成長した４Ｈ
−ＳｉＣである。１４６はショットキー障壁を形成する
ショットキー電極であり、１４５は絶縁体、１４４はオ
ーミック電極である。１４７は上部電極である。また、
図１５は図１４に示したショットキーダイオード１４０
を上方より見た図である。説明しやすくするため、上部
電極１４７のハッチは省略し、点線のみで示している。
上部電極１４７とオーミック電極１４４間に電圧を印加
することにより整流性が得られる。最終的には、リード
フレーム上に固定され、上部電極１４７とリードフレー
ムの一部が金属ワイヤーにより接合される。
【０００５】
【発明が解決しようとする課題】スイッチング素子とし
て使用するには配線抵抗が極力小さいことが好ましい。
そのために、配線は上部電極１４７上に直接形成するこ
とが好ましい。しかしながら、上記の従来の構造を有す
る半導体素子では、整流性の起源である金属／半導体シ
ョットキー界面が、半導体表面に形成されているため
に、上部電極１４７へのワイヤーボンド時にかかる加重
により、金属／半導体界面にダメージが発生し、その結
果素子が破壊されることがあり、所望の耐圧を得ること
ができなくなる。
【０００６】本発明はこれらの問題点を解決するもの
で、ワイヤー結線後においても、所望の耐圧が得られる
半導体素子を提供することを目的とする。
【０００７】また本発明はワイヤーの結線による素子破
壊を緩和する半導体素子への結線方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体素子は、半導体と、半導体裏面に接す
るオーミック電極と、半導体表面に接する絶縁体と、半
導体表面に接するショットキー電極と、絶縁体およびシ
ョットキー電極の少なくとも一部を覆う上部電極を有
し、半導体との接触面において複数のショットキー電極
が絶縁体で分離された構造を有する。
【０００９】また本発明の半導体素子は、半導体と、半
導体裏面に接するオーミック電極と、半導体表面に接す
る絶縁体と、半導体表面に接するショットキー電極と、
絶縁体とショットキー電極の少なくとも一部を覆う上部
電極を有し、半導体との接触面において絶縁体がショッ
トキー電極で分離された構造を有する。
【００１０】なお、半導体は、基板上に形成された炭化
珪素を含み、ショットキー電極が炭化珪素上に形成され
ていることが好ましい。また、基板は炭化珪素または珪
素であることが好ましい。例えば半導体は、４Ｈ−Ｓｉ
Ｃを堆積した４Ｈ−ＳｉＣ基板であり、６Ｈ−ＳｉＣを
堆積した６Ｈ−ＳｉＣ基板であり、１５Ｒ−ＳｉＣを堆
積した１５Ｒ−ＳｉＣ基板であり、３Ｃ−ＳｉＣを堆積
したＳｉ基板である。もちろん、これ以外の組み合わせ
であってもよい。例えば、３Ｃ−ＳｉＣを堆積した４Ｈ
−ＳｉＣ基板などであってもよい。
【００１１】また、この目的を達成するために本発明の
半導体素子への結線方法は、絶縁体上に堆積された上部
電極に結線し、結線部の下部に絶縁体が存在するように
する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図１３を用いて説明する。
【００１３】（実施の形態１）図１は本実施の形態にお
ける半導体素子の一例（ショットキーダイオード）を示
す断面図である。１０は４Ｈ−ＳｉＣからなるショット
キーダイオードである。１１は半導体であり、半導体１
１は４Ｈ−ＳｉＣ基板１２および、４Ｈ−ＳｉＣ基板１
２上に堆積された４Ｈ−ＳｉＣ層１３から形成されてい
る。１４は半導体１１の裏面に接するオーミック電極で
あり、オーミック電極１４はＮｉからなる。１５は半導
体１１の表面に接する絶縁体であり、絶縁体１５はＳｉ
Ｏ２からなる。１６は半導体１１の表面に接するショッ
トキー電極であり、ショットキー電極１６はＮｉからな
る。１７は絶縁体１５およびショットキー電極１６の少
なくとも一部を覆う上部電極であり、上部電極１７はＡ
ｌからなる。
【００１４】以下にこの半導体素子の形成方法の一例を
示す。炭素源としてプロパン、珪素源としてシラン、キ
ャリアガスとして水素を用い、［１１−２０］（１１２
バー０）方向に８度オフカットした直径２インチの４Ｈ
−ＳｉＣ（０００１）基板１２上に４Ｈ−ＳｉＣ層１３
をエピタキシャル成長させ、半導体１１を形成した。４
Ｈ−ＳｉＣ基板１２はｎ形で、抵抗率は約０．０２Ω・
ｃｍであった。エピタキシャル成長時には窒素をドーパ
ントとして用い、４Ｈ−ＳｉＣ層１３においてもｎ形の
導電性を得た。そのキャリア濃度は約１ｘ１０16ｃｍ-3
であり、４Ｈ−ＳｉＣ層１３の膜厚は約９μｍとした。
【００１５】次に半導体１１の裏面、すなわち、４Ｈ−
ＳｉＣ基板１２上にＮｉを５００ｎｍ堆積した。このＮ
ｉを堆積した半導体１１をＡｒ雰囲気で１０００℃、５
分間のアニールを行うことにより、Ｎｉからなるオーミ
ック電極１４を形成した。
【００１６】ショットキーダイオード１０は２インチの
半導体１１上に複数個形成される。以下ではその一部に
着目する。オーミック電極１４を形成した後、半導体１
１の表面、つまり、４Ｈ−ＳｉＣ層１３の表面にＣＶＤ
によりＳｉＯ２層を３００ｎｍ堆積し、フォトレジスト
によるパターニングとバッファードフッ酸（ＢＨＦ）に
よるＳｉＯ２のウェットエッチング処理によって直径１
２０μｍの開口部を設け、ＳｉＯ２層１５を得た。さら
にフォトレジストが、ＳｉＯ２層１５上に堆積した状態
でＮｉを３００ｎｍ堆積し、リフトオフによりＮｉから
なるショットキー電極１６を形成した。図２はこの時の
様子を表面側から観察した図であり、複数のショットキ
ー電極１６（図２では３７個、隣り合う電極の中心間距
離は１４５μｍ）が絶縁体１５で分離された構成を有し
ている。さらに、ショットキー電極１６および絶縁体で
あるＳｉＯ２層１５の上にＡｌを２μｍ堆積し、フォト
レジストによるパターニングの後、図２の点線に示した
円領域内部以外の部分をウェットエッチングにより除去
してＡｌからなる上部電極１７を形成した。上部電極１
７は直径１．３ｍｍとした。これにより、ショットキー
電極１６は並列に接続された。最後に、２インチ基板上
に形成された複数のショットキーダイオードを２ｍｍ角
にチップ分離した。これにより、２インチ基板よりショ
ットキーダイオード１０は複数作製された。
【００１７】本発明の実施の形態１におけるショットキ
ーダイオードは、複数のショットキー電極を分離する絶
縁体上に堆積された上部電極１７にワイヤーボンディン
グしたときの、電極／ＳｉＣショットキー界面へのダメ
ージが軽減され、逆方向電圧を印加したときの素子破壊
を抑制できる。ワイヤー結線前後における、上部電極１
７およびオーミック電極１４間に電圧を印加したときの
ショットキーダイオードの逆方向電流を測定した。図３
はそのＩ−Ｖ特性を示している。ここでは、３７０Ａ型
プログラマブルカーブトレーサー（ソニーテクトロニク
ス社製）を用いて、直流のパルス電圧を与えて、０Ｖか
ら順次マイナス電圧を印加して素子破壊を調査した。上
部電極１７がマイナス側、オーミック電極１４がプラス
側に電気的に接続されている。図３（ｂ）は従来の構成
を有するショットキーダイオード１４０の逆方向Ｉ−Ｖ
特性である。従来構造の４Ｈ−ＳｉＣショットキーダイ
オード１４０におけるショットキー電極１４６は直径１
ｍｍであり、上部電極１４７は直径１．３ｍｍである。
結線前に接触式プローバーにより測定した場合は、−６
００Ｖ以上の電圧を印加してもリーク電流がほとんど観
測されなかったが、Ａｌワイヤーをボンディングした結
線後のショットキーダイオードでは、多くの素子で−６
００Ｖより小さい電圧で素子破壊が起こった。これは、
上部電極１４７上にＡｌワイヤーをボンディングする際
に、上部電極１４７に加重がかかり、その加重によっ
て、ショットキー電極１４６／４Ｈ−ＳｉＣ層１４３の
界面が物理的にダメージを受けて、理想的なショットキ
ー障壁が部分的に破壊されるからである。一方、図３
（ａ）は本実施の形態１の構成を有するショットキーダ
イオード１０の逆方向Ｉ−Ｖ特性であるが、結線前に接
触式プローバーにより測定した場合と同様に、Ａｌワイ
ヤーをボンディングした結線後においても、−６００Ｖ
以上の電圧領域までリーク電流がほとんど観測されなか
った。これは、上部電極１７の下に効果的に絶縁体１５
が存在し、ワイヤーボンド時の加重によるショットキー
界面の物理的ダメージを軽減しているためである。
【００１８】図４は本実施の形態１の他の例を示す図で
あり、１０ａはショットキーダイオード、４１はショッ
トキー電極である。図４のように、半導体１１との接触
面において複数のショットキー電極４１が絶縁体１５で
分離された構造を有する限り、ショットキー電極自身が
絶縁体上で繋がっていても何ら差し支えない。
【００１９】また、本実施の形態１においては、ショッ
トキー電極１６は直径１２０μｍのドットを３７個形成
したが、ショットキー電極の形状はどのような形でもよ
いし、ショットキー電極の大きさは制限されるものでは
ない。例えば図５は本実施の形態１のさらに他の例を示
す図である。図５において、１０ｂはショットキーダイ
オード、５１は絶縁体、５２はショットキー電極であ
る。図５においては、大きさの異なる複数のショットキ
ー電極５２を有する構成である。また図６は本実施の形
態１のもうひとつの例を示す図である。図６において、
１０ｃはショットキーダイオード、６１は絶縁体、６２
はショットキー電極、６３は上部電極である。図６にお
いては、ショットキー電極６２が四角状の形状を有して
いる。なお、ショットキー電極が円状である場合は、そ
の直径は１０〜１０００μｍ程度が好ましい。また、絶
縁体で分離されたショットキー電極の大きさは同じであ
る必要はない。
【００２０】（実施の形態２）図７は本実施の形態にお
ける半導体素子の一例（ショットキーダイオード）を示
す図である。７０は４Ｈ−ＳｉＣからなるショットキー
ダイオードである。７１は半導体１１の表面に接する絶
縁体で、絶縁体７１は、ガードリングに相当する７１ａ
および、ショットキー電極７２で分離された７１ｂから
なる。また絶縁体７１ａおよび７１ｂはＳｉＯ２からな
る。ショットキー電極７２はＮｉからなる。７２は半導
体１１の表面に接するショットキー電極である。半導体
１１は４Ｈ−ＳｉＣ基板１２および、４Ｈ−ＳｉＣ基板
１２上に堆積された４Ｈ−ＳｉＣ層１３から形成されて
いる。オーミック電極１４はＮｉからなり、上部電極１
７はＡｌからなる。
【００２１】以下にこの半導体素子の形成方法の一例を
示す。直径２インチの４Ｈ−ＳｉＣ（０００１）基板１
２上に４Ｈ−ＳｉＣ層１３をエピタキシャル成長させた
半導体１１の形成方法は実施の形態１と同様である。
【００２２】次に半導体１１の裏面、すなわち、４Ｈ−
ＳｉＣ基板１２上にＮｉを堆積した。このＮｉを堆積し
た半導体１１をＡｒ雰囲気で１０００℃、５分間のアニ
ールを行うことにより、Ｎｉからなるオーミック電極１
４を形成した。
【００２３】ショットキーダイオード７０は２インチの
半導体１１上に複数個形成される。以下ではその一部に
着目する。次に半導体１１の表面、つまり、４Ｈ−Ｓｉ
Ｃ層１３の表面にＣＶＤによりＳｉＯ２層を３００ｎｍ
堆積し、フォトレジストによるパターニングとバッファ
ードフッ酸（ＢＨＦ）によるＳｉＯ２のウェットエッチ
ング処理によって開口部を設け、ＳｉＯ２層７１ａおよ
び７１ｂを得た。ＳｉＯ２層７１ｂは上部から見た時に
円状で形成し、その直径は１００μｍとした。また、Ｓ
ｉＯ２層７１ａの開口部は直径１ｍｍとした。ＳｉＯ２
層７１ｂの中心間距離は５０μｍとし、計１９個設け
た。さらにフォトレジストが、ＳｉＯ２層７１ａおよび
７１ｂ上に堆積した状態でＮｉを３００ｎｍ堆積し、リ
フトオフによりＮｉからなるショットキー電極７２を形
成した。図８はこの時の様子を表面側から観察した図で
あり、複数の絶縁体７１ｂがショットキー電極７２で分
離された構成を有している。さらに、ショットキー電極
７２および絶縁体であるＳｉＯ２層７１ａと７１ｂの上
にＡｌを２μｍ堆積し、フォトレジストによるパターニ
ングの後、図８の点線に示した円領域１７内部以外の部
分をウェットエッチングにより除去してＡｌからなる上
部電極１７を形成した。上部電極１７の直径は１．３ｍ
ｍとした。
【００２４】本発明の実施の形態２におけるショットキ
ーダイオードは、図８におけるショットキー電極７２に
より分離された絶縁体７１ｂ上に堆積された上部電極１
７のうち、７３で示された部分（直径約７００μｍの領
域）にワイヤーボンディングしたときの、電極／ＳｉＣ
ショットキー界面へのダメージが軽減され、逆方向電圧
を印加したときの素子破壊を抑制できる。ワイヤーボン
ド前後、すなわち結線前後における、上部電極１７およ
びオーミック電極１４間に電圧を印加したときのショッ
トキーダイオードの逆方向電流を測定したが、実施の形
態１と同様で、結線前に接触式プローバーにより測定し
た場合と同様に、Ａｌワイヤーをボンディングした実装
後においても、−６００Ｖ以上の電圧領域までリーク電
流がほとんど観測されなかった。これは、上部電極１７
の下に効果的に絶縁体７１ｂが存在し、ワイヤーボンド
時の加重によるショットキー界面の物理的ダメージを軽
減しているためである。なお、絶縁体７１ａおよび７１
ｂは同材料であってもよいし、互いに異なる材料であっ
てもよい。
【００２５】また、図９は本実施の形態２の別の例を示
す図である。図９のように、ショットキー電極９１自身
が絶縁体上で繋がっていても何ら差し支えない。
【００２６】また、ショットキー電極および絶縁体の形
状はどのような形でもよい。ショットキー電極によって
分離される絶縁体が円状である場合は、その直径は１０
〜１０００μｍ程度が好ましい。
【００２７】また、絶縁体７１ｂの存在する領域７３は
複数あっても差し支えない。ただし、領域７３は、配線
に用いるワイヤー径よりも大きい領域を有することが好
ましい。例えば、直径３５０μｍのＡｌワイヤーを用い
る場合は、領域７３が円状の場合ならば、その直径が３
５０μｍ以上、四角状であれば、その一辺が３５０μｍ
以上あることが好ましい。
【００２８】また、ショットキー電極により分離された
絶縁体の配置や大きさ、数は特に限定されない。例え
ば、図１０のように、絶縁体１０１が全体的に拡がって
いてもよい。図１０において、７０ｂは本実施の形態２
の更に別の例を示す図である。図１０において、７０ｂ
はショットキーダイオード、１０２はショットキー電極
であり、絶縁体１０１は、ガードリングに相当する１０
１ａおよび、ショットキー電極１０２で分離された１０
１ｂからなる。また、図１１は、実施の形態２における
もうひとつの例を示す図である。図１１において、７０
ｃはショットキーダイオード、１１２はショットキー電
極である。絶縁体１１１は、ガードリングに相当する１
１１ａおよび、ショットキー電極１１２で分離された１
１１ｂからなる。この場合は領域１１３付近にワイヤー
ボンディングすることが好ましい。また図１２は、図１
１におけるショットキーダイオードの変形例を示す図で
ある。図１２において、７０ｄはショットキーダイオー
ド、１２２はショットキー電極である。絶縁体１２１
は、ガードリングに相当する１２１ａ、中心部に位置す
る１２１ｂおよび、絶縁体１２１ａと１２１ｂをつなぐ
１２１ｃより構成されている。この図１２はすなわち、
図１１における絶縁体１１１ａと１１１ｂをつないだ状
態である。図１２においては絶縁体１２１ｂはショット
キー電極によって分離されていないが、本発明の趣旨を
逸脱しない変形例の一つである。この場合は領域１２３
にワイヤーボンディングすることが好ましい。
【００２９】なお、本実施の形態１および２で説明した
ショットキーダイオードは、ダイオードの順方向電流集
中による素子全体の発熱を緩和する効果を併せもってい
る。図１３は実施の形態１、２、および従来例のショッ
トキーダイオード１０、７０、および１４０のうち、金
属／半導体ショットキー界面付近を拡大した図である。
それぞれ図１３中で、（ａ）、（ｂ）、および（ｃ）で
示した。図の簡略化のため、４Ｈ−ＳｉＣ層１３および
１４３のハッチは省略した。図１３（ｃ）において、上
部電極１４７がプラス側、オーミック電極１４４がマイ
ナス側に印加される時、ショットキー障壁以上の電圧印
加により、ショットキーダイオード１４０には順方向電
流１３５が流れる。ここで５〜２０Ａ程度の大電流を流
した場合、順方向のオン抵抗が存在するためにジュール
熱が発生する。ショットキー電極１４６全体に電流１３
５が流れると素子全体がかなり発熱し、高電流領域では
金属部分の抵抗が増大して順方向電流が飽和する。しか
しながら、図１３（ａ）に示したショットキーダイオー
ド１０では、絶縁体１５が存在しているために、４Ｈ−
ＳｉＣ層のうち、順方向電流１３１の流れない領域１３
２が存在し、その分だけ発熱を緩和し熱を発散すること
ができる。したがって図１３（ｃ）のショットキーダイ
オード１４０に比べて、高電流領域での電流飽和を抑制
できる。この効果は、図１３（ｂ）に示したショットキ
ーダイオード７０でも同様で、絶縁体７１ｂが存在して
いるために、４Ｈ−ＳｉＣ層のうち、順方向電流１３３
の流れない領域１３４が存在し、その分だけ発熱を緩和
し熱を発散することができる。したがって図１３（ｃ）
のショットキーダイオード１４０に比べて、高電流領域
での電流飽和を抑制できる。
【００３０】なお、本実施の形態１および２においては
オーミック電極、ショットキー電極としてＮｉを用いた
が、それぞれオーミック特性、ショットキー特性を得ら
れる材料であればいかなる材料であってもかまわない。
また、絶縁体としてＳｉＯ２を用いたが、ＳｉＮなど他
の絶縁体であっても差し支えない。
【００３１】また、半導体として４Ｈ−ＳｉＣを堆積し
た４Ｈ−ＳｉＣ基板で説明したが、６Ｈ−ＳｉＣを堆積
した６Ｈ−ＳｉＣ基板や、１５Ｒ−ＳｉＣを堆積した１
５Ｒ−ＳｉＣ基板、３Ｃ−ＳｉＣを堆積したＳｉ基板で
あってもよい。もちろん、これ以外の組み合わせであっ
てもよく、２層以上の積層構造であってもよい。つまり
は、ショットキー電極がＳｉＣ上に形成されていればよ
い。
【００３２】さらには、ショットキー障壁を有するもの
であれば、ＳｉＣ以外の半導体であってもかまわない。
【００３３】また、ＳｉＣが部分的にドーピングされて
いても構わない。例えば、半導体層１３のＳｉＣがｎ形
の場合、半導体層１３のＳｉＣ表面にアルミニウムやボ
ロン等のｐ形のドーパントを部分的に打ち込んだ構造を
有するジャンクションバリアショットキーダイオード
（ＪＢＳＤ）に対して半導体層１３のＳｉＣ表面に絶縁
体を効果的に配置することにより本発明の効果を得るこ
とも可能である。
【００３４】また、ショットキー電極やオーミック電
極、上部電極は、単層構造に限らず、積層構造の電極構
成であってもよい。
【００３５】また、ショットキー電極を有する半導体素
子であれば、ショットキーダイオード以外の半導体素子
であっても差し支えない。
【００３６】また、実施の形態１および２における半導
体素子の形成方法としてリフトオフを用いたが、他の方
法であってももちろんかまわない。
【００３７】さらに、半導体素子への結線方法としてワ
イヤーボンディングによる金属ワイヤーの結線を例に挙
げて説明したが、金属ワイヤーに係わらず、電気的に接
続されるものであれば、金属柱等の別の形態であっても
かまわない。
【００３８】
【発明の効果】以上のように本発明の半導体素子は、半
導体と、半導体裏面に接するオーミック電極と、半導体
表面に接する絶縁体と、半導体表面に接するショットキ
ー電極と、絶縁体およびショットキー電極の少なくとも
一部を覆う上部電極を有し、半導体との接触面において
複数のショットキー電極が絶縁体で分離された構造を有
し、または、半導体との接触面において絶縁体がショッ
トキー電極で分離された構造を有することにより、ワイ
ヤー結線後においても所望の耐圧が得られる。
【００３９】また本発明の半導体素子への結線方法は、
ショットキー電極を有する半導体素子の絶縁体上に堆積
された上部電極に結線する半導体素子への結線方法であ
り、複数のショットキー電極を分離する絶縁体上に堆積
された上部電極に結線するか、または、ショットキー電
極により分離された絶縁体上に堆積された上部電極に結
線ことにより、半導体素子のワイヤー結線後においても
所望の耐圧が得られる。これらにより、順方向の電流飽
和を緩和することも可能となる。
【図面の簡単な説明】
【図１】実施の形態１におけるショットキーダイオード
の断面図
【図２】本実施の形態におけるショットキーダイオード
のショットキー電極と絶縁体を上方から見た図
【図３】ショットキーダイオードの逆方向電流電圧特性
を示す図
【図４】実施の形態１における他のショットキーダイオ
ードの断面図
【図５】実施の形態１におけるさらに他のショットキー
ダイオードを示す図
【図６】実施の形態１におけるのもう一つショットキー
ダイオード示す図
【図７】実施の形態２におけるショットキーダイオード
の断面図
【図８】実施の形態２におけるショットキーダイオード
のショットキー電極と絶縁体を上方から見た図
【図９】実施の形態２におけるショットキーダイオード
の他の例の断面図
【図１０】実施の形態２におけるショットキーダイオー
ドのさらに他の例を示す図
【図１１】実施の形態２におけるショットキーダイオー
ドのもう一つの例を示す図
【図１２】実施の形態２におけるショットキーダイオー
ドの変形例を示す図
【図１３】ショットキーダイオードの金属／半導体ショ
ットキー界面付近の拡大図
【図１４】従来のショットキーダイオードの断面図
【図１５】従来のショットキーダイオードを上方から見
た図
【符号の説明】
１０，７０ ショットキーダイオード １１ 半導体 １２ 基板 １３ 炭化珪素 １４ オーミック電極 １５，５１，６１，７１，１０１，１０２，１１１，１
１３，１２１，１２３絶縁体 １６，４１，５２，６２，７２，９１，１０２，１１
２，１２２ ショットキー電極 １７，６３ 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 邦方 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 横川 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 楠本 修 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山下 賢哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M104 AA03 BB05 CC01 CC03 DD09 DD16 DD26 DD68 DD78 FF06 FF11 FF13 FF34 GG03 HH16 HH18 HH20 5F044 EE01 EE04 EE11 EE21

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体と、半導体裏面に接するオーミック
    電極と、半導体表面に接する絶縁体と、半導体表面に接
    するショットキー電極と、絶縁体およびショットキー電
    極の少なくとも一部を覆う上部電極を有し、半導体との
    接触面において複数のショットキー電極が絶縁体で分離
    された構造を有する半導体素子。
  2. 【請求項２】半導体と、半導体裏面に接するオーミック
    電極と、半導体表面に接する絶縁体と、半導体表面に接
    するショットキー電極と、絶縁体とショットキー電極の
    少なくとも一部を覆う上部電極を有し、半導体との接触
    面において絶縁体がショットキー電極で分離された構造
    を有する半導体素子。
  3. 【請求項３】半導体が、基板上に形成された炭化珪素を
    含み、ショットキー電極が炭化珪素上に形成されてい
    る、請求項１または請求項２に記載の半導体素子。
  4. 【請求項４】基板が炭化珪素または珪素である、請求項
    ３に記載の半導体素子。
  5. 【請求項５】ショットキー電極を有する半導体素子への
    結線方法であって、絶縁体上に堆積された上部電極に結
    線し、結線部の下部に絶縁体が存在する、半導体素子へ
    の結線方法。
  6. 【請求項６】請求項１に記載の絶縁体およびショットキ
    ー電極の少なくとも一部を覆う上部電極への結線方法で
    あって、複数のショットキー電極を分離する絶縁体上に
    堆積された上部電極に結線し、結線部分の下部に絶縁体
    が存在する、請求項５に記載の半導体素子への結線方
    法。
  7. 【請求項７】請求項２に記載の絶縁体およびショットキ
    ー電極の少なくとも一部を覆う上部電極への結線方法で
    あって、ショットキー電極により分離された絶縁体上に
    堆積された上部電極に結線し、結線部分の下部に絶縁体
    が存在する、請求項５に記載の半導体素子への結線方
    法。
JP2000308756A 2000-10-10 2000-10-10 半導体素子および半導体素子への結線方法 Pending JP2002118268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000308756A JP2002118268A (ja) 2000-10-10 2000-10-10 半導体素子および半導体素子への結線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000308756A JP2002118268A (ja) 2000-10-10 2000-10-10 半導体素子および半導体素子への結線方法

Publications (1)

Publication Number Publication Date
JP2002118268A true JP2002118268A (ja) 2002-04-19

Family

ID=18789013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308756A Pending JP2002118268A (ja) 2000-10-10 2000-10-10 半導体素子および半導体素子への結線方法

Country Status (1)

Country Link
JP (1) JP2002118268A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
JP2012186239A (ja) * 2011-03-04 2012-09-27 Hitachi Ltd 窒化物半導体ダイオード
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US9472403B2 (en) 2005-03-04 2016-10-18 Siliconix Technology C.V. Power semiconductor switch with plurality of trenches
EP2953159A4 (en) * 2013-02-01 2016-11-09 Sii Semiconductor Corp SEMICONDUCTOR COMPONENT
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices
US9627553B2 (en) 2005-10-20 2017-04-18 Siliconix Technology C.V. Silicon carbide schottky diode
CN108666287A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(北京)有限公司 一种焊盘结构

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US9472403B2 (en) 2005-03-04 2016-10-18 Siliconix Technology C.V. Power semiconductor switch with plurality of trenches
US9627553B2 (en) 2005-10-20 2017-04-18 Siliconix Technology C.V. Silicon carbide schottky diode
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
JP2012186239A (ja) * 2011-03-04 2012-09-27 Hitachi Ltd 窒化物半導体ダイオード
EP2953159A4 (en) * 2013-02-01 2016-11-09 Sii Semiconductor Corp SEMICONDUCTOR COMPONENT
CN108666287A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(北京)有限公司 一种焊盘结构
CN108666287B (zh) * 2017-04-01 2020-07-28 中芯国际集成电路制造(北京)有限公司 一种焊盘结构

Similar Documents

Publication Publication Date Title
JP6529567B2 (ja) 半導体装置
JP5240966B2 (ja) 窒化ガリウム半導体素子
KR101503527B1 (ko) 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드
US5789311A (en) Manufacturing method of SiC Schottky diode
JP5037003B2 (ja) ショットキーバリアダイオードおよびその使用方法
EP2320465A1 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
JP6719090B2 (ja) 半導体素子
CN101569014A (zh) 肖特基势垒二极管
US20040031971A1 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP6980116B2 (ja) 酸化物半導体装置及びその製造方法
JP2002118268A (ja) 半導体素子および半導体素子への結線方法
JP2018032794A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110313071A (zh) 半导体装置
JP2014053393A (ja) ワイドギャップ半導体装置およびその製造方法
JP2004022878A (ja) 半導体装置およびその製造方法
JP2006196652A (ja) ＳｉＣ半導体素子
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2021124650A1 (ja) ショットキーバリアダイオード
JP2008541478A (ja) 炭化珪素デバイスおよびその製作方法
CN110379863A (zh) 一种碳化硅结势垒肖特基二极管
JP2000208813A (ja) ＧａＮ系半導体素子およびその製造方法
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
RU2318271C2 (ru) Высоковольтный полупроводниковый ограничитель напряжения (варианты)
JP4036075B2 (ja) ｐ型ＳｉＣ用電極の製造方法