JP2008541478A - 炭化珪素デバイスおよびその製作方法 - Google Patents
炭化珪素デバイスおよびその製作方法 Download PDFInfo
- Publication number
- JP2008541478A JP2008541478A JP2008512270A JP2008512270A JP2008541478A JP 2008541478 A JP2008541478 A JP 2008541478A JP 2008512270 A JP2008512270 A JP 2008512270A JP 2008512270 A JP2008512270 A JP 2008512270A JP 2008541478 A JP2008541478 A JP 2008541478A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- layer
- conductivity type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 294
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 291
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000000903 blocking effect Effects 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 173
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011247 coating layer Substances 0.000 claims description 8
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241000047703 Nonion Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
たとえばサイリスタのような高電圧炭化珪素（ＳｉＣ）デバイスが提供される。第１の導電型を有する第１のＳｉＣ層が第２の導電型を有する電圧遮断用ＳｉＣ基板の第１の表面上に備えられる。ＳｉＣの第１の領域が第１のＳｉＣ層上に備えられ、この領域は第２の導電型を有する。ＳｉＣの第２の領域が第１のＳｉＣ層内に備えられる。ＳｉＣの第２の領域は第１の導電型を有し、ＳｉＣの第１の領域に隣接している。第１の導電型を有する第２のＳｉＣ層が電圧遮断用ＳｉＣ基板の、第１の表面とは反対側の第２の表面上に備えられる。第１、第２、および第３の電極がそれぞれＳｉＣの第１の領域、ＳｉＣの第２の領域、および第２のＳｉＣ層上に備えられる。高電圧ＳｉＣデバイスの作製に関する方法も提供される。
Description
本発明は電力半導体デバイスと電力半導体デバイスの作製方法に関するものであり、より具体的には高電圧炭化珪素デバイスと高電圧炭化珪素デバイスの作製方法に関するものである。
電力デバイスは大電流を運び高電圧を支持するために広く用いられている。最近の電力デバイスは一般には単結晶シリコン半導体材料から作製されている。電力デバイスの１形態がサイリスタである。サイリスタはオフ状態からオン状態へ、またはその逆にスイッチができる双安定パワー半導体デバイスである。サイリスタ、高電力バイポーラ接合トランジスタ（ＨＰＢＪＴ）或は電力用金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようなパワー半導体デバイスは大量の電流を制御したり通過させたり、また高い電圧を遮断することのできる半導体デバイスである。
サイリスタは一般的によく知られていて、通常は陽極、陰極、およびゲートの３端子を持つ。サイリスタはゲートと陰極間に短い電流パルスを印加するとオンになる。サイリスタが一旦オンになると、ゲートはデバイスをオフに切り替える制御ができなくなる。オフに切り替えるのは陽極と陰極間に逆バイアスを印加することによって達成される。しかしながら、特別設計のゲート・ターンオフ・サイリスタ（ＧＴＯ）は通常は逆方向ゲート・パルスによってオフになる。ＧＴＯサイリスタはある種のトリガー入力によって導通となり、その後はダイオードのように振舞う。
サイリスタは過渡電流ｄｉ／ｄｔおよびｄｖ／ｄｔ容量という観点では非常に素朴なデバイスである。通常のシリコンサイリスタにおける順方向電圧（ＶＦ）ドロップは約１．５Ｖ から２Ｖの範囲であり、いくつかのより高い電力のデバイスでは約３Ｖである。それゆえに、サイリスタは大量の電流を制御、或は通過させることができて、高電圧を効率的に遮断する（すなわち、電圧スイッチする）ことができる。ＶＦが所定の電流におけるデバイスのオン状態の電力損失を決めるが、スイッチング電力損失が高い動作周波数でのデバイスの接合温度に影響を及ぼす支配的な要因である。このために通常のサイリスタを用いて可能なスイッチング周波数は、他の多くの電力デバイスに比べて制限される。
サイリスタの２つのパラメータは内蔵電位（これは与えられた半導体材料のバンドギャップによって決められる）と固有オン抵抗（すなわち、デバイスがオンになったときの直線領域のデバイス抵抗）である。サイリスタの固有オン抵抗は通常はできるだけ小さくして、サイリスタに印加される所定の電圧に対して単位面積当たり大きな電流を供給できるようにしている。固有オン抵抗が小さいほど、所定の電流定格に対してＶＦドロップが小さくなる。所定の半導体材料に対して最小のＶＦはその内蔵電位（電圧）である。
従来のサイリスタのいくつかは、シリコン制御整流器（ＳＣＲ）の例のようにシリコン（Ｓｉ）或は砒化ガリウム（ＧａＡｓ）を用いて製作されている。しかしながら、ＳｉあるいはＧａＡｓで形成されたサイリスタは少数キャリア寿命やドリフト領域の厚さのような、ＳｉあるいはＧａＡｓの材料それ自体に原因するある種の特性限界を持つ。固有オン抵抗に寄与する最大の要因はサイリスタの、厚い、ドーピング濃度の低いドリフト領域の抵抗である。ＭＯＳＦＥＴのような多数キャリアデバイスでは固有オン抵抗は軽くドープされたドリフト層のドーピング濃度と厚さで決まる。少数キャリア（或はバイポーラ）デバイスでは、電子と正孔の両方のキャリアがこのドリフト層に注入され、固有オン抵抗を大幅に低下させる。この効果は電導度変調とよばれる。サイリスタの定格電圧が増加すると、通常、ドリフト領域の厚さが増加し、ドリフト領域のドーピング濃度が減少する。効果的な電導度変調のためには、通常は非常に長い少数キャリア寿命が必要となる。同時に、ドリフト層の体積が増大するためにドリフト層に蓄積されるキャリア数が通常は増加する。それゆえに、高い遮断電圧を有するデバイスでは、スイッチング時間と周波数を決定する要因である、ドリフト層内の過剰キャリアを取り除くために要する時間が劇的に増大する。
電力デバイスを開発する努力の１側面に炭化珪素（ＳｉＣ）デバイスを電力デバイスとして用いる方向がある。炭化珪素はシリコンに比べると広いバンドギャップ、小さな誘電率、高い破壊電界強度、大きな熱伝導率、および大きな飽和電子ドリフト速度を持つ。これらの特性のために炭化珪素電力デバイスは従来のシリコンベースの電力デバイスに比べて高温で、高い電力レベルで、小さな固有オン抵抗を持って、高いスイッチング周波数を持って動作することが期待される。シリコンデバイスに対する炭化珪素デバイスの優位性に関する理論的な解析は非特許文献１に見ることができる。非特許文献１の開示内容は、参照することによって、全体をここで開示されているかのように、ここに取り込まれているものとする。炭化珪素で作製されるサイリスタは本発明の譲受人に譲渡された特許文献１、発明者エドモンド（Ｅｄｍｏｎｄ）ら、発明の名称「炭化珪素サイリスタ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｔｈｙｒｉｓｔｏｒ）」に記述されている。この特許文献１の開示内容は、参照することによって、全体をここで開示されているかのように、ここに取り込まれているものとする。
炭化珪素が潜在的に優位であるとされるが、炭化珪素でサイリスタを含む電力デバイスを作製することは困難である。例えば、これらの高電圧デバイスは通常、厚さが約３００μｍから約４００μｍまでの範囲の、高濃度ドープされたｎ型炭化珪素基板上に軽くドープされたエピタキシャル層を用いて形成される。低抵抗率のｐ型炭化珪素基板は入手できない。これは手に入るアクセプタ（アルミニウムとホウ素）が深いエネルギー準位を作り、キャリアの凍結をもたらしてしまうからである。このような理由で、ｎ型基板だけを用いなければならず、その結果、得られる高電圧デバイスの極性を制限することになってしまう。例えばｐ−チャネル絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）およびｐｎｐｎサイリスタだけしか実現できない。更に、実現できるデバイスは１方向の電圧を遮断することができるだけである。
さらには、基板とエピタキシャル層の界面でブロッキング接合を形成するためには、平坦な端面終端構造を形成するか、端面斜面化工程を用いてデバイスの端面での未成熟降伏が起こりにくくしなければならない。デバイスの裏面上に平坦な端面終端構造を形成することは困難であり、３００μｍから４００μｍの厚さのｎ型基板を除去した後に多くの処理工程が必要になるので、実現するのに経費がかかる。端面の斜面化は基板を通してのエッチング工程、或はデバイスの側面の磨き／研磨工程を含み、電圧遮断用エピタキシャル層が基板に比べて通常ははるかに薄いのでこれは困難である。
本発明のいくつかの実施例は高電圧炭化珪素（ＳｉＣ）デバイスを提供するものである。第１の導電型を有する第１のＳｉＣ層が第２の導電型を有する電圧遮断用ＳｉＣ基板の第１の表面上に備えられる。第２の導電型を有するＳｉＣの第１の領域が該第１のＳｉＣ層上に備えられる。ＳｉＣの第２の領域が該第１のＳｉＣ層内に備えられる。該ＳｉＣの第２の領域は第１の導電型を有し、該ＳｉＣの第１の領域に隣接している。第１の導電型を有する第２のＳｉＣ層が該電圧遮断用ＳｉＣ基板の、第１の表面とは反対側の第２の表面上に備えられる。第１および第２の電極がそれぞれ該ＳｉＣの第１の領域および該第２のＳｉＣ層の上に備えられる。
本発明の更なる実施例では、電圧遮断用基板は約１．０ｘ１０１５ｃｍ−３以下のキャリア密度を有する４Ｈ−ＳｉＣの高純度基板を含んでいる。電圧遮断用基板は約１００ μｍより厚い厚さを有している。第１の導電型はｐ型ＳｉＣであってよく、第２の導電型はｎ型ＳｉＣであってよい。代替として、第１の導電型はｎ型ＳｉＣであってよく、第２の導電型はｐ型ＳｉＣであってよい。
本発明のなお更なる実施例では、第１のＳｉＣ層は約１．０ｘ１０１５ｃｍ−３から約１．０ｘ１０１９ｃｍ−３までの範囲のキャリア密度を有する。第２のＳｉＣ層は約１．０ｘ１０１６ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を有する。ＳｉＣの第１の領域は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を有する。
本発明のいくつかの実施例では、第１のＳｉＣ層は約０．１μｍから約２０．０μｍまでの範囲の厚さを有する。第２のＳｉＣ層は約０．５ μｍから約５０．０μｍまでの範囲の厚さを有する。ＳｉＣの第１の領域は約０．１ μｍから約１０.０μｍまでの範囲の厚さを有する。
本発明の更なる実施例では、ＳｉＣ デバイスはサイリスタである。ＳｉＣの第１の領域はサイリスタの陽極領域であり、ＳｉＣの第２の領域はサイリスタのゲート領域であり、第２のＳｉＣ層はサイリスタの陰極領域である。第３の電極がＳｉＣの第２の領域上に備わっている。第１、第２、および第３の電極はそれぞれ陽極電極、陰極電極，およびゲート電極である。デバイスは第１、第２、および第３の電極上に、それぞれ、第１、第２、および第３の被覆層を更に含んでもよい。
本発明のなお更なる実施例では、ＳｉＣの第２の領域は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を有していて、約０．１μｍから約２．０μｍまでの範囲で第１のＳｉＣ層内へ伸びている。電圧遮断用基板は双方向電圧遮断用の層であり、端面終端構造を有している。本発明の或る実施例では、電圧遮断用基板はボール型に成長した基板である。端面終端構造は電圧遮断用基板の第１の表面と第１のＳｉＣ層との間に第１のブロッキング接合を備え、電圧遮断用基板の第２の表面と第２のＳｉＣ層との間に第２のブロッキング接合を備える。
本発明のいくつかの実施例は炭化珪素 (ＳｉＣ) サイリスタを提供するものである。第１の導電型を有する第１のＳｉＣ層は第２の導電型を有する電圧遮断用ＳｉＣ基板の第１の表面上に備えられる。ＳｉＣ陽極領域は第１のＳｉＣ層上に備えられて、第２の導電型を有している。ＳｉＣゲート領域は該第１のＳｉＣ層内に備えられる。ＳｉＣゲート領域は第１の導電型を有し、該ＳｉＣ陽極領域に隣接する。第１の導電型を有するＳｉＣ陰極層は該電圧遮断用ＳｉＣ基板の、該第１の表面とは反対側の第２の表面上に備えられる。陽極電極、ゲート電極 、および陰極電極はそれぞれＳｉＣ陽極領域、ＳｉＣゲート領域、およびＳｉＣ陰極層上に備えられる。
本発明はおもに高電圧デバイスおよびサイリスタを参照して上に記しているが、高電圧デバイスおよびサイリスタを作製する方法もここに提供される。
さて本発明は、本発明の実施例が示されている添付の図面を参照して以下により完全に記述する。しかしながら本発明は、いろいろ別の形態で実施されることもあるので、ここに開示した実施例だけに制限されていると考えるべきではない。むしろ、この開示事項が完全であり、完璧であり、本発明の技術範囲を当業者に完全に伝達するように、これらの実施例が提供されているものである。図においては、層や領域のサイズや相対的な大きさは説明を明瞭にするために誇張されている。ある要素や層が他の要素や層「の上に」、「に接続して」、あるいは「に結合して」といわれた場合に、それが他の要素の直接上に、接続して、或は結合している場合もあれば、介在する要素或は層が存在してもよいということは理解されよう。それと比べて、或る要素が他の要素或は層「の直接上に」、「に直接接合して」或は「に直接結合して」いると言われた時には、介在する要素や層は存在しない。全体を通して同様の番号は同様の要素を指している。ここで用いられるように、「および／または」という用語は、関連して挙げられた項目を１つ以上含むすべてのいかなる組み合わせを含むものである。
「第１の」、「第２の」などという用語はここではいろいろな要素、部品、領域，層および／または区画を記述するために用いられるが、これらの要素、部品、領域，層および／または区画はこれらの用語によって制限されるものではない、ということは理解されよう。これらの用語は１つの要素、部品、領域，層および／または区画を他の要素、部品、領域，層および／または区画から区別するためだけに用いられる。このように以下に論じられる第１の要素、部品、領域，層および／または区画は、本発明の教えるところから逸脱することなしに、第２の要素、部品、領域，層および／または区画ということもできる。
さらに、「より下に」あるいは「底に」および「より上に」あるいは「最上部に」などという相対関係を表す用語は、図に示されたような１つの要素の他の要素に対する関係を記述するためにここでは用いられる。相対的な関係を表す用語は、図に示された方位に加えて、デバイスの異なる方位に広げることも意図されているものと理解されよう。たとえば、図の中のデバイスが逆さまになった場合には、他の要素の「下側に」にあると記述された要素は、このときは、他の要素の「上側に」向くであろう。それゆえに、例としてあげた用語「下側に」は図の特定の方位に依存して「下側に」と「上側に」の両方の方位に拡大するものとする。同様に、１つの図の中のデバイスが逆さまになった場合は、他の要素「の下に」あるいは「の下方に」として記述された要素は、そのときは、他の要素「の上方に」向くであろう。それゆえに、例としてあげた「の下に」あるいは「の下方に」という用語は「の上方に」と「の下方に」の両方の方位に拡大できるものとする。
本発明の実施例は本発明の理想化された実施例を概略的に示す断面図を参照してここに記述される。それゆえ、例えば製作技術および／または公差などに原因して、本図面の形からの変形が起こりうる。このように、本発明の実施例はここに示した領域の特定の形にだけ限定しようとするものではなく、例えば製造技術に由来する変形を含んだものであるべきである。例えば、長方形で示されているイオン注入された領域は、通常は、丸まっていたり、湾曲していたりする。或はまた、イオン注入濃度は、先端部でイオン注入領域から非イオン注入領域へ階段的に変化するのではなく、勾配をもって変化する。同様に、イオン注入によって形成された埋め込み領域というのは埋め込み領域とイオン注入が行われた表面の間の領域にも実際はいくらかの注入イオンが存在している。このように図に示される領域は本来、概略的であり、その形はデバイスのある領域の形を正確に示そうとするものではなく、本発明の技術範囲を制限しようとするものでもない。
本発明の実施例は、いろいろな層／領域に対して特定の極性の電導型に言及して記述されている。しかしながら、当業者には理解されるところであるが、領域／層の極性は逆になって、反対の極性のデバイスを提供することになってもよい。例えば「第１の導電型」および「第２の導電型」という用語はｎ型或はｐ型のような反対の電導型を言っているが、ここに記述され図示されているそれぞれの実施例はその相補型の実施例も含んでいるものとする。
本発明のいくつかの実施例は、ここで議論するように、炭化珪素の電圧遮断用基板を含んだサイリスタおよび／または他の電力デバイスを提供するものである。このように、本発明の実施例がサイリスタについて記述していても、本発明の実施例は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、或は他の高電圧電力デバイスのような他のデバイスにも用いてもよい。
本発明のいくつかの実施例によれば、高電圧電力デバイスが電圧遮断用基板上に提供される。このように電圧遮断して、キャリア注入するｐｎ接合は電圧遮断用基板の第１と第２の対向する面上に炭化珪素層を形成することによって備えられる。すなわち電圧遮断用基板は双方向遮断能力を持つ高電圧デバイスを提供することを可能とする。更に、ここに議論する本発明のいくつかの実施例によれば、終端構造を備えるために約３００μｍから約４００μｍまでの範囲の基板を除去することはもはや必要ないので、それゆえに、多重方向の電圧遮断を可能にする。（電圧遮断用基板とその上に形成された層との間である）ｐｎブロッキング接合の位置が明瞭に規定されており、電圧遮断用の層（基板）がデバイスの厚さの大部分を占めているので、本発明のいくつかの実施例によれば端面の斜面化工程も簡単化される。このように、本発明のいくつかの実施例によれば、高電圧デバイスはｎ型および／またはｐ型炭化珪素基板上に実現され、これは更にここで議論するように、高電圧デバイスにおいて可能となる極性を増加させることになる。
ここに用いられているように、「電圧遮断用基板」とは高電圧デバイスのための双方向電圧遮断用の層を提供することができるｎ型あるいはｐ型高純度炭化珪素基板を指している。本発明のいくつかの実施例では、電圧遮断用基板は約１．０ｘ１０１５ｃｍ−３以下のキャリア密度を持ち、約１００ μｍより厚い厚さを持つ４Ｈ−ＳｉＣ基板である。電圧遮断用基板と電圧遮断用基板を作製する方法に関する詳細は本発明の譲受人に譲渡された米国特許出願第ｘｘ／ｘｘｘ、ｘｘｘ号（クライアント参照番号第Ｐ０４７５）、２００５年２月７日出願、発明の名称「少数キャリア寿命が増大した炭化珪素結晶を製造する工程（Ｐｒｏｃｅｓｓ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ Ｈａｖｉｎｇ Ｉｎｃｒｅａｓｅｄ Ｍｉｎｏｒｉｔｙ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅｓ）」、に記述されている。この文献の開示内容は参照することによって、あたかも全体がここに開示されているかのように、ここに取り込まれているものとする。
さて、図１を参照して、本発明のいくつかの実施例による高電圧炭化珪素デバイスを議論しよう。図１に示すように、炭化珪素（ＳｉＣ）電圧遮断用基板１０が提供されている。上に論じたように、基板１０の極性は多形の３Ｃ，２Ｈ，４Ｈ、６Ｈあるいは１５Ｒをもつｎ型あるいはｐ型ＳｉＣである。例示目的だけのために、図１に示された本発明の実施例により論じられるデバイスはｐ型ＳｉＣ基板１０を含み、それゆえ、ｐｎｐｎデバイスがここで論じられるものとしよう。本発明のいくつかの実施例では、基板１０は約１．０ｘ１０１５ｃｍ−３以下のキャリア密度を持ち、約１００μｍより厚い厚さを持つ高純度４Ｈ−ＳｉＣ基板である。
本発明のいくつかの実施例では、基板１０はボール型に成長した基板である。ボール型に成長した基板は本発明の譲受人に譲渡された米国特許出願第１０／６８６，７９５号２００３年１０月１６日出願、発明の名称「ボール型に成長した炭化珪素のドリフト層を用いた電力半導体デバイスを形成する方法およびそれによって形成された電力半導体デバイス（Ｍｅｔｈｏｄｓ ｏｆ Ｆｏｒｍｉｎｇ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ｕｓｉｎｇ Ｂｏｕｌｅ−Ｇｒｏｗｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｄｒｉｆｔ Ｌａｙｅｒｓ ａｎｄ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ Ｆｏｒｍｅｄ Ｔｈｅｒｅｂｙ）」に記述されている。この文献の開示内容は参照することによって、あたかも全体がここに開示されているかのように、ここに取り込まれているものとする。
図１に更に示してあるように、第１のＳｉＣ層１４が基板１０の第１の表面１０Ａ上に備えられる。第１のＳｉＣ層１４はｐ型あるいはｎ型のＳｉＣのエピタキシャル層またはイオン注入層である。当業者にはよく知られていることであるが、炭化珪素のドープされた領域はエピタキシャル成長および／またはイオン注入によって形成される。例えば、炭化珪素のｐ型領域はｐ型ドーパントの存在する中でのエピタキシャル成長によって、或はアンドープ、ｐ型あるいはｎ型エピタキシャル層にｐ型ドーパントをイオン注入することによって形成される。エピタキシャル成長でできる構造はイオン注入でできる構造とは異なる。このように「エピタキシャル領域あるいは層」あるいは「イオン注入された領域あるいは層」という用語は炭化珪素の異なる領域を構造的に区別している。
図１に示した本発明の実施例によれば、第１のＳｉＣ層１４はｐ型基板１０上に備えられたｎ型エピタキシャル層である。ｎ型ＳｉＣ エピタキシャル層１４は約１．０ｘ１０１５ｃｍ−３から約１．０ｘ１０１９ｃｍ−３までの範囲のキャリア密度を持ち、約０．１μｍから約２０．０μｍまでの範囲の厚さをもつ。
第２のＳｉＣ層１２が基板１０の第２の表面１０Ｂ上に備えられる。第２のＳｉＣ層１２はｐ型或はｎ型ＳｉＣエピタキシャル層或はイオン注入された層である。図１に示された本発明の実施例によれば、第２のＳｉＣ層１２はｐ型基板１０の第２の表面１０Ｂ上に備えられたｎ＋エピタキシャル層である。ここに用いられているように、「ｐ＋」あるいは「ｎ＋」は同一の、或は別の層、或は基板の隣接する、或は他の領域に存在するキャリア密度よりも高いキャリア密度によって区画された領域を指している。同様に「ｐ−」あるいは「ｎ−」は同一の、或は別の層、或は基板の隣接する、或は他の領域に存在するキャリア密度よりも低いキャリア密度によって区画された領域を指している。ｎ＋エピタキシャル層１２は本発明のいくつかの実施例によるサイリスタの陰極領域を供給するものである。ｎ＋エピタキシャル層１２は約１．０ｘ１０１６ｃｍ−３ から約１．０ｘ１０２１ｃｍ−３の範囲のキャリア密度をもち、約０．５μｍから約５０．０μｍの範囲の厚さをもつ。
ＳｉＣの第１の領域２２は第１のＳｉＣ層１４上に備えられる。図１に示した本発明の実施例では、ＳｉＣの第１の領域２２はＳｉＣのｐ＋の領域であり、本発明のいくつかの実施例によるサイリスタの陽極フィンガー／陽極領域を提供するものである。ＳｉＣのｐ＋ の領域２２は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、約０．１μｍから約１０.０μｍまでの範囲の厚さをもつ。
ＳｉＣの第２の領域２０は第１のＳｉＣ層１４の中に備えられている。図１に示した本発明の実施例では、ＳｉＣの第２の領域２０はＳｉＣのｎ＋領域であり、本発明のいくつかの実施例によるサイリスタのゲート領域を提供する。ＳｉＣのｎ＋領域２０は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、約０．１から約２．０μｍまでの範囲で第１のＳｉＣ層１４の中に伸びている。
オーミック電極２６、２８および３０がそれぞれＳｉＣの第２の領域２０、ＳｉＣの第１の領域２２および第２のＳｉＣ層１２上に備えられる。ここに用いられるように、「オーミック電極」という用語は,Ｖを電極の両端の電圧、Ｉを電流とした時に、実質的にすべての期待される動作周波数と電流において,電極に関するインピーダンスがインピーダンス＝Ｖ／Ｉという関係式で実質的に与えられるという性質を持つ電極を指している（すなわち、オーミック電極に関わるインピーダンスはすべての動作周波数において実質的に同じである）。オーミック電極２６、２８および３０は,本発明のいくつかの実施例によるサイリスタに対しては,それぞれゲート電極、陽極電極、および陰極電極を提供する。本発明のいくつかの実施例では、ＳｉＣの第２の領域２０および第２のＳｉＣ層１２のようなｎ＋領域上に備えられるオーミック電極は、例えば、ニッケル（Ｎｉ）電極を含む。さらに、たとえばＳｉＣの第１の領域２２のようなｐ＋領域上に備えられるオーミック電極は、例えば、Ａｌ／（チタン（Ｔｉ）） 電極のようなアルミニウム（Ａｌ）ベースの電極を含む。これらの金属は例示目的のためだけに提供されたものであり、本発明の技術範囲を逸脱することなしに、他の適当な金属も用いることができるということは理解されよう。金属被覆層３２、３４、３６がオーミック電極２６、２８、３０上にそれぞれ設けられる。これらの金属被覆層は、例えば、金、銀、アルミニウム、白金、および／または銅を含む。被覆層として他の適当な高電導率金属を用いてもよい。被覆層３２、３４および３６は約０．５μｍから約２０μｍまでの範囲の厚さを持つ。被覆層３２、３４および３６が存在するために、当業者には理解されるように、半田付けおよび／またはワイヤ・ボンディング時に適したデバイスを提供することになる。
図１に更に示されているように、本発明のいくつかの実施例によれば、デバイスの端部は斜面化されている。端面斜面化工程は端面終端構造を備えるために行われる。本発明のいくつかの実施例によれば、ｐｎブロッキング接合が基板１０の第１の表面１０Ａと第１のＳｉＣ層１４との間、基板１０の第２の表面１０Ｂと第２のＳｉＣ層１２との間に備わっている。端面斜面化は非特許文献２に詳細に論じられている。その内容は参照することによって、あたかも全体が開示されているかのように、ここに取り込まれているものとする。
図１に関連して論じた本発明の実施例は、ｐｎｐｎサイリスタを含んでいるが、本発明の実施例はこの構成に限定されるものではない。例えば、反対の電導型を持つデバイスも供給される。特に、本発明の技術範囲を逸脱することなしに、ｎ型ＳｉＣ基板１０と、基板１０の第１の表面１０Ａ上のｐ型の第１のＳｉＣ層１４と、基板１０の第２の表面１０Ｂ上のＳｉＣのｐ＋層１２と、ｎ＋ＳｉＣの第１の領域２２と、およびｐ＋ＳｉＣの第２の領域２０とを持つデバイスが供給される。
図１に関して上に論じたように、本発明のいくつかの実施例によるデバイスは、双方向電圧遮断用の層を備えることができる電圧遮断用基板上に備えられている。電圧遮断用基板上にデバイスを備えることは、ｐ型およびｎ型の電導率を持つ基板を持つ高電圧電力デバイスを供給することを可能とし、これはデバイスで実現可能な極性を増加させることになる。更に、基板の表面とその上に備わった層との間のｐｎ接合は容易に識別できるので、ここに論じたように多方向の遮断ができるデバイスを提供できることになる。
さて、図２Ａから２Ｆまでを参照して、本発明のいくつかの実施例による電圧遮断用基板上の電力デバイス、例えばサイリスタを作製する処理ステップを論じよう。図２Ａに示すように、第１のＳｉＣ層１４が炭化珪素（ＳｉＣ）電圧遮断用基板１０の第１の表面１０Ａ上に形成される。ＳｉＣ基板１０はｎ型或はｐ型炭化珪素である。例示の目的のためだけに、図２Ａから図２ＦのＳｉＣ基板１０はｐ型ＳｉＣ基板であるとする。本発明のいくつかの実施例では、基板１０は約１．０ｘ１０１５ｃｍ−３以下のキャリア密度を持ち、約１００μｍより厚い厚さを持つ高純度４Ｈ‐ＳｉＣ基板である。本発明のいくつかの実施例では、電圧遮断用基板は本発明の譲受人に譲渡された米国特許出願第ｘｘ／ｘｘｘ、ｘｘｘ号（クライアント参照番号第Ｐ０４７５）、２００５年２月７日出願、発明の名称「少数キャリア寿命が増大した炭化珪素結晶を製造する工程（Ｐｒｏｃｅｓｓ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｃｒｙｓｔａｌｓ Ｈａｖｉｎｇ Ｉｎｃｒｅａｓｅｄ Ｍｉｎｏｒｉｔｙ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅｓ）」、にて議論されている方法を用いて作製される。この文献の開示内容は参照することによってここに取り込まれているものとする。
第１のＳｉＣ層１４はｐ型あるいはｎ型炭化珪素層であり、基板１０の第１の表面１０Ａ上に成長されるか、或は本発明の技術範囲を逸脱することなしに基板１０の第１の表面１０Ａ内にイオン注入されてもよい。第１のＳｉＣ層１４がｎ型にイオン注入される領域のときは、例えば、窒素或は燐イオンがイオン注入される。一方、第１のＳｉＣ層がｐ型にイオン注入される領域のときは、Ａｌ或はホウ素（Ｂ）イオンがイオン注入される。図２Ａから図２Ｆまでに関して議論される本発明の実施例では、第１のＳｉＣ層１４はｐ型基板１０の第１の表面１０Ａ上に形成されたｎ型エピタキシャル層である。ｎ型ＳｉＣエピタキシャル層１４は約１．０ｘ１０１５ｃｍ−３から約１．０ｘ１０１９ｃｍ−３までの範囲のキャリア密度を持ち、約０．１μｍから約２０．０ μｍまでの範囲の厚さを持つ。
第２のＳｉＣ層１２は基板１０の第２の表面１０Ｂ上に形成される。第２のＳｉＣ層１２はｐ型あるいはｎ型ＳｉＣであり、基板の第２の表面１０Ｂ上に成長されてもよいし、基板１０の第２の表面１０Ｂ内にイオン注入されてもよい。図２Ａから図２Ｆにおける本発明の実施例によれば、第２のＳｉＣ層１２はｐ型基板１０の第２の表面１０Ｂ上に備えられたｎ＋エピタキシャル層である。ｎ＋エピタキシャル層１２は本発明のいくつかの実施例によるサイリスタの陰極領域を提供する。ｎ＋エピタキシャル層１２は約１．０ｘ１０１６ｃｍ−３ から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を持ち、約０．５μｍから約５０．０μｍまでの範囲の厚さを持つ。
第３のＳｉＣ層１６は第１のＳｉＣ層１４上に形成される。第３のＳｉＣ層１６はｐ型あるいはｎ型ＳｉＣであり、第１のＳｉＣ層１４の表面上に成長されるか、第１のＳｉＣ層１４の表面内にイオン注入されて形成される。図２Ａから図２Ｆまでに示した本発明の実施例によれば、第３のＳｉＣ層１６は第１のＳｉＣ層１４の表面上に備えられたｐ＋エピタキシャル層である。第３のＳｉＣ層１６は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、約０．１から約１０.０ μｍまでの範囲の厚さをもつ。
さて図２Ｂと図２Ｃを参照すると、ＳｉＣの第１の領域２２が、ＳｉＣの第１の領域２２の位置に対応する開口をもつマスク層１００によって第３のＳｉＣ層１６をパターン化することによって形成される。このようにして、ＳｉＣの第１の領域２２が第１のＳｉＣ層１４上に備えられる。上に論じたように、ＳｉＣの第１の領域２２は本発明のいくつかの実施例によるサイリスタの陽極フィンガー／陽極領域を提供する。
図２Ｃに更に示すように、ＳｉＣの第２の領域２０は第１のＳｉＣ層１４内にイオン注入で形成される。（不図示の）イオン注入マスクが備えられて、注入イオンをＳｉＣの第２の領域２０上に収束する。図２Ｃに示された本発明の実施例では、ＳｉＣの第２の領域２０はＳｉＣのｎ＋領域であり、それゆえに、イオン注入されるイオンは、例えば窒素或は燐イオンである。ＳｉＣの第２の領域２０は、本発明のいくつかの実施例によるサイリスタのゲート領域を提供するものである。ＳｉＣのｎ＋領域２０は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を持ち、イオン注入された領域は約０．１から約２．０μｍまでの範囲で第１のＳｉＣ層１４の内部へ伸びている。
図２Ｄに示したように、本発明のいくつかの実施例によればデバイスの端部は斜面化される。斜面化は例えばプラズマ・エッチングや機械的な研磨によって行われる。端面の斜面化工程は端面終端構造を提供するために行われる。本発明のいくつかの実施例によれば、ｐｎブロッキング接合が基板１０の第１の表面１０Ａと第１のＳｉＣ層１４との間、基板１０の第２の表面１０Ｂと第２のＳｉＣ層１２との間に備わっている。端面斜面化は非特許文献２に詳細に論じられている。その内容は参照することによってここに取り込まれているものとする。（不図示の）犠牲酸化膜層がデバイスの表面上に形成され、除去されて、端面斜面化工程の間に生じたデバイスの表面の損傷を修復する。
図２Ｅを参照して、ＳｉＣの第２の領域２０、ＳｉＣの第１の領域２２および第２のＳｉＣ層１２上に金属を成膜してそれぞれ第１、第２、および第３の電極２６、２８、および３０を設ける。当業者には理解されることであるが、酸化層をデバイスの表面に形成して、第１、第２、および第３の電極２６、２８、および３０に対応する窓を酸化層内に開ける。したがって金属が窓の中に成膜される。上に論じたように、ニッケル（Ｎｉ）がｎ＋領域上のオーミック電極として成膜され、Ａｌ／ＴｉのようなＡｌベースの金属化合物がｐ＋領域上のオーミック電極として成膜される。オーミック電極２６、２８、および３０は本発明のいくつかの実施例によるサイリスタの、それぞれ、ゲート電極、陽極電極、陰極電極を提供する。金属が成膜されると、成膜された金属は不活性雰囲気中で約５００℃から約１２００℃までの範囲の温度で熱処理される。
図２Ｆを参照すると、オーミック電極２６、２８、および３０上に金属を成膜して、それぞれ金属被覆層３２、３４および３６を提供する。これら金属被覆層は例えば金、銀、アルミニウム、白金、および／または銅を含む。他の適当な高電導率金属を被覆層として用いてもよい。被覆層３２、３４、および３６は約０．５μｍから約１０μｍまでの範囲の厚さを持つ。当業者には理解されることであるが、被覆層３２、３４、および３６が存在すると半田付けおよび／またはワイヤ・ボンディングに適したデバイスを提供することになる。
本発明の実施例による高電圧デバイスの作製におけるプロセス工程はここに示した特定の順序で論じられてきたが、当業者には理解されることであるが、本発明の技術範囲を逸脱することなしに、図２Ａから図２Ｆまでの工程の順序は変えてもよい。したがって、本発明はここに記述された作業の順序に正確に制限されるものと思ってはいけない。本発明は本開示事項に照らして当業者には明らかである作製の他の順序に広げることも意図されている。
ここでは高電圧デバイスの特定の実施例、例えばサイリスタが論じられたが、本発明の実施例はこの構成に限定されるものではない、ということも理解されるであろう。例えば、本発明のいくつかの実施例によるデバイスは光活性のデバイスのでもよい。例えば光活性デバイスは本発明の譲受人に譲渡された特許文献２、発明の名称「大面積炭化珪素デバイスおよびその製作方法（Ｌａｒｇｅ Ａｒｅａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｍｅｔｈｏｄｓ Ｔｈｅｒｅｆｏｒ）」に論じられている。その開示内容は参照することによって、あたかも全体が開示されているかのように、ここに取り込まれているものとする。
図面と記述において本発明の典型的で好適なる実施例が開示された。特有の用語が用いられているが、それらは一般的な記述目的のためだけに用いられていて、制限することを目的とするものではない。本発明の技術範囲は引き続く請求項において開示されている。
Claims (34)
- 高電圧炭化珪素 （ＳｉＣ) デバイスであって、
第２の導電型を有する電圧遮断用ＳｉＣ基板の第１の表面上の、第１の導電型を有する第１のＳｉＣ層と、
第１のＳｉＣ層上にあって第２の導電型を有するＳｉＣの第１の領域と、
第１のＳｉＣ層内にあって第１の導電型を有し、ＳｉＣの第１の領域に隣接しているＳｉＣの第２の領域と、
電圧遮断用ＳｉＣ基板の、第１の表面とは反対側の第２の表面上にあり、第１の導電型を有する第２のＳｉＣ層と、
ＳｉＣの第１の領域および第２のＳｉＣ層上にあるそれぞれ第１と第２の電極と、
を備えたことを特徴とするデバイス。 - 電圧遮断用基板はキャリア密度が約１．０ｘ１０１５ｃｍ−３以下の４Ｈ−ＳｉＣ高純度基板を含んで構成されていることを特徴とする請求項１に記載のデバイス。
- 電圧遮断用基板は約１００ μｍより厚い厚さを有することを特徴とする請求項２に記載のデバイス。
- 第１の導電型はｐ型ＳｉＣを含み、第２の導電型はｎ型ＳｉＣを含むことを特徴とする請求項１に記載のデバイス。
- 第１の導電型はｎ型ＳｉＣを含み、第２の導電型はｐ型ＳｉＣを含むことを特徴とする請求項１に記載のデバイス。
- 第１のＳｉＣ層は約１．０ｘ１０１５ｃｍ−３から約１．０ｘ１０１９ｃｍ−３までの範囲のキャリア密度をもち、
第２のＳｉＣ層は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、
ＳｉＣの第１の領域は約１．０ｘ１０１６ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を持つことを特徴とする請求項１に記載のデバイス。 - 第１のＳｉＣ層は約０．１μｍから約２０．０μｍまでの範囲の厚さを持ち、
第２のＳｉＣ層は約０．５μｍから約５０．０μｍまでの範囲の厚さを持ち、
ＳｉＣの第１の領域は約０．１μｍから約１０.０μｍまでの範囲の厚さを持つことを特徴とする請求項１に記載のデバイス。 - ＳｉＣデバイスはサイリスタを含み、ＳｉＣの第１の領域はサイリスタの陽極領域を含み、ＳｉＣの第２の領域はサイリスタのゲート領域を含み、第２のＳｉＣ層はサイリスタの陰極領域を含んで構成されることを特徴とする請求項１に記載のデバイス。
- ＳｉＣの第２の領域上に第３の電極を更に備えていて、第１、第２、および第３の電極がそれぞれ陽極電極, 陰極電極、および ゲート電極を含んで構成されていることを特徴とし、デバイスが第１、第２、および第３の電極上にそれぞれ第１、第２、および第３の被覆層を更に備えていることを特徴とする請求項８に記載のデバイス。
- ＳｉＣの第２の領域は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、第１のＳｉＣ層内に約０．１μｍから約２．０μｍまでの範囲で伸びていることを特徴とする請求項１に記載のデバイス。
- 電圧遮断用基板は双方向電圧遮断用の層であり、端面終端構造を持っていることを特徴とする請求項１に記載のデバイス。
- 電圧遮断用基板はボール型に成長した基板であることを特徴とする、請求項１１に記載のデバイス。
- 端面終端は
電圧遮断用基板の第１の表面と第１のＳｉＣ層との間に第１のブロッキング接合を備え、
電圧遮断用基板の第２の表面と第２のＳｉＣ層との間に第２のブロッキング接合を備えることを特徴とする請求項１に記載のデバイス。 - 第２の導電型を持つ電圧遮断用ＳｉＣ基板の第１の表面上の、第１の導電型をもつ第１のＳｉＣ層と、
第１のＳｉＣ層上にあって第２の導電型を持つＳｉＣ陽極領域と、
第１のＳｉＣ層の中にあり、第１の導電型を持ち、ＳｉＣ陽極領域に隣接しているＳｉＣゲート領域と、
電圧遮断用ＳｉＣ基板の、第１の表面とは反対側の第２の表面上にあって第１の導電型をもつＳｉＣ陰極層と、
ＳｉＣ陽極領域、ＳｉＣゲート領域およびＳｉＣ陰極層上にある、それぞれ、陽極電極、ゲート電極および陰極電極と、
を備えたことを特徴とする炭化珪素（ＳｉＣ）サイリスタ。 - 電圧遮断用基板は双方向電圧遮断用の層であり、端面終端構造を持つことを特徴とする請求項１４に記載のサイリスタ。
- 端面終端構造は
電圧遮断用基板の第１の表面と第１のＳｉＣ層との間に第１のブロッキング接合を備え、
電圧遮断用基板の第２の表面とＳｉＣ陰極層との間に第２のブロッキング接合を備えることを特徴とする請求項１５に記載のサイリスタ。 - 高電圧炭化珪素 （ＳｉＣ）デバイスを形成する方法であって、
第２の導電型を有する電圧遮断用ＳｉＣ基板の第１の表面上に、第１の導電型を有する第１のＳｉＣ層を形成するステップと、
第２の導電型を有するＳｉＣの第１の領域を第１のＳｉＣ層上に形成するステップと、
第１の導電型を有し、ＳｉＣの第１の領域に隣接しているＳｉＣの第２の領域を第１のＳｉＣ層内に形成するステップと、
電圧遮断用ＳｉＣ基板の、第１の表面とは反対側の第２の表面上に、第１の導電型を有する第２のＳｉＣ層を形成するステップと、
ＳｉＣの第１の領域および第２のＳｉＣ層上にそれぞれ第１と第２の電極を形成するステップと、
を備えたことを特徴とする方法。 - ＳｉＣ デバイスの側壁上に端面終端工程を施すステップを更に備えることを特徴とする請求項１７に記載の方法。
- 端面終端工程はプラズマ・エッチングと機械的研磨の中の１つを含むことを特徴とする請求項１７に記載の方法。
- 端面終端工程に引き続き、
デバイスの表面に犠牲酸化膜層を形成するステップと、
端面終端工程によって生じた損傷を取り除くために犠牲酸化膜層を除去するステップと、
を有することを特徴とする請求項１９に記載の方法。 - 第１、第２、および第３の電極を形成するステップは
ＳｉＣの第２の領域と第２のＳｉＣ層上に第１の金属を成膜するステップと、
ＳｉＣの第１の領域上に第２の金属を成膜するステップと、
成膜された第１および第２の金属を不活性雰囲気中で約５００℃から約１２００℃までの範囲の温度で熱処理するステップと、
を含むことを特徴とする請求項１７に記載の方法。 - 電圧遮断用基板はキャリア密度が約１．０ｘ１０１５ｃｍ−３以下の４Ｈ−ＳｉＣ高純度基板を含んで構成されていることを特徴とする請求項１７に記載の方法。
- 電圧遮断用基板は約１００ μｍより厚い厚さを有することを特徴とする請求項２２に記載の方法。
- 第１の導電型はｐ型ＳｉＣを含み、第２の導電型はｎ型ＳｉＣを含むことを特徴とする請求項１７に記載の方法。
- 第１の導電型はｎ型ＳｉＣを含み、第２の導電型はｐ型ＳｉＣを含むことを特徴とする請求項１７に記載の方法。
- ＳｉＣの第１の領域を形成するステップは
第１のＳｉＣ層上に第２の導電型を持つ第３のＳｉＣ層を形成するステップと、
ＳｉＣの第１の領域を供給するために第３のＳｉＣ層をパターン化するステップと、
を備えることを特徴とする請求項１７に記載の方法。 - 第１のＳｉＣ層が約 １．０ｘ１０１５ｃｍ−３から約１．０ｘ１０１９ｃｍ−３までの範囲のキャリア密度を有し、
第２のＳｉＣ層が約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を有し、
第３のＳｉＣ層が約１．０ｘ１０１６ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度を有することを特徴とする請求項２６に記載の方法。 - 第１のＳｉＣ層は約０．１μｍから約２０．０μｍまでの範囲の厚さを持ち、
第２のＳｉＣ層は約０．５μｍから約５０．０μｍまでの範囲の厚さを持ち、
第３のＳｉＣ層は約０．１μｍから約１０．０μｍまでの範囲の厚さを持つことを特徴とする請求項２６に記載の方法。 - ＳｉＣデバイスはサイリスタを含み、ＳｉＣの第１の領域はサイリスタの陽極領域を含み、ＳｉＣの第２の領域はサイリスタのゲート領域を含み、第２のＳｉＣ層はサイリスタの陰極領域を含んで構成されることを特徴とする請求項１７に記載の方法。
- ＳｉＣの第２の領域上に第３の電極を形成するステップを更に備えていて、第１、第２、および第３の電極がそれぞれ陽極電極、陰極電極、および ゲート電極を含んで構成されていて、デバイスが第１、第２、および第３の電極上にそれぞれ第１、第２、および第３の被覆層を更に備えていることを特徴とする請求項２９に記載の方法。
- ＳｉＣの第２の領域は約１．０ｘ１０１７ｃｍ−３から約１．０ｘ１０２１ｃｍ−３までの範囲のキャリア密度をもち、第１のＳｉＣ層内に約０．１ μｍから約２．０ μｍまでの範囲で伸びていることを特徴とする請求項１７に記載の方法。
- 高電圧炭化珪素 （ＳｉＣ) デバイスであって、
第２の導電型を有する電圧遮断用ＳｉＣエピ層の第１の表面上の、第１の導電型を有する第１のＳｉＣ層と、
第１のＳｉＣ層上にあって第２の導電型を有するＳｉＣの第１の領域と、
第１のＳｉＣ層内にあって第１の導電型を有し、ＳｉＣの第１の領域に隣接しているＳｉＣの第２の領域と、
電圧遮断用ＳｉＣエピ層の、第１の表面とは反対側の第２の表面上にあり、第１の導電型を有する第２のＳｉＣ層と、
ＳｉＣの第１の領域および第２のＳｉＣ層上にある、それぞれ第１と第２の電極と、
を備えたことを特徴とするデバイス。 - 第２の導電型を持つ電圧遮断用ＳｉＣエピ層の第１の表面上の、第１の導電型をもつ第１のＳｉＣ層と、
第１のＳｉＣ層上にあって、第２の導電型を持つＳｉＣ陽極領域と、
第１のＳｉＣ層の中にあり、第１の導電型を持ち、ＳｉＣ陽極領域に隣接しているＳｉＣゲート領域と、
電圧遮断用ＳｉＣエピ層の、第１の表面とは反対側の第２の表面上にあって、第１の導電型をもつＳｉＣ陰極層と、
ＳｉＣ陽極領域、ＳｉＣゲート領域およびＳｉＣ陰極層上にある、それぞれ、陽極電極、ゲート電極および陰極電極と、
を備えたことを特徴とする炭化珪素（ＳｉＣ）サイリスタ。 - 高電圧炭化珪素 （ＳｉＣ) デバイスを形成する方法であって、
第２の導電型を有する電圧遮断用ＳｉＣエピ層の第１の表面上に、第１の導電型を有する第１のＳｉＣ層を形成するステップと、
第２の導電型を有するＳｉＣの第１の領域を第１のＳｉＣ層上に形成するステップと、
第１の導電型を有し、ＳｉＣの第１の領域に隣接しているＳｉＣの第２の領域を第１のＳｉＣ層内に形成するステップと、
電圧遮断用ＳｉＣエピ層の、第１の表面とは反対側の第２の表面上に、第１の導電型を有する第２のＳｉＣ層を形成するステップと、
ＳｉＣの第１の領域および第２のＳｉＣ層上にそれぞれ第１と第２の電極を形成するステップと、
を備えたことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/131,509 | 2005-05-18 | ||
| US11/131,509 US7391057B2 (en) | 2005-05-18 | 2005-05-18 | High voltage silicon carbide devices having bi-directional blocking capabilities |
| PCT/US2006/009256 WO2006124107A1 (en) | 2005-05-18 | 2006-03-15 | Silicon carbide device and method of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008541478A true JP2008541478A (ja) | 2008-11-20 |
Family
ID=36646119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008512270A Pending JP2008541478A (ja) | 2005-05-18 | 2006-03-15 | 炭化珪素デバイスおよびその製作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7391057B2 (ja) |
| EP (1) | EP1883972B1 (ja) |
| JP (1) | JP2008541478A (ja) |
| TW (1) | TW200707732A (ja) |
| WO (1) | WO2006124107A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8530902B2 (en) | 2011-10-26 | 2013-09-10 | General Electric Company | System for transient voltage suppressors |
| US8987858B2 (en) | 2013-03-18 | 2015-03-24 | General Electric Company | Method and system for transient voltage suppression |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5282382B2 (ja) * | 2007-08-17 | 2013-09-04 | 富士電機株式会社 | 炭化珪素半導体装置、その製造方法および炭化珪素デバイス |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| US10103540B2 (en) * | 2014-04-24 | 2018-10-16 | General Electric Company | Method and system for transient voltage suppression devices with active control |
| US9401708B2 (en) | 2014-05-20 | 2016-07-26 | General Electric Company | Gate drive unit and method for controlling a gate drive unit |
Family Cites Families (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US4466172A (en) | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4779126A (en) | 1983-11-25 | 1988-10-18 | International Rectifier Corporation | Optically triggered lateral thyristor with auxiliary region |
| US4811065A (en) | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| US5111253A (en) | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
| JPH0766971B2 (ja) | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| JP2542448B2 (ja) | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5270554A (en) | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| US5242841A (en) | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| US5612260A (en) | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5726463A (en) | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| JP3146694B2 (ja) | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5506421A (en) | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| JPH0799312A (ja) | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
| US5539217A (en) | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| US6162665A (en) | 1993-10-15 | 2000-12-19 | Ixys Corporation | High voltage transistors and thyristors |
| US5510630A (en) | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
| US5396085A (en) | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5385855A (en) | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| JP3219228B2 (ja) * | 1994-07-25 | 2001-10-15 | 船井電機株式会社 | モータのサーボ制御装置 |
| JPH08213607A (ja) | 1995-02-08 | 1996-08-20 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| US5510281A (en) | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| SE9501310D0 (sv) | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US5734180A (en) | 1995-06-02 | 1998-03-31 | Texas Instruments Incorporated | High-performance high-voltage device structures |
| DE19636302C2 (de) | 1995-09-06 | 1998-08-20 | Denso Corp | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US5972801A (en) | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| US6133587A (en) | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| US5663580A (en) | 1996-03-15 | 1997-09-02 | Abb Research Ltd. | Optically triggered semiconductor device |
| SE9601174D0 (sv) | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
| US5763905A (en) | 1996-07-09 | 1998-06-09 | Abb Research Ltd. | Semiconductor device having a passivation layer |
| SE9602745D0 (sv) | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
| US5917203A (en) | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| US5837572A (en) | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US6117736A (en) * | 1997-01-30 | 2000-09-12 | Lsi Logic Corporation | Method of fabricating insulated-gate field-effect transistors having different gate capacitances |
| US6180958B1 (en) | 1997-02-07 | 2001-01-30 | James Albert Cooper, Jr. | Structure for increasing the maximum voltage of silicon carbide power transistors |
| JP3206727B2 (ja) | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| US5877041A (en) | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| DE19832329A1 (de) | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
| JP3180895B2 (ja) | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| EP1010204A1 (de) | 1997-08-20 | 2000-06-21 | Siemens Aktiengesellschaft | Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur |
| US6239463B1 (en) | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| SE9704150D0 (sv) | 1997-11-13 | 1997-11-13 | Abb Research Ltd | Semiconductor device of SiC with insulating layer a refractory metal nitride layer |
| JPH11251592A (ja) | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP3216804B2 (ja) | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| US6107142A (en) | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| US6100169A (en) | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
| US6221700B1 (en) | 1998-07-31 | 2001-04-24 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities |
| US6246076B1 (en) | 1998-08-28 | 2001-06-12 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| JP4186337B2 (ja) | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6228720B1 (en) | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
| US6399996B1 (en) | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| US6420225B1 (en) | 1999-04-01 | 2002-07-16 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device |
| US6448160B1 (en) | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| US6238967B1 (en) | 1999-04-12 | 2001-05-29 | Motorola, Inc. | Method of forming embedded DRAM structure |
| JP4192353B2 (ja) | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6303508B1 (en) | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| US6429041B1 (en) | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US6956238B2 (en) | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US6767843B2 (en) | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6593620B1 (en) | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| JP3881840B2 (ja) | 2000-11-14 | 2007-02-14 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| DE10214150B4 (de) | 2001-03-30 | 2009-06-18 | Denso Corporation, Kariya | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben |
| US6770911B2 (en) * | 2001-09-12 | 2004-08-03 | Cree, Inc. | Large area silicon carbide devices |
| SE520968C2 (sv) | 2001-10-29 | 2003-09-16 | Okmetic Oyj | Högresistiv monokristallin kiselkarbid och metod för dess framställning |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| JP2004288680A (ja) | 2003-03-19 | 2004-10-14 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| JP4338701B2 (ja) * | 2003-04-09 | 2009-10-07 | 関西電力株式会社 | ゲートターンオフサイリスタ |
| US7074643B2 (en) | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| ATE335872T1 (de) | 2003-04-24 | 2006-09-15 | Norstel Ab | Vorrichtung und verfahren zur herstellung von einkristallen durch dampfphasenabscheidung |
| US7247513B2 (en) | 2003-05-08 | 2007-07-24 | Caracal, Inc. | Dissociation of silicon clusters in a gas phase during chemical vapor deposition homo-epitaxial growth of silicon carbide |
-
2005
- 2005-05-18 US US11/131,509 patent/US7391057B2/en active Active
-
2006
- 2006-03-08 TW TW095107858A patent/TW200707732A/zh unknown
- 2006-03-15 WO PCT/US2006/009256 patent/WO2006124107A1/en active Application Filing
- 2006-03-15 EP EP06738330.7A patent/EP1883972B1/en active Active
- 2006-03-15 JP JP2008512270A patent/JP2008541478A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8530902B2 (en) | 2011-10-26 | 2013-09-10 | General Electric Company | System for transient voltage suppressors |
| US8765524B2 (en) | 2011-10-26 | 2014-07-01 | General Electric Company | Method and system for transient voltage suppressors |
| US8987858B2 (en) | 2013-03-18 | 2015-03-24 | General Electric Company | Method and system for transient voltage suppression |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200707732A (en) | 2007-02-16 |
| US20060261345A1 (en) | 2006-11-23 |
| EP1883972B1 (en) | 2019-01-16 |
| WO2006124107A1 (en) | 2006-11-23 |
| US7391057B2 (en) | 2008-06-24 |
| EP1883972A1 (en) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1882273B1 (en) | High voltage silicon carbide mos-bipolar devices having bi-directional blocking capabilities and methods of fabricating the same | |
| EP2149154B1 (en) | Method of fabricating a silicon carbide power device and silicon carbide power device fabricated thereby | |
| JP5011069B2 (ja) | 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法 | |
| JP5771678B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
| KR101434687B1 (ko) | 접합 배리어 쇼트키 정류기들 및 그의 제조 방법 | |
| US5539217A (en) | Silicon carbide thyristor | |
| US20060261346A1 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same | |
| JP2012070012A (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
| EP2923382A1 (en) | Schottky diodes and method of manufacturing the same | |
| CN102782845A (zh) | 半导体装置 | |
| JP2004022878A (ja) | 半導体装置およびその製造方法 | |
| JP2008541478A (ja) | 炭化珪素デバイスおよびその製作方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| JP5119146B2 (ja) | 双方向阻止能力を有する高電圧炭化珪素デバイス及びその作製方法 | |
| Das et al. | Ultra high power 10 kV, 50 A SiC PiN diodes | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| Hull et al. | Progress on the development of 10 kV 4H-SiC PiN diodes for high current/high voltage power handling applications | |
| CN108039367A (zh) | 一种基于n长基区碳化硅晶闸管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090206 |