JP5771678B2 - 高電力絶縁ゲート・バイポーラ・トランジスタ - Google Patents

高電力絶縁ゲート・バイポーラ・トランジスタ Download PDF

Info

Publication number
JP5771678B2
JP5771678B2 JP2013265926A JP2013265926A JP5771678B2 JP 5771678 B2 JP5771678 B2 JP 5771678B2 JP 2013265926 A JP2013265926 A JP 2013265926A JP 2013265926 A JP2013265926 A JP 2013265926A JP 5771678 B2 JP5771678 B2 JP 5771678B2
Authority
JP
Japan
Prior art keywords
layer
type
annealing
gate oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013265926A
Other languages
English (en)
Other versions
JP2014078747A (ja
Inventor
シンチュン チャン
シンチュン チャン
セイ−ヒュン リュー
セイ−ヒュン リュー
シャーロット ヨナス
シャーロット ヨナス
アナント ケイ． アガロール
アナント ケイ． アガロール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014078747A publication Critical patent/JP2014078747A/ja
Application granted granted Critical
Publication of JP5771678B2 publication Critical patent/JP5771678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

米国政府の権利についての記述
本発明は、ＯＮＲ／ＤＡＲＰＡによって与えられた契約番号第Ｎ０００１４−０５−Ｃ−０２０２号の下、米国政府の支援によってなされたものである。米国政府は本発明に関して一定の権利を有する。
関連出願の相互参照および優先権の主張
本出願は、２００６年８月１７日に出願された「Ｈｉｇｈ Ｐｏｗｅｒ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の米国仮特許出願第６０／８３８，２４９号に基づく利益および優先権を主張するものである。この仮出願の開示は、その全体が本明細書に記載されているかのように、参照によって本明細書に組み込まれる。
本発明は電子デバイスに関する。より具体的には、本発明は、高電力絶縁ゲート・バイポーラ・トランジスタに関する。
炭化シリコン（ＳｉＣ）を用いて製造されたパワー・デバイスは、ＳｉＣの高いクリティカル・フィールドおよび広いバンド・ギャップのため、シリコン上に製造されたパワー・デバイスと比較して、高速、高電力および／または高温用途に関して大きな利点を示すと予想される。約５ｋＶを超える電圧などの高電圧をブロッキングする能力を有するデバイスでは、少数キャリアの注入に起因する導電率変調によってドリフト層の抵抗を低減させるために、バイポーラ動作を有することが望ましいことがある。しかしながら、炭化シリコン中に製造されたバイポーラ・デバイスの１つの技術的な難問は、時間の経過に伴う順方向電圧の低下であり、これはおそらく、炭化シリコンの単結晶内に底面転位（Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）が存在することに起因する。したがって、高電力用途に対しては、ＳｉＣショットキー・ダイオード、ＭＯＳＦＥＴなどのユニポーラ・デバイスが一般に使用される。
１０ｋＶのブロッキング能力および約１００ｍΩ×ｃｍ２の固有オン抵抗を有するＳｉＣ ＤＭＯＳＦＥＴデバイスが製造された。ＤＭＯＳＦＥＴデバイスは、それらの多数キャリア性のため、例えば１００ｎｓ未満の非常に速いスイッチング速度を示すことができる。しかしながら、デバイスに求められるブロッキング電圧が例えば１５ｋＶ以上と高くなるにつれ、それに対応してドリフト層の厚さが厚くなるため、ＭＯＳＦＥＴデバイスのオン抵抗が大幅に増大する可能性がある。高温では、バルク移動度が低下するために、この問題が悪化する可能性があり、これによって電力損が過大になる可能性がある。
米国特許第５，９７２，８０１号
Ｂ．Ｈｕｌｌ、Ｍ．Ｄａｓ、Ｊ．Ｓｕｍａｋｅｒｉｓ、Ｊ．ＲｉｃｈｍｏｎｄおよびＳ．Ｋｒｉｓｈｉｎａｓｗａｍｉ、「Ｄｒｉｆｔ−Ｆｒｅｅ １０−ｋＶ，２０−Ａ ４Ｈ−ＳｉＣ ＰｉＮ Ｄｉｏｄｅｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｍａｔｅｒｉａｌｓ、第３４巻、４号、２００５年 Ｑ．Ｚｈａｎｇ、Ｃ．Ｊｏｎａｓ、Ｓ．Ｒｙｕ、Ａ．ＡｇａｒｗａｌおよびＪ．Ｐａｌｍｏｕｒ、「Ｄｅｓｉｇｎ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎｓ ｏｆ Ｈｉｇｈ Ｖｏｌｔａｇｅ ＩＧＢＴｓ ｏｎ ４Ｈ−ＳｉＣ」、ＩＳＰＳＤ紀要、２００６年
ＳｉＣ結晶材料成長の進歩によって、ＢＰＤに関係した問題を緩和するいくつかの方法が開発された。例えば、Ｂ．Ｈｕｌｌ、Ｍ．Ｄａｓ、Ｊ．Ｓｕｍａｋｅｒｉｓ、Ｊ．ＲｉｃｈｍｏｎｄおよびＳ．Ｋｒｉｓｈｉｎａｓｗａｍｉ、「Ｄｒｉｆｔ−Ｆｒｅｅ １０−ｋＶ，２０−Ａ ４Ｈ−ＳｉＣ ＰｉＮ Ｄｉｏｄｅｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｍａｔｅｒｉａｌｓ、第３４巻、４号、２００５年（非特許文献１）を参照されたい。これらの開発は、サイリスタ、ＧＴＯなどのＳｉＣバイポーラ・デバイスの開発および／または潜在的応用を促進する可能性がある。たとえサイリスタおよび／またはＧＴＯが低い順方向電圧降下を提供することができるとしても、それらは、ゲートの駆動および保護のために大きな整流回路を必要とする可能性がある。したがって、ＳｉＣバイポーラ・デバイスは、ゲート・ターンオフ能力を有することが望ましいことがある。それらの優れたオン状態特性のため、適度なスイッチング速度および／または優れたセーフ・オペレーション・エリア（ｓａｆｅ−ｏｐｅｒａｔｉｏｎ−ａｒｅａ：ＳＯＡ）を有する４Ｈ−ＳｉＣ絶縁ゲート・バイポーラ・トランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）は、電力スイッチング用途に対してますます適したものとなっている。
いくつかの実施形態に基づく炭化シリコン・ベースの絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）は、第１の導電型を有する炭化シリコン基板と、第１の導電型とは反対の第２の導電型を有する炭化シリコン・ドリフト層と、ドリフト層内にあって第１の導電型を有するウェル領域とを含む。ドリフト層上には、炭化シリコン・エピタキシャル・チャネル調整層があり、この炭化シリコン・エピタキシャル・チャネル調整層は第２の導電型を有する。エピタキシャル・チャネル調整層の表面からエピタキシャル・チャネル調整層を貫通してウェル領域内へエミッタ領域が延びる。エミッタ領域は第２の導電型を有し、エミッタ領域に隣接したウェル領域内にチャネル領域を少なくとも部分的に画定する。チャネル領域上にゲート酸化物層があり、ゲート酸化物層上にゲートがある。
炭化シリコン・ドリフト層は、ウェル領域に隣接したＪＦＥＴ領域を含むことができる。エミッタ領域は、ＪＦＥＴ領域から間隔を置いて配置することができ、エミッタ領域とＪＦＥＴ領域の間にチャネル領域を画定することができる。
いくつかの実施形態では、第１の導電型をｎ型とすることができ、第２の導電型をｐ型とすることができる。
このトランジスタはさらに、チャネル調整層の表面からウェル領域内へ延びる第１の導電型のコネクタ領域と、コネクタ領域上の第１のオーミック・コンタクトと、エミッタ領域上にあって、第１のオーミック・コンタクトとは異なる材料を含む第２のオーミック・コンタクトと、第１のオーミック・コンタクトと第２のオーミック・コンタクトとを電気的に接続した金属オーバレイヤとを含むことができる。
第１のオーミック・コンタクトはニッケル・ベースの導電材料を含むことができ、第２のオーミック・コンタクトはアルミニウム・ベースの導電材料を含むことができる。
チャネル調整層は約０．２５μｍ以上の厚さを有することができる。さらに、エミッタ領域の底面からウェル領域の底面までの距離は約０．４５μｍ以上である。チャネル調整層は、約０．１μｍから約０．５μｍの厚さ、および約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味ドーピング濃度を有することができる。
本発明のいくつかの実施形態は、炭化シリコン内に絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスを形成するいくつかの方法を提供する。これらの方法は、ｎ型炭化シリコン基板上にｐ型炭化シリコン・ドリフト層を形成する工程、ｐ型炭化シリコン・ドリフト層内にｎ型ウェルを形成する工程、及び、ｐ型炭化シリコン・ドリフト層上とｎ型ウェル上とにｐ型チャネル調整層をエピタキシャル成長させる工程を含む。チャネル層を貫通して炭化シリコン層の表面のｎ型ウェル内へ延びるｐ型エミッタ領域を形成するために、ｐ型ドーパント・イオンを注入することができる。ｐ型エミッタ領域は、ｐ型エミッタ領域に隣接したｎ型ウェル内にチャネル領域を少なくとも部分的に画定する。これらの方法はさらに、チャネル層を貫通して炭化シリコン層の表面のｎ型ウェル内へ延びるｎ型コネクタ領域を形成するために、ｎ型ドーパント・イオンを注入する工程を含む。注入されたイオンはアニールされる。チャネル領域上にゲート酸化物層が形成され、ゲート酸化物層上にゲートが形成される。
これらの方法はさらに、注入物を活性化させるために黒鉛コーティングを形成する工程、および注入されたイオンをアニールした後に黒鉛コーティングを除去する工程を含むことができる。注入されたイオンをアニールする工程は、炭化シリコン層および黒鉛コーティングをアニールする工程を含むことができる。これらの方法はさらに、注入されたイオンをアニールする前に黒鉛コーティングを結晶化させる工程を含むことができる。
注入されたイオンをアニールする工程は、注入されたイオンを、１７００℃よりも高い温度、いくつかの実施形態では１８００℃よりも高い温度でアニールする工程を含むことができる。ゲート酸化物層を形成する工程は、ゲート酸化物層を乾燥Ｏ２中で形成する工程を含むことができ、この方法はさらに、ゲート酸化物層を湿潤Ｏ２中でアニールする工程を含むことができる。具体的には、ゲート酸化物層を形成する工程が、ゲート酸化物層を乾燥Ｏ２中で約１２００℃以下の温度で形成する工程を含むことができる。
これらの方法はさらに、ゲート酸化物層を形成した後、ゲート酸化物層を湿潤Ｏ２中でアニールする前に、ゲート酸化物層を不活性雰囲気で約１２００℃以下の温度でアニールする工程を含むことができる。
ゲート酸化物層を湿潤Ｏ２中でアニールする工程は、ゲート酸化物層を湿潤Ｏ２中で約９５０℃以下の温度で、少なくとも１時間アニールする工程を含むことができる。
酸化物層を湿潤Ｏ２中でアニールする工程は、発熱室内において発熱性水蒸気を発生させる工程、発熱性水蒸気をアニール室に供給する工程、およびアニール室内で酸化物層をアニールする工程を含むことができる。発熱性水蒸気を発生させる工程は、発熱室を加熱する工程、発熱室に水素および酸素ガスを供給する工程、ならびに発熱性水蒸気を形成するために水素ガスおよび酸素ガスを燃焼させる工程を含むことができ、水素ガスおよび酸素ガスは、酸素に対する水素の分子比を約１．８以上として発熱室に供給される。
これらの方法はさらに、ｎ型ウェルに隣接したＪＦＥＴ領域を形成するために、ドリフト層内へｐ型ドーパント・イオンを注入する工程を含むことができる。ｐ型エミッタ領域はＪＦＥＴ領域から間隔を置いて配置することができ、ｐ型エミッタ領域とＪＦＥＴ領域の間にチャネル領域を画定することができる。
チャネル調整層は、約０．１μｍから約０．５μｍの厚さ、および約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味アクセプタ濃度を有することができる。
特定の実施形態において、本発明は、以下を提供する。
［態様１］
第１の導電型を有する基板と、
前記第１の導電型とは反対の第２の導電型を有するドリフト層と、
前記ドリフト層内にあって前記第１の導電型を有するウェル領域と、
前記ドリフト層上にあって前記第２の導電型を有するエピタキシャル・チャネル調整層と、
前記エピタキシャル・チャネル調整層の表面から前記エピタキシャル・チャネル調整層を貫通して前記ウェル領域内へ延びるエミッタ領域であって、前記第２の導電型を有し、該エミッタ領域に隣接した前記ウェル領域内にチャネル領域を少なくとも部分的に画定するエミッタ領域と、
前記チャネル領域上のゲート酸化物層と、
前記ゲート酸化物層上のゲートと
を含む絶縁ゲート・バイポーラ・トランジスタ。
［態様２］
前記ドリフト層は前記ウェル領域に隣接したＪＦＥＴ領域を含み、前記エミッタ領域は、前記ＪＦＥＴ領域から間隔を置いて配置され、該エミッタ領域と前記ＪＦＥＴ領域の間に前記チャネル領域を画定する、態様１に記載のトランジスタ。
［態様３］
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型である、態様１に記載のトランジスタ。
［態様４］
前記チャネル調整層の表面から前記ウェル領域内へ延びる前記第１の導電型のコネクタ領域と、
前記コネクタ領域上の第１のオーミック・コンタクトと、
前記エミッタ領域上にあって、前記第１のオーミック・コンタクトとは異なる材料を含む第２のオーミック・コンタクトと、
前記第１のオーミック・コンタクトと前記第２のオーミック・コンタクトとを電気的に接続した金属オーバレイヤと
をさらに含む、態様１に記載のトランジスタ。
［態様５］
前記第１のオーミック・コンタクトはニッケル・ベースの導電材料を含み、前記第２のオーミック・コンタクトはアルミニウム・ベースの導電材料を含む、態様４に記載のトランジスタ。
［態様６］
前記チャネル調整層は約０．２５μｍ以上の厚さを有する、態様１に記載のトランジスタ。
［態様７］
前記エミッタ領域の底面から前記ウェル領域の底面までの距離は約０．４５μｍ以上である、態様１に記載のトランジスタ。
［態様８］
前記チャネル調整層は、約０．１μｍから約０．５μｍの厚さ、および約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味ドーピング濃度を有する、態様１に記載のトランジスタ。
［態様９］
前記基板は炭化シリコン基板を含み、前記ドリフト層は、前記基板上の炭化シリコン・エピタキシャル層を含む、態様１に記載のトランジスタ。
［態様１０］
ｎ型基板と、
ｐ型ドリフト層と、
前記ドリフト層内のｎ型ウェルと、
前記ドリフト層上のｐ型チャネル調整層と、
前記チャネル調整層を貫通して前記ｎ型ウェル内へ延びるｐ型エミッタ領域であって、該ｐ型エミッタ領域に隣接した前記ｎ型ウェル内にチャネル領域を少なくとも部分的に画定するｐ型エミッタ領域と、
前記チャネル調整層を貫通して前記ｎ型ウェル内へ延びるｎ型コネクタ領域と、
前記ｐ型エミッタ領域上にあってアルミニウムを含む第１のオーミック・コンタクトと、
前記ｎ型コネクタ領域上にあってニッケルを含む第２のオーミック・コンタクトと、
前記チャネル領域上のゲート酸化物層と、
前記ゲート酸化物層上のゲートと、
前記ゲート上にあって、前記第１のオーミック・コンタクトを露出させる第１の開口と、前記第２のオーミック・コンタクトを露出させる第２の開口とを含む層間誘電体層と、
前記層間誘電体層上にあって、前記第１のオーミック・コンタクトと前記第２のオーミック・コンタクトとを電気的に接続する金属オーバレイヤと
を含むトランジスタ。
［態様１１］
絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスを形成する方法であって、
ｎ型基板上にｐ型ドリフト層を形成する工程と、
前記ｐ型ドリフト層内にｎ型ウェルを形成する工程と、
前記ｐ型ドリフト層上および前記ｎ型ウェル上にｐ型チャネル調整層をエピタキシャル成長させる工程と、
前記チャネル調整層を貫通して、前記ドリフト層の表面の前記ｎ型ウェル内へ延びるｐ型エミッタ領域であって、該ｐ型エミッタ領域に隣接した前記ｎ型ウェル内にチャネル領域を少なくとも部分的に画定するｐ型エミッタ領域を形成するために、ｐ型ドーパント・イオンを注入する工程と
前記チャネル層を貫通して、前記ドリフト層の表面の前記ｎ型ウェル内へ延びるｎ型コネクタ領域を形成するために、ｎ型ドーパント・イオンを注入すること、
前記注入されたイオンをアニールする工程と、
前記チャネル領域上にゲート酸化物層を形成する工程と、
前記ゲート酸化物層上にゲートを形成する工程と
を含む方法。
［態様１２］
前記チャネル調整層上に黒鉛コーティングを形成する工程をさらに含み、前記注入されたイオンをアニールする工程は、前記チャネル調整層および前記黒鉛コーティングをアニールする工程を含み、
前記注入されたイオンをアニールする工程の後に前記黒鉛コーティングを除去する工程をさらに含む、態様１１に記載の方法。
［態様１３］
前記注入されたイオンをアニールする工程の前に前記黒鉛コーティングを結晶化させる工程をさらに含む、態様１２に記載の方法。
［態様１４］
前記注入されたイオンをアニールする工程は、前記注入されたイオンを１７００℃よりも高い温度でアニールする工程を含む、態様１２に記載の方法。
［態様１５］
前記注入されたイオンをアニールする工程は、前記注入されたイオンを１８００℃よりも高い温度でアニールする工程を含む、態様１２に記載の方法。
［態様１６］
前記ゲート酸化物層を形成する工程は、前記ゲート酸化物層を乾燥Ｏ２中で形成する工程を含み、前記方法はさらに、前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程を含む、態様１１に記載の方法。
［態様１７］
前記ゲート酸化物層を形成する工程は、前記ゲート酸化物層を乾燥Ｏ２中で約１２００℃以下の温度で形成する工程を含む、態様１６に記載の方法。
［態様１８］
前記ゲート酸化物層を形成する工程の後、前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程の前に、前記ゲート酸化物層を不活性雰囲気で約１２００℃以下の温度でアニールする工程をさらに含む、態様１６に記載の方法。
［態様１９］
前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程は、前記ゲート酸化物層を湿潤Ｏ２中で約９５０℃以下の温度でアニールすることを含む、態様１６に記載の方法。
［態様２０］
前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程は、前記ゲート酸化物層を湿潤Ｏ２中で少なくとも１時間アニールする工程を含む。態様１９に記載の方法。
［態様２１］
前記酸化物層を湿潤Ｏ２中でアニールする工程は、発熱室内において発熱性水蒸気を発生させる工程と、前記発熱性水蒸気をアニール室に供給する工程と、前記アニール室内で前記酸化物層をアニールする工程とを含む、態様１６に記載の方法。
［態様２２］
発熱性水蒸気を発生させる工程は、前記発熱室を加熱する工程と、前記発熱室に水素および酸素ガスを供給する工程と、前記発熱性水蒸気を形成するために、前記水素ガスおよび前記酸素ガスを燃焼させる工程とを含み、前記水素ガスおよび前記酸素ガスは、酸素に対する水素の分子比を約１．８以上として前記発熱室に供給される、態様２１に記載の方法。
［態様２３］
前記ｎ型ウェルに隣接したＪＦＥＴ領域を形成するために、前記ドリフト層内へｐ型ドーパント・イオンを注入することをさらに含み、前記ｐ型エミッタ領域は、前記ＪＦＥＴ領域から間隔を置いて配置され、該ｐ型エミッタ領域と前記ＪＦＥＴ領域の間にチャネル領域を画定する、態様１１に記載の方法。
［態様２４］
前記チャネル調整層は、約０．１μｍから約０．５μｍの厚さを有するように形成され、前記チャネル調整層は、約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味アクセプタ濃度を有する、態様１１に記載の方法。
［態様２５］
前記基板は炭化シリコンを含み、前記ドリフト層はエピタキシャル炭化シリコン層を含む、態様１１に記載の方法。
本発明の理解を深めるために含められ、本出願に組み込まれ、本出願の一部を構成する添付図面は、本発明のある実施形態（１つまたは複数）を例示する。
本発明のいくつかの実施形態に基づく炭化シリコン絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスの断面図である。 本発明のいくつかの実施形態に基づくＩＧＢＴデバイスを形成する際の中間構造を示す断面図である。 本発明のいくつかの実施形態に従って使用することができる発熱室およびアニール室を示す概略図である。 本発明のいくつかの実施形態に基づくＩＧＢＴデバイスのオン状態Ｉ−Ｖ特性のプロットである。 本発明のいくつかの実施形態に基づくＩＧＢＴデバイスのブロッキング電圧に対する漏れ電流密度のグラフである。 本発明のいくつかの実施形態に基づくデバイスのスイッチング特性を試験するために使用されたクランプされた誘導スイッチング試験回路トポロジを示す図である。 本発明のいくつかの実施形態に基づくデバイスの誘導スイッチング波形のグラフである。
次に、本発明の実施形態が示された添付図面を参照して、本発明の実施形態をより詳細に説明する。しかしながら、本発明は、多くの異なる形態で具体化することができ、本発明が、本明細書に記載された実施形態に限定されると解釈してはならない。むしろ、これらの実施形態は、この開示が網羅的かつ完全なものとなり、本発明の範囲が当業者に完全に伝わるように提供される。全体を通じて同様の符号は同様の要素を指す。
本明細書では、さまざまな要素を記述するために第１、第２などの用語が使用されることがあるが、これらの要素はこれらの用語によって限定されないことを理解されたい。これらの用語は、１つの要素を他の要素から区別するためだけに使用される。例えば、本発明の範囲を逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用されるとき、用語「および／または」は、記載された関連項目のうちの１つまたは複数の項目の任意の全ての組合せを含む。
本明細書で使用される用語は、特定の実施形態を説明することだけを目的としており、本発明を限定することを意図したものではない。本明細書で使用されるとき、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈がそうではないと明確に指示していない限り、複数形も含むことが意図される。また、本明細書で使用されるとき、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」および／または「含む（ｉｎｃｌｕｄｉｎｇ）」は、明示された特徴、整数、ステップ、動作、要素および／または構成要素の存在を示すが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素および／またはこれらのグループの存在または追加を除外するものではないことを理解されたい。
そうでないと定義されない限り、本明細書で使用される全ての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の当業者によって通常理解される意味と同じ意味を有する。さらに、本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致した意味を有するものと解釈されなければならず、本明細書においてそのように明示的に定義されない限り、理想化された意味またはあまりに形式的な意味に解釈されないことを理解されたい。
層、領域、基板などの要素が、別の要素「上に」ある、または別の要素「上に」延びると記載されているとき、その要素は、その別の要素上に直接にあり、またはその別の要素上に直接に延びることができ、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素上に「直接に」あり、または別の要素上に「直接に」延びると記載されたとき、介在要素は存在しない。また、ある要素が、別の要素に「接続」または「結合」されていると記載されているとき、その要素は、その別の要素に直接に接続または結合されており、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素に「直接に接続され」、または「直接に結合され」ていると記載されているとき、介在要素は存在しない。
本明細書では、図に示された１つの要素、層または領域と別の要素、層または領域との関係を記述するために、「下方」、「上方」、「上側」、「下側」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「水平（ｌａｔｅｒａｌ）」、「垂直」などの相対的な用語が使用されることがある。これらの用語は、図に示された方向だけでなく、デバイスのさまざまな方向を包含することが意図されることを理解されたい。
本明細書では、本発明の実施形態が、本発明の理想化された実施形態（および中間構造）の概略図である断面図を参照して説明される。分かりやすくするため、これらの図面では、層および領域の厚さが誇張されていることもある。さらに、例えば製造技法および／または製作公差の結果として、形状が図の形状とは異なることが予想される。したがって、本発明の実施形態は、本明細書に示された領域の特定の形状に限定されると解釈すべきでなく、例えば製造に起因する形状の変動を含むものと解釈すべきである。例えば、長方形として示された被注入領域は、一般に、丸まったまたはカーブした形状を有し、かつ／またはその周縁部において、注入物の濃度が、被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配をもって変化する。同様に、注入によって形成された埋没領域は、埋没領域と注入が実施された表面と間の領域に、注入の一部を残す可能性がある。このように、図に示された領域は本質的に概略的なものであり、それらの形状は、デバイスのある領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
本発明のいくつかの実施形態は、その層および／または領域の多数キャリアの濃度を示すｎ型、ｐ型などの導電型を有することを特徴とする半導体層および／または領域に関して説明される。したがって、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。いくつかの材料は、他の層または領域に比べて多数キャリアの濃度が相対的に高い（「＋」）または低い（「−」）ことを示すために、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」または「−」を付けて示されることがある。しかしながら、このような表記は、ある層または領域中に、特定の濃度の多数または少数キャリアが存在することを意味しない。
本発明のいくつかの実施形態は、高電力および／または高温用途に適した絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）を提供する。本発明のいくつかの実施形態は高電圧プレーナＩＧＢＴを提供する。本明細書に記載された本発明の実施形態は炭化シリコン基板およびエピタキシャル層を含むが、本明細書に記載された原理および構造は、シリコン、ゲルマニウム、ヒ化ガリウム、窒化ガリウムおよびこれらの合金などの他の材料を使用して形成されたデバイスにおいても有利に使用することができる。
最初に報告されたＳｉＣに製造されたプレーナ・ゲート５．８ｋＶ ＩＧＢＴは、２００５年にｎ型基板上に構築された。Ｑ．Ｚｈａｎｇ、Ｃ．Ｊｏｎａｓ、Ｓ．Ｒｙｕ、Ａ．ＡｇａｒｗａｌおよびＪ．Ｐａｌｍｏｕｒ、「Ｄｅｓｉｇｎ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎｓ ｏｆ Ｈｉｇｈ Ｖｏｌｔａｇｅ ＩＧＢＴｓ ｏｎ ４Ｈ−ＳｉＣ」、ＩＳＰＳＤ紀要、２００６年（非特許文献２）を参照されたい。ｎチャネルＩＧＢＴのために必要な高品質、低抵抗率のｐ−ＳｉＣ基板がなかったため、ｐチャネルＩＧＢＴが選択された。このデバイスは、ゲート・バイアス−３０Ｖ、２５℃で約５７０ｍΩ×ｃｍ２の微分オン抵抗（ｄｉｆｆｅｒｅｎｔｉａｌ ｏｎ−ｒｅｓｉｓｔａｎｃｅ）（Ｒｄｉｆｆ，ｏｎ）を示し、２００℃で約１１８ｍΩ×ｃｍ２まで低下する。この高いオン抵抗は主に、短いバルク・キャリア寿命および低い正孔チャネル移動度によるものと考えられた。
本発明のいくつかの実施形態に基づくＩＧＢＴ構造が図１に示されている。図１に示されたデバイス１０の構造などのプレーナ・デバイス構造は、プロセスの単純化および／またはデバイス信頼性の向上を提供することができる。しかしながら、他のデバイス構造も有利に使用することができる。
図１のデバイス１０は、ｎ型基板１２上に、ｐ型バッファ層１４およびｐ−ドリフト・エピタキシャル層１６を含む。基板１２は、ｎ＋型８°オフアクシス（ｏｆｆ−ａｘｉｓ）４Ｈ−ＳｉＣ基板を含むことができる。ｐ−ドリフト層１６は、約１１０μｍの厚さを有することができ、ｐ−ドリフト層１６には、ｐ型ドーパントを、所望のブロッキング電圧を提供するように選択されたドーピング濃度にドープすることができる。例えば、ｐ−ドリフト層１６には、ブロッキング能力を１０ｋＶにするために、ｐ型ドーパントを、約２×１０１４ｃｍ−３から約６×１０１４ｃｍ−３のドーピング濃度にドープすることができる。ｐ型バッファ層１４は、約１μｍから約２μｍの厚さを有することができ、ｐ型バッファ層１４には、ｐ型ドーパントを、約１×１０１７ｃｍ−３のドーピング濃度にドープすることができる。ｐ型バッファ層１４は、パンチスルーを防ぐチャネル・ストップ層として提供される。
ｐ型ドリフト層１６の表面にはｎ＋ウェル領域１８が形成される。ｎ＋ウェル領域１８は、イオン注入によって形成することができ、ドリフト層１６内へ約０．５μｍ延びることができる。
ドリフト層１６上には、エピタキシャルｐ型チャネル調整層４０がある。チャネル調整層４０は、約０．１μｍから約０．５μｍの厚さを有することができ、チャネル調整層４０には、約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味（ｎｅｔ）アクセプタ濃度を有するように、ｐ型ドーパントをドープすることができる。具体的には、エピタキシャルｐ型チャネル調整層４０は約０．２５μｍの厚さを有することができ、アルミニウム・イオンなどのアクセプタ・イオンを、約１×１０１７ｃｍ−３のドーピング濃度にドープすることができる。ｐ型チャネル調整層４０が存在することによって、デバイス１０のしきい電圧を変更し、かつ／または反転チャネル移動度を向上させることができる。
デバイス１０はさらに、ｎ＋コネクタ領域２４およびｐ＋エミッタ領域２２を含み、これらはそれぞれ、例えば窒素およびアルミニウムの選択注入によって形成することができる。ｎ＋コネクタ領域２４およびｐ＋エミッタ領域２２は、ｐ型チャネル調整層４０を貫通してｎ＋ウェル領域１８内へ延びる。いくつかの実施形態では、ｐ＋エミッタ領域２２の底面とｎ＋ウェル領域１８の底面との間の距離ｄを約０．４５μｍ以上とすることができる。距離ｄを大きくすると、ｎ＋ウェル領域１８の抵抗をより低くすることができ、その結果、デバイス１０のオン状態抵抗を向上させることができる。
デバイスの周縁に、ガードリング（ｇｕｒａｄ−ｒｉｎｇ）ベースのエッジ端子（図示せず）を提供することができる。他のタイプのエッジ端子を使用してもよい。
デバイス１０は、隣接するｎ＋ウェル領域１８間のドリフト層１６内にＪＦＥＴ領域２０を含む。隣接するｎ＋ウェル領域１８からのＪＦＥＴ抵抗を低減させるために、ＪＦＥＴ領域２０にｐ型ドーパントを注入することができる。いくつかの実施形態では、ＪＦＥＴ領域２０を、エピタキシャル成長プロセスによって形成することができる。
デバイス１０はさらにゲート絶縁層２６を含み、ゲート絶縁層２６は、約４００〜１０００Åの厚さを有する二酸化シリコンを含むことができる。
ゲート絶縁層２６上には、例えばポリシリコンのゲート２８が形成される。デバイス１０のこの表面には層間誘電体層３３があり、ゲート２８を電気的に絶縁する。
ｎ＋コネクタ領域２４にはｎ型オーミック・コンタクト３５が形成され、ｐ＋エミッタ領域２２にはｐ型オーミック・コンタクト３７が形成される。ｎ型オーミック・コンタクト３５は、Ｎｉおよび／またはＮｉＳｉなどのニッケル・ベースの導電層を含むことができる。ｐ型オーミック・コンタクト３７は、Ａｌおよび／またはＡｌＳｉなどのアルミニウム・ベースの導電層を含むことができる。層間誘電体層３３上には金属オーバレイヤ（ｏｖｅｒｌａｙｅｒ）３９が形成され、金属オーバレイヤ３９は、ｎ型コネクタ領域２４とｐ型エミッタ領域２２とを、それらのそれぞれのオーミック・コンタクト３５、３７を介して電気的に接続する。基板１２上には、ｎ型金属コレクタ・オーミック・コンタクト３２が形成される。
図２Ａから２Ｄは、デバイス１０の形成中に実行され得るいくつかの操作および形成され得る中間構造１０Ａから１０Ｄを示す。図２Ａを参照すると、ｎ＋型８°オフアクシス４Ｈ−ＳｉＣ基板１２上に、ｐ型ＳｉＣバッファ１４およびｐ−ＳｉＣドリフト層１６がエピタキシャル成長によって形成される。ｐ型バッファ層１４は、約１μｍから約２μｍの厚さを有することができ、ｐ型バッファ層１４には、ｐ型ドーパントを、約１×１０１７ｃｍ−３のドーピング濃度にドープすることができる。ｐ型ドリフト層１６の形成後、例えばドリフト層１６内への窒素などのドナー・イオンの注入によって、ｎ＋ウェル領域１８が形成される。ｎ＋ウェル領域１８を可能な限り深く注入することが望ましいことがある。ｎ＋ウェル領域１８の深さは、使用可能な注入エネルギーによって制限されることがある。
次いで、注入されたイオンを活性化させるために、この構造を、約１６００℃以上の温度でアニールすることができる。具体的には、この構造を、ｎ型ドーパントを活性化させることが当技術分野で知られている標準的なＳｉＣ活性化アニール条件でアニールすることができる。
ＪＦＥＴ領域２０は例えば、隣接するｎ＋ウェル領域１８間のドリフト層１６内にアルミニウムを注入することによって形成することができる。隣接するｎ＋ウェル領域１８からのＪＦＥＴ抵抗を低減させるために、ＪＦＥＴ領域２０にｐ型ドーパントを注入することができる。具体的には、ＪＦＥＴの抵抗を低下させ、同時に注入損傷を許容可能なレベルに維持するように、ＪＦＥＴの注入ドーズを選択することができる。いくつかの実施形態では、このＪＦＥＴ注入を、ＪＦＥＴ領域２０のドーパント濃度を約１×１０１６ｃｍ−３にするのに十分なドーズで実行することができる。いくつかの実施形態では、このＪＦＥＴ領域を、エピタキシャル成長プロセスによって形成することができる。
図２Ｂを参照すると、ドリフト層１６上にエピタキシャル・チャネル調整層４０が、例えばよく知られているＳｉＣエピタキシャル再成長技法を使用して形成される。チャネル調整層４０には、アクセプタ・イオンを、約１×１０１７ｃｍ−３のドーピング濃度にドープすることができる。
エピタキシャル・チャネル調整層４０は、デバイスのしきい電圧を変更し、かつ／または反転チャネル移動度を向上させることができる。チャネル調整層４０はさらに、ｎ型ウェル領域１８に比べて浅いｐ型ソース領域２２の形成を可能にすることができる。再成長させたチャネル調整層４０の表面の方にｐ型エミッタ注入２２を引き上げることでｎ型ウェル領域１８をより深くすることによって、デバイスのラッチアップを低減させまたは防ぐことができる。ｎ＋ウェル１８を深くすると、ｐ型エミッタ領域２２の底面とｎ＋ウェル１８の底面との間の間隔ｄが大きくなるため、Ｎウェル抵抗をより低くすることができる。より低いｎウェル抵抗は、デバイスのラッチアップ電流を増大させることができ、かつ／またはより良好なオン状態抵抗を提供することができる。
図２Ｃを参照すると、例えばエピタキシャル・チャネル調整層４０内へ／エピタキシャル・チャネル調整層を貫通してドナー・イオンおよびアクセプタ・イオンを選択注入することによって、それぞれｎ型コネクタ領域２４およびｐ型エミッタ領域２２が形成される。
図２Ｃに示された距離ｄは、ｎ型ウェル領域１８の垂直方向の長さおよびｐ型エミッタ領域２２の垂直方向の長さの関数であることが理解される。一般に、ｐ型エミッタ領域２２の底面とｎ＋ウェル１８領域の底面との間の間隔ｄをできる限り大きくすることが望ましい。さらに、前述のとおり、ｐ型エミッタ領域２２は、ｐ型エピタキシャル・チャネル調整層４０の形成後に形成することができる。こうして、ウェル領域１８の厚さ（深さ）は、デバイスを製造するために使用されるシステムの最大注入エネルギーによって決定される。しかしながら、ｎ型ウェル領域１８内へのｐ＋エミッタ領域２２の貫入深さは、約０．２５μｍとすることができるエピタキシャル・チャネル調整層４０の厚さの分だけ減少させることができる。
図２Ｃをさらに参照すると、シリコン加圧下で、かつ／または黒鉛膜などのカプセル層によって覆われた状態で、約１６００℃以上の温度でこの構造をアニールすることによって、注入されたドーパントを活性化することができる。いくつかの実施形態では、黒鉛カプセル層を使用し、約１７００℃を超える温度でアニールすることによって、注入物を活性化することができる。
高温活性化アニール（例えば１７００℃以上）は、しきい値調整イオンの活性化およびチャネル領域４０の欠陥のアニールを強化することができる。しかしながら、このような高温アニールは、炭化シリコン・ドリフト層１６の表面を傷つける可能性がある。
図２Ｃを参照すると、高温アニールの結果生じ得る損傷を低減させるため、ゲート酸化物２６、ゲート・コンタクト２８およびエミッタ・コンタクト３０を形成する前に、構造１０Ｃの表面に黒鉛コーティング５０を形成することができる。すなわち、注入されたイオンを活性化するために構造１０Ｃをアニールする前に、構造１０Ｃの上面／表側に、アニールの間、構造の表面を保護する黒鉛コーティング５０を堆積させることができる。黒鉛コーティング５０は、従来のレジスト・コーティング法によって堆積させることができ、高温アニールの間、下にあるＳｉＣ層を保護するのに十分な厚さを有することができる。黒鉛コーティング５０は例えば約１μｍの厚さを有することができる。チャネル調整層４０上に結晶性のコーティングを形成するため、黒鉛コーティング５０を加熱することができる。注入されたイオンは、熱アニールによって活性化することができ、この熱アニールは例えば、不活性ガス中で、約１７００℃以上の温度で実行することができる。具体的には、この熱アニールを、アルゴン中で、約１８５０℃の温度で５分間実行することができる。黒鉛コーティング５０は、この高温アニールの間、エピタキシャル・チャネル調整層４０および／またはドリフト層１６の表面を保護するのに役立つことができる。
次いで、黒鉛コーティング５０を、例えばアッシングおよび熱酸化によって除去することができる。
注入物のアニールの後、厚さ約１μｍの例えば二酸化シリコンのフィールド酸化物（図示せず）を堆積させ、これをパターン形成して、デバイスの活性領域を露出させることができる。
図２Ｄを参照すると、ゲート酸化プロセスによってゲート絶縁層２６を形成することができ、ゲート酸化物の最終的な厚さは４００〜６００Åとすることができる。
ゲート絶縁層２６は、黒鉛キャップ層５０を除去した後、ドリフト層１６の露出した表面に成長させることができる。ゲート絶縁層２６は、乾燥Ｏ２中でのバルク酸化物の成長と、それに続く湿潤Ｏ２中でのバルク酸化物のアニールとを含む乾／湿式酸化プロセスによって成長させた酸化物層を含むことができ、この乾／湿式酸化プロセスは例えば、その開示の全体が参照によって本明細書に組み込まれる米国特許第５，９７２，８０１号（特許文献１）に記載されている。本明細書で使用されるとき、湿潤Ｏ２中での酸化物のアニールは、Ｏ２とＨ２Ｏ蒸気の両方を含む環境での酸化物のアニールを指す。乾式酸化物成長と湿式酸化物成長の間にアニールを実行することができる。乾式Ｏ２酸化物成長は、例えば、石英炉管内で、最高約１２００℃の温度の乾燥Ｏ２中で、少なくとも約２．５時間実行することができる。乾式酸化物成長は、バルク酸化物層を所望の厚さに成長させるために実行される。乾式酸化物成長の温度が酸化物の成長速度に影響を及ぼすことがある。例えば、処理温度が高いほど、酸化物の成長速度は高くなる。最高成長温度は、使用されるシステムによって異なる。乾燥Ｏ２成長に関しては、石英管の代わりに例えば炭化ケイ素炉を使用することによって、より高い温度を達成することができる。しかしながら、より高い温度は酸化物の質を向上させない可能性がある。
いくつかの実施形態では、この乾式Ｏ２酸化物成長を、乾燥Ｏ２中で、約１１７５℃の温度で、約３．５時間実行することができる。その結果生じた酸化物層を、不活性雰囲気で、最高約１２００℃の温度でアニールすることができる。具体的には、その結果生じた酸化物層を、Ａｒ中で、約１１７５℃の温度で、約１時間アニールすることができる。
湿式Ｏ２酸化物アニールは、約９５０℃以下の温度で、少なくとも約１時間実行することができる。追加の界面状態を導入する可能性があるＳｉＣ／ＳｉＯ２界面でのさらなる熱酸化物成長を防ぐため、湿式Ｏ２アニールの温度を制限することができる。具体的には、湿式Ｏ２アニールは、湿潤Ｏ２中で、約９５０℃の温度で、約３時間実行することができる。その結果生じるゲート絶縁層２６は約５００Åの厚さを有することができる。
いくつかの実施形態では、湿式Ｏ２アニール・プロセスにおいて使用される水蒸気を、発熱プロセス（ｐｙｒｏｇｅｎｉｃ ｐｒｏｃｅｓｓ）を使用して発生させることができ、その結果起こる湿式Ｏ２アニールを「発熱性酸化（ｐｙｒｏｇｅｎｉｃ ｏｘｉｄａｔｉｏｎ）」と呼ぶことができる。図３を参照すると、発熱性酸化では、約８００℃などの高温に加熱された、アニール室２２０とは別個の発熱室２１０内へ、酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスが流される。水素および酸素ガスは発熱室２１０内で燃焼し、水蒸気（Ｈ２Ｏ）と酸素（Ｏ２）の混合物を形成し、これがアニール室２２０に供給される。
いくつかのケースでは、発熱室２１０内への水素および酸素の流量を、水素と酸素の分子比が２：１に近づくように、しかし２：１を超えないように調整することが望ましいことがある。すなわち、アニール室２２０に供給される混合物が、合理的な安全限界内において、できるだけ湿っていることが望ましい場合がある。いくつかのケースでは、水素／酸素比１．８：１または１．９：１を使用することができる。
図２Ｄを再び参照すると、ゲート絶縁層２６の形成後、ポリシリコン・ゲート２８を堆積させることができ、ポリシリコン・ゲート２８に例えばホウ素をドープすることができ、続いて、ゲート抵抗を低減させるためにメタライゼーション・プロセスを実施することができる。構造１０Ｄ上に、例えば二酸化シリコンの層間誘電体層３３が形成され、層間誘電体層３３は、ゲート２８および構造１０Ｄの露出部分を覆う。層間誘電体層３３にヴィアホールがあけられ、ｐ型エミッタ領域２２およびｎ型コネクタ領域２４に達するオーミック・コンタクトが形成される。ｐ型オーミック金属エミッタ・コンタクト３７として、Ａｌおよび／またはＡｌＳｉなどのＡｌベースの導電材料を堆積させることができ、ｎ型オーミック金属コンタクト３５として、Ｎｉおよび／またはＮｉ／ＳｉなどのＮｉベースの導電層を堆積させることができる。全てのコンタクトを急速熱アニール装置（ＲＴＡ）内で焼結させることができる。図１に示されているように、ｐ型エミッタ領域２２とｎ型コネクタ領域２４とを電気的に接続するために、層間誘電体層上に、厚いＴｉ／Ａｕ層などの金属オーバレイヤ３９を堆積させることができる。デバイス１０の裏面コンタクトとしてｎ型コレクタ・コンタクト３２が形成される。
アクティブエリアが０．４ｍｍ２の前述のプレーナＩＧＢＴを製造し、ゲートおよびコレクタに負電位を与えてオン状態およびブロッキング特性を評価した。最大ゲート・バイアスを約−２０Ｖとしたときの０．４ｍｍ２ＩＧＢＴの室温におけるオン状態特性が図４に示されている。ニー電圧は約−３Ｖであり、エミッタおよびコレクタ上の良好なオーム接触を示している。微分オン抵抗は８８ｍΩ×ｃｍ２であり、高電圧ＩＧＢＴに対して最も低い値である。このようなデバイスの電力損を３００Ｗ／ｃｍ２に設定すると、コレクタ電流密度は約５０Ａ／ｃｍ２である。この電流密度レベルで、コレクタの電圧降下は約−８．６５Ｖであり、これは、固有オン抵抗約１７３ｍΩ×ｃｍ２に対応する。
オン状態において、本発明の実施形態に基づくＩＧＢＴは正の温度係数を示すことができる。図５は、同じデバイスの２００℃におけるＩ−Ｖ特性を示す。ニー電圧は、−３Ｖのまま比較的に一定である。微分オン抵抗は、ゲート・バイアス−２０Ｖで約２５ｍΩ×ｃｍ２までさらに低下する。コレクタ電流密度５０Ａ／ｃｍ２において、コレクタの電圧降下は約−５．３０Ｖに低下し、これは、固有オン抵抗約１０６ｍΩ×ｃｍ２に対応する。高温におけるオン抵抗の低下は、現在使用されているＳｉＣ材料内のキャリア寿命が、ＩＧＢＴオン状態電流伝導能力に関する支配的因子であることを示している可能性がある。１０ｋＶクラスのＳｉＣ ＤＭＯＳＦＥＴと比較すると、本発明のいくつかの実施形態に基づくＩＧＢＴは、おそらくは不十分な抵抗率変調のため、室温においてより高い電圧降下を示す。しかし、高温では、電圧降下が、ＤＭＯＳＦＥＴの値よりも小さくなる。
図６は、同じデバイスの室温における電圧ブロッキング特性を示す。具体的には、ゲート電極をエミッタとともに接地し、空気中でのアーク放電を防ぐためＦｌｕｏｒｉｎｅｒｔに浸漬した前述のＩＧＢＴデバイスを試験した。図６に示されているように、ゲート・バイアス０Ｖで、９ｋＶのブロッキング電圧および約０．１ｍＡ／ｃｍ２未満の漏れ電流密度が達成された。デバイス端子周縁で破壊が起こり、このことは、より良好なエッジ端子設計によって、ドリフト層の厚さによって決定されるブロッキング電圧に近づく余地があることを示している可能性がある。
ＩＧＢＴとともに製造された水平４Ｈ−ＳｉＣ ｐ−ＭＯＳＦＥＴの正孔移動度およびＭＯＳしきい電圧の測定は、このＭＯＳＦＥＴデバイスが、室温で約６．５ｃｍ２／Ｖ−ｓのピーク・チャネル移動度および約−７．５Ｖのしきい電圧を有することを示す。このチャネル移動度は、１００℃で、最大値約８．２ｃｍ２／Ｖ−ｓに達し、しきい電圧は温度とともに低下する。
本発明の実施形態に基づくＩＧＢＴデバイスでスイッチング試験を実行した。このスイッチング試験には、図７に示されたクランプされた導スイッチング試験回路トポロジ（ｃｌａｍｐｅｄ Ｉｎｄｕｃｔｉｖｅ Ｓｗｉｔｃｈｉｎｇ Ｔｅｓｔ Ｃｉｒｃｕｉｔ ｔｏｐｏｌｏｇｙ）を使用した。高い伝導電流を達成するため、このスイッチング試験に使用したＩＧＢＴデバイス１０のアクティブエリアは４ｍｍ２としたが、試験デバイスのそのほかの設計は、前述の設計と同様である。この試験回路では、ＩＧＢＴ１０が、フリーホイーリング・ダイオードＤ１によってクランピングされた１．１ｍＨの誘導負荷Ｌ１に結合される。ダイオードＤ１は、ゼロ逆回復（ｚｅｒｏ ｒｅｖｅｒｓｅ ｒｅｃｏｖｅｒｙ）の２つの直列Ｃｒｅｅ ＣＳＤ１０１２０ ＳｉＣショットキー・ダイオードを含む。１つのＣＳＤ１０１２０ダイオードの定格は１２００Ｖおよび１０Ａであり、そのため、２つの直列のダイオードは、２４００Ｖのブロッキング能力を提供することができる。キャパシタＣ１は２μＦの静電容量を有し、４ｋＶまでの電圧を取り扱う能力を有する。ＩＧＢＴをオンにするために、電圧源Ｖｉｎからの０から−２０Ｖの負パルスを使用した。電源電圧Ｖｓｓは−５００Ｖである。
図８は、コレクタ電圧−５００Ｖでの２５℃におけるスイッチング波形を示す。図８では、水平軸が時間（５００ｎｓ／目盛）を示し、垂直軸が、ボルト（２００Ｖ／目盛）および電流（１Ａ／目盛）を示す。立下り時間ｔｆａｌｌは、ターンオフにおいて、コレクタ電流が、その２Ａであるピークの９０％から５％まで低下するのにかかる時間と定義される。立上り時間ｔｒｉｓｅは、ターンオンにおいて、コレクタ電流が、２Ａである電流ピークの５％から９０％まで上昇するのにかかる時間である。ターンオン遅延時間は、ゲート・バイアス−２０が印加されてから、コレクタ電流が２Ａピークへ上昇するまでの時間である。ターンオフ遅延時間は、ゲート・バイアスの除去から、コレクタ電流がゼロに向かって低下するまでの時間である。
表１は、さまざまな温度に対するスイッチング時間を示す。合計スイッチング時間は室温で約３５０ｎｓであり、２００℃では約４６０ｎｓに増大する。このＩＧＢＴは高速スイッチング能力を特徴とし、幅広い温度範囲にわたって高周波数で動作させることができる。合計スイッチング時間の支配的部分はターンオフ遅延時間である可能性があり、これは主に入力キャパシタによって決定される。
Figure 0005771678
本発明のいくつかの実施形態に基づくＳｉＣ ＩＧＢＴｓは、高電力および／または高温用途に適する可能性がある。本発明のいくつかの実施形態は、ｎ型４Ｈ−ＳｉＣ基板上の高電圧プレーナＩＧＢＴを提供する。いくつかの実施形態では、ゲート・バイアス約−２０Ｖにおいて、２５℃で約８８ｍΩ×ｃｍ２の微分オン抵抗が達成され、２００℃では約２４．８ｍΩ×ｃｍ２まで低下する。本発明の実施形態に基づくデバイスは、約９ｋＶのブロッキング電圧および約０．１ｍＡ／ｃｍ２以下の漏れ電流密度を示すことができる。室温で、正孔チャネル移動度約６．５ｃｍ２／Ｖ−ｓおよびしきい電圧−６．５Ｖが達成され、これらは伝導能力の向上につながる。誘導スイッチング試験は、本発明のいくつかの実施形態に基づくＩＧＢＴが、室温と高温の両方で高速スイッチング能力を示すことができることを示した。
本発明のいくつかの実施形態に基づくＩＧＢＴデバイスは低いオン状態抵抗を示すことができる。具体的には、埋込みチャネルの注入／再成長、熱酸化、注入物の高温活性化、および／または注入物活性化中の黒鉛カプセル封入のうちの１つまたは複数を使用することによって、高いチャネル移動度を達成することができる。本発明のいくつかの実施形態は、高いチャネル密度と低いＪＦＥＴ抵抗との間のより良好なトレードオフを有する最適化されたセル設計を提供することができる。さらに、本発明のいくつかの実施形態は、キャリア注入効率を向上させ、同時に所望のブロッキング能力を維持するように構成されたフィールド・ストッパ層を提供することができる。エピタキシャル・チャネル再成長によって、ならびに／または、高温アニールおよび／もしくは黒鉛カプセル封入を使用したしきい値調整／埋込みチャネル注入物の活性化によって、高いチャネル移動度を得ることができる。高い正孔キャリア濃度を得るために、Ｐ型エピタキシャル成長によって、Ｐ型エミッタからの高い多数キャリア注入を得ることができる。さらに、本発明のいくつかの実施形態は、ｎおよびｐ型材料上の低いオーム接触抵抗を提供することができる。
図面および明細書には、本発明の代表的な実施形態が開示されている。特定の用語が使用されるが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は以下の特許請求の範囲に記載されている。

Claims (9)

  1. 絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）デバイスを形成する方法であって、
    ｎ型基板上にｐ型ドリフト層を形成する工程と、
    前記ｐ型ドリフト層内にｎ型ウェルを形成する工程と、
    前記ｐ型ドリフト層上および前記ｎ型ウェル上にｐ型チャネル調整層をエピタキシャル成長させる工程と、
    前記チャネル調整層を貫通して、前記ドリフト層の表面の前記ｎ型ウェル内へ延びるｐ型エミッタ領域であって、該ｐ型エミッタ領域に隣接した前記ｎ型ウェル内にチャネル領域を少なくとも部分的に画定するｐ型エミッタ領域を形成するために、ｐ型ドーパント・イオンを注入する工程と、
    前記チャネル調整層を貫通して、前記ドリフト層の表面の前記ｎ型ウェル内へ延びるｎ型コネクタ領域を形成するために、ｎ型ドーパント・イオンを注入する工程と、
    前記チャネル領域上にゲート酸化物層を形成する工程と、
    前記ゲート酸化物層上にゲートを形成する工程と、
    前記チャネル調整層の表面上に黒鉛コーティングをレジスト・コーティング法により形成する工程と、
    前記黒鉛コーティングを結晶化させる工程と、
    前記注入されたイオンおよび前記黒鉛コーティングをアニールする工程と、
    前記注入されたイオンのアニーリング後に前記黒鉛コーティングを除去する工程
    を含み、
    前記黒鉛コーティングは、前記注入されたイオンおよび前記黒鉛コーティングのアニールの間、前記チャネル調整層の表面を保護する、方法。
  2. 請求項１に記載の方法であって、
    前記注入されたイオンをアニールする工程は、前記注入されたイオンを１８００℃よりも高い温度でアニールする工程
    を含む、方法。
  3. 請求項１に記載の方法であって、
    前記ゲート酸化物層を形成する工程は、前記ゲート酸化物層を乾燥Ｏ２中で形成する工程を含み、前記方法はさらに、前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程
    を含む、方法。
  4. 請求項３に記載の方法であって、
    前記ゲート酸化物層を形成する工程の後、前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程の前に、前記ゲート酸化物層を不活性雰囲気で約１２００℃以下の温度でアニールする工程
    をさらに含む、方法。
  5. 請求項３に記載の方法であって、
    前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程は、前記ゲート酸化物層を湿潤Ｏ２中で約９５０℃以下の温度でアニールすること
    を含む、方法。
  6. 請求項３に記載の方法であって、
    前記ゲート酸化物層を湿潤Ｏ２中でアニールする工程は、発熱室内において発熱性水蒸気を発生させる工程と、前記発熱性水蒸気をアニール室に供給する工程と、前記アニール室内で前記ゲート酸化物層をアニールする工程
    を含む、方法。
  7. 請求項６に記載の方法であって、
    前記発熱性水蒸気を発生させる工程は、前記発熱室を加熱する工程と、前記発熱室に水素および酸素ガスを供給する工程と、前記発熱性水蒸気を形成するために、前記水素ガスおよび前記酸素ガスを燃焼させる工程とを含み、前記水素ガスおよび前記酸素ガスは、酸素に対する水素の分子比を約１．８以上として前記発熱室に供給される、
    方法。
  8. 請求項１に記載の方法であって、
    前記チャネル調整層は、約０．１μｍから約０．５μｍの厚さを有するように形成され、
    前記チャネル調整層は、約１×１０１６ｃｍ−３から約５×１０１８ｃｍ−３の正味アクセプタ濃度を有する、方法。
  9. 請求項１に記載の方法であって、
    前記基板は炭化シリコンを含み、前記ドリフト層はエピタキシャル炭化シリコン層を含む、方法。
JP2013265926A 2006-08-17 2013-12-24 高電力絶縁ゲート・バイポーラ・トランジスタ Active JP5771678B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US83824906P 2006-08-17 2006-08-17
US60/838,249 2006-08-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009524593A Division JP5645404B2 (ja) 2006-08-17 2007-06-18 高電力絶縁ゲート・バイポーラ・トランジスタ

Publications (2)

Publication Number Publication Date
JP2014078747A JP2014078747A (ja) 2014-05-01
JP5771678B2 true JP5771678B2 (ja) 2015-09-02

Family

ID=38896818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009524593A Active JP5645404B2 (ja) 2006-08-17 2007-06-18 高電力絶縁ゲート・バイポーラ・トランジスタ
JP2013265926A Active JP5771678B2 (ja) 2006-08-17 2013-12-24 高電力絶縁ゲート・バイポーラ・トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009524593A Active JP5645404B2 (ja) 2006-08-17 2007-06-18 高電力絶縁ゲート・バイポーラ・トランジスタ

Country Status (6)

Country Link
US (2) US8710510B2 (ja)
EP (2) EP2052414B1 (ja)
JP (2) JP5645404B2 (ja)
KR (1) KR101529331B1 (ja)
CN (1) CN101501859B (ja)
WO (1) WO2008020911A2 (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8043978B2 (en) * 2007-10-11 2011-10-25 Riken Electronic device and method for producing electronic device
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
JP5354009B2 (ja) * 2009-04-16 2013-11-27 三菱電機株式会社 炭化珪素ショットキダイオードの製造方法
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8563986B2 (en) * 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
CN102473726B (zh) * 2010-05-27 2014-08-27 松下电器产业株式会社 半导体装置及其驱动方法
CN102263127B (zh) * 2010-05-29 2013-06-19 比亚迪股份有限公司 一种mos型功率器件及其制造方法
JP2011253883A (ja) * 2010-06-01 2011-12-15 On Semiconductor Trading Ltd 半導体装置及びその製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP5642191B2 (ja) * 2010-11-08 2014-12-17 株式会社 日立パワーデバイス 半導体装置
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
CN102760759B (zh) * 2011-04-29 2016-02-03 比亚迪股份有限公司 一种半导体功率器件
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9171977B2 (en) * 2011-06-17 2015-10-27 Cree, Inc. Optically assist-triggered wide bandgap thyristors having positive temperature coefficients
CN102244099B (zh) * 2011-06-23 2013-04-17 西安电子科技大学 外延沟道的SiCIEMOSFET器件及制备方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
CN103151262A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 平面型绝缘栅双极型晶体管及其制备方法
JP5611184B2 (ja) * 2011-12-14 2014-10-22 三菱電機株式会社 半導体装置の製造における熱処理方法
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
US9054183B2 (en) * 2012-07-13 2015-06-09 United Silicon Carbide, Inc. Trenched and implanted accumulation mode metal-oxide-semiconductor field-effect transistor
JP6264768B2 (ja) * 2012-07-31 2018-01-24 国立研究開発法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
CN103973960B (zh) * 2013-02-01 2017-05-24 华晶科技股份有限公司 摄像装置及对焦方法
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9214572B2 (en) * 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
CN104517837B (zh) * 2013-09-29 2017-10-10 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制造方法
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9318587B2 (en) * 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
JP6425950B2 (ja) 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
CN104319292A (zh) * 2014-11-06 2015-01-28 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
CN104282766A (zh) * 2014-11-06 2015-01-14 株洲南车时代电气股份有限公司 一种新型碳化硅mosfet及其制造方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
KR101692000B1 (ko) * 2015-01-08 2017-01-09 메이플세미컨덕터(주) ＳｉＣ 전력 반도체 소자용 열산화막의 제조 방법 및 ＳｉＣ 전력 반도체 소자의 제조 방법
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6544252B2 (ja) * 2016-01-26 2019-07-17 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP6711100B2 (ja) * 2016-04-15 2020-06-17 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN107785365B (zh) * 2016-08-31 2021-08-06 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
DE102019117897B4 (de) * 2018-09-28 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung
US10763863B2 (en) 2018-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for logic and memory co-optimization
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
JP7189848B2 (ja) * 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
KR102251761B1 (ko) * 2019-11-27 2021-05-14 현대모비스 주식회사 전력 반도체 소자
CN111682063B (zh) * 2020-05-22 2022-05-13 东莞市天域半导体科技有限公司 一种超高压P沟道SiC-IGBT器件材料及其制造方法
JP2022049822A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
US11791334B2 (en) 2020-10-20 2023-10-17 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
WO2022163081A1 (ja) * 2021-02-01 2022-08-04 ローム株式会社 ＳｉＣ半導体装置
CN112750807B (zh) * 2021-02-26 2022-09-09 东莞市中之电子科技有限公司 一种具有屏蔽缓冲结构的mosfet管
CN113284954B (zh) * 2021-07-22 2021-09-24 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法
US12237407B2 (en) 2022-11-01 2025-02-25 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with amorphous semiconductor regions

Family Cites Families (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) * 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Industrial Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) * 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JPS60177266U (ja) 1984-05-02 1985-11-25 株式会社　大井製作所 ドアチエツク装置
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH0734470B2 (ja) * 1987-09-24 1995-04-12 三菱電機株式会社 電界効果型半導体装置
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
JPH0614763Y2 (ja) 1988-01-29 1994-04-20 一雄 上田 降下避難具
JP2843037B2 (ja) * 1988-09-20 1999-01-06 株式会社日立製作所 半導体装置の製造方法
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
JPH0529628A (ja) * 1991-07-19 1993-02-05 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
JPH09232332A (ja) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) * 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) * 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4003296B2 (ja) * 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
ATE533178T1 (de) 1998-09-09 2011-11-15 Texas Instruments Inc Integrierter schaltkreis mit kondensator und diesbezügliches herstellungsverfahren
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
JP2002535840A (ja) * 1999-01-12 2002-10-22 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト メサ形縁端部を備えるパワー半導体素子
US6335295B1 (en) * 1999-01-15 2002-01-01 Lsi Logic Corporation Flame-free wet oxidation
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6399996B1 (en) * 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6218254B1 (en) * 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) * 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
EP1222694B1 (de) 1999-09-22 2005-02-02 SiCED Electronics Development GmbH & Co KG SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) * 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6482681B1 (en) * 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP3773489B2 (ja) * 2000-11-21 2006-05-10 松下電器産業株式会社 半導体装置およびその製造方法
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) * 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP3906105B2 (ja) * 2002-03-29 2007-04-18 株式会社東芝 半導体装置
JP4114390B2 (ja) * 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP2004221263A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP3711989B2 (ja) * 2003-06-24 2005-11-02 日産自動車株式会社 半導体装置およびその製造方法
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP2005033030A (ja) 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7291529B2 (en) 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
JP4666200B2 (ja) * 2004-06-09 2011-04-06 パナソニック株式会社 ＳｉＣ半導体装置の製造方法
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) * 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) * 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
EP2546865B1 (en) * 2005-09-16 2023-12-06 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2007103784A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP2006086549A (ja) * 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ及びその製造方法
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) * 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
WO2009061340A1 (en) 2007-11-09 2009-05-14 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Also Published As

Publication number Publication date
JP2014078747A (ja) 2014-05-01
EP2631951A2 (en) 2013-08-28
KR101529331B1 (ko) 2015-06-16
WO2008020911A2 (en) 2008-02-21
US8710510B2 (en) 2014-04-29
WO2008020911A3 (en) 2008-04-10
KR20090052878A (ko) 2009-05-26
US9548374B2 (en) 2017-01-17
EP2052414A2 (en) 2009-04-29
EP2631951B1 (en) 2017-10-11
CN101501859B (zh) 2011-05-25
EP2631951A3 (en) 2013-09-04
EP2052414B1 (en) 2016-03-30
JP2010521799A (ja) 2010-06-24
JP5645404B2 (ja) 2014-12-24
US20150287805A1 (en) 2015-10-08
US20080105949A1 (en) 2008-05-08
CN101501859A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP5771678B2 (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
JP5236279B2 (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
JP5732253B2 (ja) 絶縁ゲートバイポーラ導電トランジスタ（ｉｂｃｔ）および関連する製作方法
TWI404131B (zh) 具平緩通道之碳化矽裝置之製造方法
US9552997B2 (en) Silicon carbide switching devices including P-type channels
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
CN101467262A (zh) 结势垒肖特基整流器及其制造方法
JP2008541480A (ja) 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
CN116325171A (zh) 具有改进的短路能力的基于功率碳化硅的半导体装置和制造此类装置的方法
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5771678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250