JP2008541480A - 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 - Google Patents
双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2008541480A JP2008541480A JP2008512286A JP2008512286A JP2008541480A JP 2008541480 A JP2008541480 A JP 2008541480A JP 2008512286 A JP2008512286 A JP 2008512286A JP 2008512286 A JP2008512286 A JP 2008512286A JP 2008541480 A JP2008541480 A JP 2008541480A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- substrate
- voltage blocking
- carrier concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 223
- 230000000903 blocking effect Effects 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000002457 bidirectional effect Effects 0.000 title description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 218
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 79
- 238000002513 implantation Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
炭化ケイ素高電圧半導体デバイスおよびそのようなデバイスを製造する方法が提供される。上記デバイスは、電圧遮断基板を含む。絶縁ゲートバイポーラトランジスタは、電圧遮断基板を有して提供される。平面エッジ終端および傾斜エッジ終端が提供される可能性がある。
Description
この発明は、パワー半導体デバイスとパワー半導体デバイスの製造に関連する方法に係わり、より詳しくは、高電圧ＳｉＣ（炭化ケイ素）デバイスと高電圧ＳｉＣデバイスを製造する関連する方法に関する。
パワーデバイスは、大電流を伝導し、高電圧をサポートするために広く使用される。最新のパワーデバイスは、一般に単結晶シリコン半導体素材で製造される。パワーデバイスの１形態は、サイリスタである。サイリスタは、オフ状態からオン状態まで、またはその逆も同様に切り換えられる双安定パワー半導体デバイスである。例えば、サイリスタ、ハイパワーバイポーラ接続トランジスタ（「ＨＰＢＪＴ」）、またはパワー金属酸化膜半導体電界効果トランジスタのようなパワー半導体デバイスは、大容量の電流を制御し通過することができ、そして高電圧を遮断することができる半導体デバイスである。
従来、シリコンバイポーラトランジスタは、モータ駆動回路、電化製品制御デバイス、ロボット工学、および照明器具用安定器のハイパワーアプリケーションに使用されていた。これは、バイポーラトランジスタが例えば２００から５０Ａ／ｃｍ２までの範囲の比較的大きな電流密度を取り扱い、５００から２５００Ｖまでの範囲の比較的高い遮断電圧をサポートするように設計される可能性があるからである。
魅力的な電力定格がバイポーラトランジスタにより獲得されたにも関わらず、全てのハイパワーアプリケーションには、それらの適合性に対するいくつかの基本的な欠点が存在する。一般的に、バイポーラトランジスタは、オン状態モードにトランジスタを維持するために、一般的にコレクタ電流の５分の１から１０分の１までとなる比較的大きなベース制御電流を必要とする電流制御デバイスである。また、高速ターンオフを必要とするアプリケーションのために比例してより大きなベース電流が期待される可能性がある。この大きなベース電流の要求により、ターンオンとターンオフを制御するベース駆動回路は、比較的複雑で、高価である。また、一般的な誘導性パワー回路アプリケーションで必要とされるように、高電流と高電圧が同時にデバイスに印加される場合、バイポーラトランジスタは尚早の故障を引き起こしやすい可能性もある。さらに、単一のトランジスタへの電流転換は、一般的に高温で発生し、エミッタ安定化スキームを必要とさせるので、平行してバイポーラトランジスタを動作させることは比較的難しい可能性がある。この電流転換は、一般に動作温度の更なる増加による、バイポーラデバイス全体のオン状態電圧降下の減少から生じる。
シリコンパワーＭＯＳＦＥＴは、このベース駆動の問題に対処する。電力ＭＯＳＦＥＴにおいて、ゲート電極は、ターンオンとターンオフの制御を適切なゲートバイアスのアプリケーションに提供する。例えば、伝導性ｎ型逆転層が正ゲートバイアスのアプリケーションに応じてｐ型チャンネル領域に形成されるとき、ｎ型強化ＭＯＳＦＥＴのターンオンが生じる。逆転層は、電気的にｎ型ソース領域およびｎ型ドレイン領域を接続し、ソースとドレインの間で多数のキャリア伝導を許容する。
電力ＭＯＳＦＥＴのゲート電極は、一般的には二酸化ケイ素である、間にある絶縁層により、導電チャネル領域から切り離される。ゲートがチャネル領域から絶縁されるので、ゲート電流は、ＭＯＳＦＥＴを伝導状態に維持するため、またはＭＯＳＦＥＴをＯＮ状態からＯＦＦ状態に切り換え、またはその逆に切り換えるためにほとんど必要とされない。ゲートはＭＯＳＦＥＴのチャネル領域との間でコンデンサを形成するので、切り換えの間ゲート電流は小さく維持される。このように、充電電流および放電電流（「変位電流」）のみが、切り換えの間に一般的に必要とされる。絶縁ゲート電極と関連する高い入力インピーダンスにより、最小電流要求がゲートに置かれ、ゲート駆動回路は容易に実装される可能性がある。
さらに、ＭＯＳＦＥＴの電流伝導が多数キャリア伝送のみを介して生じるので、過剰な少数キャリアの再結合と関連した遅れは存在しない。従って、パワーＭＯＳＦＥＴの切り換えスピードは、バイポーラトランジスタのそれより何桁も速くさせることができる。バイポーラトランジスタとは異なり、パワーＭＯＳＦＥＴは、同時に「第２の故障」として知られる破壊的な故障メカニズムに遭遇することなく、比較的長い持続時間の間高い電流密度と高電圧のアプリケーションに耐えるように設計される可能性がある。パワーＭＯＳＦＥＴの順電圧降下は温度の増加にしたがい増加するので、パワーＭＯＳＦＥＴは、容易に並列にされる可能性があり、それにより並列に接続されたデバイスの電流転換の促進さえ行う。
しかしながら、上述したパワーＭＯＳＦＥＴの有益な特徴は、少数キャリアの注入の欠乏に起因する高電圧デバイスのＭＯＳＦＥＴドリフト領域の比較的高いオン抵抗により一般的に相殺される。その結果、ＭＯＳＦＥＴの動作時の順電流密度は、例えば６００Ｖのデバイスにおいて、バイポーラトランジスタで類似したオン状態の電圧低下により１００〜１２０Ａ／ｃｍ２であるのと比較して、４０〜５０Ａ／ｃｍ２の範囲であるように、一般的に比較的低い値に制限される。
パワーバイポーラトランジスタとＭＯＳＦＥＴデバイスのこれらの特徴に基づいて、ＭＯＳ制御電流フローとバイポーラ電流伝導の組合せを具体化するデバイスは、開発され、例えばバイポーラ、またはＭＯＳＦＥＴ単独のような単一の技術を超える特定のアプリケーションの重要な特徴を提供することが発見される。バイポーラとＭＯＳの特徴を結合するデバイスの１つの例は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
ＩＧＢＴは、パワーＭＯＳＦＥＴの高インピーダンスゲートをパワーバイポーラトランジスタのオン状態の低伝導損失と結合する。これらの特徴により、ＩＧＢＴは、例えばボータ制御アプリケーションに必要とされるこれらのような、誘導性スイッチング回路で、広範囲に使用された。これらのアプリケーションは、幅広い順バイアス安全操作エリア（ＦＢＳＯＡ）と幅広い逆バイアス安全操作エリア（ＲＢＳＯＡ）を有するデバイスを必要とする。
炭化ケイ素（ＳｉＣ）デバイスも、パワーデバイスとして提案され、使用された。このようなデバイスは、米国特許第５５０６４２１号に記載されるようなパワーＭＯＳＦＥＴを含む。同様に、炭化ケイ素接合型電界効果トランジスタ（ＪＦＥＴ）および金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）も、高電力アプリケーションのために提案された。米国特許第５２６４７１３号と第５２７０５５４号を参照する。
炭化ケイ素ＩＧＢＴは、米国特許第５８３１２８８号と米国特許第６１２１６３３号にも記載され、その開示は、全体として詳細に説明されるかのようにここに取り入れられる。
炭化ケイ素の潜在的な利点にもかかわらず、炭化ケイ素のなかにＩＧＢＴを含むパワーデバイスを製造することは難しい可能性がある。例えば、これらの高電圧デバイスは、約３００から約４００μｍまでの厚さを有する高ドープｎ型伝導性炭化ケイ素基板上で低ドープエピタキシャル層（ｎまたはｐ型）を使用して典型的に形成される。低抵抗率ｐ型炭化ケイ素基板は、キャリアフリーズアウトに終わる可能性のある深いエネルギー準位を有する利用可能なアクセプタの種類（アルミニウムとボロン）の結果として利用できない可能性がある。このように、ｎ型基板の排他的使用は、利用できる高電圧デバイスの両極性を制限する可能性がある。例えば、ｐチャンネルＩＧＢＴのみが利用できる可能性がある。さらに、利用できるデバイスは、１方向のみ電圧を遮断できる可能性がある。
従来の電力回路において、高い正電圧レベルよりむしろＧＮＤを基準とし、デバイスをオン／オフするために制御電圧をデバイスに印加させうるデバイスを有することは望ましい。しかし、ゲートがデバイスの接地されたエミッタを基準とするＩＧＢＴを提供することは、高ドープｐ型基板を一般に必要とする。上述されたように、現在では高ドープｐ型基板は、炭化ケイ素の中にｎ型基板より製造するのが難しい。ｎ型基板の従来の炭化ケイ素ＩＧＢＴは、一般的なパワー回路においてライン電圧になるコレクタ電圧を基準とするそのゲート電圧を有する。このように、現在の炭化ケイ素ＩＧＢＴは、レベルシフト構成要素を有する、より複雑なゲート駆動回路を必要とする可能性があり、ＩＧＢＴの構造、炭化ケイ素の電気的特性、および高ドープｐ型炭化ケイ素基板の製造の制限の結果としてより複雑な電力回路となる可能性がある。
さらに、基板−エピタキシャル層インターフェースで遮断接合を形成するために、平面エッジ終端構造が形成される可能性があり、またはエッジ傾斜処理はデバイスのエッジでの尚早の故障の可能性を減少させるために使用される可能性がある。広範囲な処理が３００から４００μｍまでの厚さのｎ型基板の除去の後に必要とされる可能性があるため、デバイスの背面上に平面エッジ終端構造を形成することは、実施するのが困難でありコストが高くなる可能性がある。エッジを傾斜させることは、基板を通してエッチングし、または、デバイスの側壁を研削し、研磨することを含む可能性があり、そしてそれは、電圧遮断エピタキシャル層が一般に、基板より非常に薄いので、難しい可能性もある。
本発明のいくつかの実施形態は、ＩＧＢＴのドリフト領域として電圧遮断基板を備えるＳｉＣＩＧＢＴと、電圧遮断基板の第１の表面にあり、ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造と、電圧遮断基板の第１の表面の反対側にある電圧遮断基板の第２の表面を通して広がる傾斜エッジ終端構造とを備えることを特徴とするＳｉＣＩＧＢＴを具備する高電圧ＳｉＣデバイス、および高電圧ＳｉＣデバイスを製造する方法を提供する。
本発明の特定の実施形態において、電圧遮断基板は、ブール成長基板である。電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板である可能性がある。電圧遮断基板は、約１００μｍを超える厚さを有する可能性がある。電圧遮断基板は、ｎ型、またはｐ型ＳｉＣ基板を含む可能性がある。
本発明のいくつかの実施形態は、第２の伝導性形式を有する電圧遮断ＳｉＣ基板の第１の表面上にあり、第１の伝導性形式を有する第１のＳｉＣ層と、基板の第２の表面にあり、第１の伝導性形式を有するＳｉＣの第１の領域と、ＳｉＣの第１の領域内にあり、第１の伝導性形式を有し、第１の領域のキャリア濃度より高いキャリア濃度を有するＳｉＣの第２の領域と、ＳｉＣの第１の領域内にあり、第２の伝導性形式を有するＳｉＣの第３の領域と、基板上にある絶縁層と、絶縁層上にあり、ＳｉＣの第１の領域およびＳｉＣの第３の領域に隣接するゲート電極と、ＳｉＣの第２の領域およびＳｉＣの第３の領域上にある第１の接点と、第１のＳｉＣ層上にある第２の接点とを備えることを特徴とする高電圧ＳｉＣデバイス、および高電圧ＳｉＣデバイスを製造する方法を提供する。
本発明のさらなる実施形態において、デバイスは、基板の第１の表面にある平面エッジ終端構造と、基板の第１の表面と反対側にある基板の第２の表面にある傾斜エッジ終端構造とをさらに備える。
本発明のさらなる実施形態において、電圧遮断基板は、ブール成長基板である。電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板を含む可能性がある。電圧遮断基板は、約１００μｍを超える厚さを有する可能性がある。第１の伝導性形式は、ｐ型ＳｉＣを含み、第２の伝導性形式は、ｎ型ＳｉＣを含む可能性がある。あるいは、第１の伝導性形式は、ｎ型ＳｉＣを含み、第２の伝導性形式は、ｐ型ＳｉＣを含む可能性がある。
本発明の更なる実施形態において、第１のＳｉＣ層は、約０．１から約２０．０μｍまでの厚さを有する。第１のＳｉＣ層は、約１×１０１６から約１×１０２１ｃｍ−３までのキャリア濃度を有する可能性がある。第１のＳｉＣ領域は、約１×１０１５から約５×１０１９ｃｍ−３までのキャリア濃度を有し、および／または約０．３から約２．０μｍまでの深さを有する可能性がある。第２のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有し、および／または約０．１から約２．０μｍまでの深さを有する可能性がある。第３のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有し、および／または約０．１から約１．５μｍまでの深さを有する可能性がある。
本発明の更なる実施形態において、デバイスは、基板の第２の表面にあり、第２の伝導性形式を有するＳｉＣの第４の領域をさらに備える。ＳｉＣの第４の領域は、基板の第１の表面の平面エッジ終端構造を提供する。第４のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有し、および／または約０．１から約２．０μｍまでの深さを有する可能性がある。
本発明が主に高電圧デバイスとＩＧＢＴに関して記述される一方、高電圧デバイスとＩＧＢＴを製造する方法もここで提供される。
本発明は、ここでその中で本発明の実施形態が示される添付の図面を参照してより完全に以下に記述される。しかしながら、この発明は、多くの異なる形態で具体化される可能性があり、ここに記述される実施形態に限定されるように解釈されてはならない。むしろ、これらの実施形態は、この開示が詳細で完全であり、当業者に発明の範囲を完全に伝達するように提供される。図において、層および領域の、サイズおよび相対的なサイズは、明瞭さのために誇張される可能性がある。１つの要素または層が、別の要素または層「の上にあり」、「と接続され」、または「と結合され」と称されるとき、それは、他の要素または層の直接上にあるか、直接接続され、または入り込んだ要素または層が存在する可能性があることが理解される。対照的に、１つの要素が、別の要素または層「の直接上にあり」、「と直接接続され」、または「と直接結合され」と称されるとき、入り込んだ要素または層は存在しない。同様の符号は、同様の要素を始めから終わりまで示す。ここで使用されるように、「および／または」の用語は、関連リストアイテムの１つまたはそれ以上の、いずれか及び全ての組合せを含む。
第１の、第２のなどの用語は、様々な要素、構成要素、領域、層、および／またはセクションを記述するためにここで使用される可能性があるが、これらの要素、構成要素、領域、層、および／またはセクションがこれらの用語に制限されてはならないことが理解されるだろう。これらの用語は、１つの要素、構成要素、領域、層、またはセクションと、別の要素、構成要素、領域、層、またはセクションとを区別するためにのみ使用される。このように、以下に論じられる第１の要素、構成要素、領域、層、またはセクションは、本発明の示唆から逸脱することなく第２の要素、構成要素、領域、層またはセクションと称される可能性がある。
さらに、例えば、「より下の」、または「下部」、および「より上の」、または「上部」などの相対的用語は、図に例示されるように１つの要素と別の要素の関係を記述するためにここで使用される可能性がある。相対的用語は、図の中に表現される位置づけに加えてデバイスの異なる位置づけを含むことを目的とすることが理解されるだろう。例えば、図の中のデバイスが向きを反転される場合、他の要素「より下」側であるように記述された要素は、次いで他の要素「より上」側の位置づけに置かれる。それゆえ、典型的な用語「より下の」は、図の特定の位置づけに従い、「より下の」と「より上の」の位置づけの両方を含む可能性がある。同様に、図の１つの中のデバイスが反転される場合、他の要素「より下に」、または「の下へ」として記述された要素は、次いで他の要素「より上の」位置づけに置かれる。それゆえ、典型的な用語「より下に」、または「の下へ」は、より上とより下の両方の位置づけを含む。
本発明の実施形態は、本発明の理想とされる実施形態の略図である断面図を参照してここに記述される。従って、例えば製造技術および／または許容誤差などの結果として生じる図の形態からのバリエーションは、予想されることである。このように、本発明の実施形態は、ここに例示される領域の特定の形態に限定されて解釈されるべきではなく、例えば、製造の結果として生じる形状の偏差を含むことである。例えば、長方形として例示された注入領域は、一般的に、注入された領域から注入されていない領域への２進的な変化よりむしろ、そのエッジでの注入濃度の特徴および／または傾斜を丸くし、または曲げてしまうだろう。同様に、注入により形成される埋設された領域は、埋設された領域と注入が起きる表面との間の領域の一部の注入に終わる可能性がある。このように、図に例示される領域は、実際は略図であり、それらの形態は、デバイスの領域の正確な形態を例示することを目的とせず、本発明の範囲を限定することを目的としていない。
本発明の実施形態は、様々な層／領域のための特定の極性および／または伝導性形式を参照して記述される。しかし、当業者により十分に理解されるように、領域／層の極性は、反対極性のデバイスを提供するために反転される可能性がある。例えば、「第１の伝導性形式」と「第２の伝導性形式」の用語は、ｎ型、またはｐ型のような反対の伝導性形式を示すが、ここに記述され例示されるそれぞれの実施形態は、同様にその補完的な実施形態を含む。
本発明のいくつかの実施形態は、ここに論じられるように、炭化ケイ素電圧遮断基板を含む可能性のある絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）および／または他のパワーデバイスを提供する。このように、本発明の実施形態がＩＧＢＴを参照して記述されるが、本発明の実施形態は、例えば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、サイリスタ、または他のそのような高電圧パワーデバイスのような他のデバイスで使用される可能性がある。
本発明のいくつかの実施形態によれば、高電圧パワーデバイスは、電圧遮断基板上に提供される。電圧遮断および／またはキャリア注入ｐｎ接合は、エピ層の成長および／またはイオン注入により形成される可能性がある。ｎ＋基板の除去がもはや必要とされない可能性があるので、平面終端構造は、容易に実施される可能性がある。さらにまた、ｐｎ遮断接合の位置、すなわち電圧遮断基板とその上に形成される層との間は、明確に定義される可能性があり、電圧遮断層（基板）は、デバイスの厚さのほとんどの割合を占めるので、エッジ傾斜処理は、本発明のいくつかの実施形態により簡易化される可能性もある。このように、本発明のいくつかの実施形態によれば、高電圧デバイスは、ここでさらに論じられるように、高電圧デバイスで利用できる極性を増加させる可能性のあるｎ型および／またはｐ型炭化ケイ素基板上で提供される可能性がある。
ここで使用されるように、「電圧遮断基板」は、高電圧デバイスの双方向性電圧遮断層を提供することのできるｎ型またはｐ型高純度炭化ケイ素基板を示す。本発明のいくつかの実施形態において、電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度と約１００μｍを超える厚さを有する４Ｈ−ＳｉＣ基板である可能性がある。電圧遮断基板と電圧遮断基板を製造する方法に関する詳細は、同一出願人により２００５年２月７日に出願され、「少数キャリアのライフタイムを増加させる炭化ケイ素結晶を製造するための処理」と題する米国特許出願番号＿（クライアント参照番号Ｐ０４７５）で論じられ、その開示は、全体としてここで詳細に説明されるように参照によりここに取り入れられる。
本発明の実施形態は、電圧遮断基板の注入された領域を有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の断面である図１を参照してここに記述される。しかし、本発明いくつかの実施形態において、注入された領域は、基板上のエピタキシャル領域として提供される可能性がある。従って、本発明の実施形態は、基板への注入に限定されず、基板上の領域またはその組合せも含む可能性がある。当業者に知られているように、炭化ケイ素のドーピング領域は、エピタキシャル成長によりおよび／または注入により形成される可能性がある。例えば、炭化ケイ素のｐ型領域は、ｐ型ドーパントの存在下でのエピタキシャル成長により、または非ドープのｐ型、またはｎ型エピタキシャル層でのｐ型ドーパントの注入により形成される可能性がある。エピタキシャル成長から生じる構造は、注入から生じる構造と異なる。このように、「エピタキシャル領域または層」と、「注入された領域または層」の用語は、構造的に炭化ケイ素の異なる領域を識別する。
ここで図１を参照して、本発明のいくつかの実施形態による高電圧炭化ケイ素デバイスが論じられる。図１に例示されるように、炭化ケイ素（ＳｉＣ）電圧遮断基板１０は、提供される可能性がある。上記で論じられたように、基板１０の極性は、例えば、３Ｃ、２Ｈ、４Ｈ、６Ｈ、または１５Ｒ等のポリタイプを有するｎ型、またはｐ型ＳｉＣである可能性がある。例示的な目的のためだけに、図１に例示される本発明の実施形態により論じられるデバイスは、ｎ型ＳｉＣ基板１０を具備する。本発明のいくつかの実施形態において、基板１０は、約１．０×１０１５ｃｍ−３以下のキャリア濃度と約１５０μｍを超える厚さを有する高純度４Ｈ−ＳｉＣ基板である可能性がある。基板１０は、第１の表面１０Ｂと、この第１の表面の反対側にある第２の表面１０Ａとを有する。
本発明のいくつかの実施形態において、基板１０は、ブール成長基板である可能性がある。ブール成長基板は、同一出願人により２００３年１０月１６日に出願され、「ブール成長炭化ケイ素ドリフト層を使用するパワー半導体デバイスを形成する方法およびそれにより形成されるパワー半導体デバイス」と題する米国特許出願第１０／６８６７９５号で論じられ、その開示は全体として詳しく説明されるように参照としてここに取り入れられる。
さらに図１に例示されるように、ＳｉＣの第１の層１２は、基板１０の第２の表面１０Ａに提供される可能性がある。ＳｉＣの第１の層１２は、ｐ型、またはｎ型のＳｉＣエピタキシャル層、または注入された層である可能性がある。当業者に知られているように、炭化ケイ素のドーピング領域は、エピタキシャル成長により、および／または注入により形成される可能性がある。例えば、炭化ケイ素のｐ型領域は、ｐ型ドーパントの存在下でのエピタキシャル成長により、または非ドープのｐ型、またはｎ型エピタキシャル層でのｐ型ドーパントの注入により形成される可能性がある。エピタキシャル成長から生じる構造は、注入から生じる構造と異なる。このように、「エピタキシャル領域または層」と「注入された領域または層」の用語は、構造的に炭化ケイ素の異なる領域を識別する。
図１に例示される本発明の実施形態によれば、ＳｉＣの第１の層１２は、ｎ型基板１０上で提供されるｐ型エピタキシャル層である可能性がある。ｐ型ＳｉＣエピタキシャル層１２は、約１．０×１０１６から約１．０×１０２１ｃｍ−３までのキャリア密度と、約０．１から２０．０μｍまでの厚さとを有する可能性がある。基板は、約１×１０１５ｃｍ−３より少ないキャリア濃度を有する可能性がある。第１の層１２と基板１０との間のｐｎ接合は、デバイスがオフ状態にあるときに遮断能力を提供し、デバイスがオン状態にあるときキャリア注入を提供する可能性がある。
ＳｉＣの第１の領域１４は、基板１０の第１の表面１０Ｂで提供され、基板１０に対して逆の伝導性形式を有する。本発明のいくつかの実施形態において、第１の領域は、基板１０の極性に従い、ｐ型ウェルまたはｎ型ウェルを提供する注入された領域である。ＳｉＣの第１の領域１４は、間隔をあけた別々の部分間の接合型電界効果トランジスタ（ＪＦＥＴ）領域３０を有する断面で見られるとき、間隔をあけた別々の部分として提供される可能性がある。本発明の特定の実施形態において、ＳｉＣの第１の領域１４は、約１．０×１０１５から約５．０×１０１９ｃｍ−３までのキャリア密度を有する可能性があり、約０．３から約２．０μｍまでの深さへの基板に及ぶ可能性がある。ＳｉＣの第１の領域１４の隣接した間隔をあけた別々の部分間の間隔は、中立チャンネルがドリフト層の上部のＭＯＳチャンネル間に存在するように十分である可能性がある。この間隔は、ＳｉＣの第１の領域１４の隣接した間隔をあけた別々の部分間のＪＦＥＴ領域３０でキャリア濃度を増加するためにＪＦＥＴ領域３０に注入を取り入れることにより減少される可能性ある。ＳｉＣの第１の領域１４がここで間隔をあけた別々の部分を有する単一の領域であるとして記述される一方、ＳｉＣの第１の領域１４は、別々の領域間のＪＦＥＴ領域３０で間隔をあけた離れた別々の領域としても提供される可能性がある。
図１に例示される本発明の実施形態において、逆の伝導性形式のＳｉＣの第２の領域１８および第３の領域２０は、第１の領域１４の範囲内および基板１０の第１の表面１０Ｂで提供される可能性がある。いくつかの実施形態において、ＳｉＣの第２の領域１８および第３の領域２０は、図１に例示される断面で見られるとき、間隔をあけた別々の部分として提供される可能性がある。ＳｉＣの第２の領域１８および第３の領域２０は、ここで間隔をあけた別々の部分を有する単一の領域であるとして記述される一方、ＳｉＣの第２の領域１８および第３の領域２０は、それぞれＳｉＣの第１の領域１４の範囲内で複数の間隔をあけられた離れた別々の領域として提供される可能性もある。
ＳｉＣの第２の領域１８および第３の領域２０は、それぞれ、ＳｉＣのｐ＋領域とＳｉＣのｎ＋領域である。ここに使用されるように、「ｐ＋」または「ｎ＋」は、同じかまたは別の、層または基板に、隣接するかまたは他の、領域に存在するより高いキャリア濃度により定義される領域を示す。同様に、「ｐ−」または「ｎ−」は、同じかまたは別の、層または基板の、隣接するかまたは他の、領域に存在するより低いキャリア濃度により定義される領域を示す。
本発明のいくつかの実施形態において、ＳｉＣの第２の領域１８および第３の領域２０は、約５．０×１０１７から約１．０×１０２１ｃｍ−３までのキャリア濃度を有する可能性があり、約０．１から約２．０μｍまでの深さへの基板に及ぶ可能性がある。ＳｉＣの第２の領域１８は、イオン注入を通して、例えば「Ａｌ」または「Ｂ」のような、ｐ型ドーパントで注入される可能性がある。
本発明のいくつかの実施形態において、ＳｉＣの第３の領域２０は、約５．０×１０１７から約１．０×１０２１ｃｍ−３までのキャリア濃度を有する可能性があり、約０．１から約１．５μｍまでの深さへの基板に及ぶ可能性がある。ＳｉＣの第３の領域２０は、イオン注入を通して、例えば窒素またはリンのようなｎ型ドーパントで注入される可能性がある。
本発明のいくつかの実施形態において、平面エッジ終端構造は、基板１０の第１の表面１０Ｂにより提供される可能性がある。図１に見られるように、浮遊保護リングは、基板１０と逆の伝導性形式の基板１０のＳＩＣの第４の領域１６により提供される可能性があり、ＳｉＣの第１の領域１４を取り囲む可能性がある。ＳｉＣの第４の領域１６は、約５．０×１０１７から約１．０×１０２１ｃｍ−３までのキャリア濃度を有する可能性があり、約０．１から約２．０μｍまでの深さに、基板におよぶ可能性がある。ＳｉＣの第４の領域１６は、ＳｉＣの第２の領域１８として、同時に形成される可能性がある。ＳｉＣの第４の領域１６は、イオン注入を通して、例えばＡｌまたはＢのようなｐ型ドーパントで注入される可能性がある。
ゲート絶縁層２２は、基板１０上に提供される。ゲート絶縁層２２は、例えば、酸化膜、酸化窒化膜または酸化物−窒化物−酸化物構造である可能性がある。本発明の特定の実施形態において、ゲート絶縁体２２は、ＮＯおよび／またはＮ２Ｏ環境で形成され、および／またはアニールされる酸化膜である。例えば、ゲート絶縁層は、「ＳｉＣ層上の酸化被膜のＮ２Ｏアニールする方法」と題する米国特許第６６１０３６６号、「ＳｉＣ層上の酸化被膜のＮ２Ｏ成長の方法」と題する米国特許第６７６７８４３号、「水素環境におけるアニールを利用するＳｉＣ層上の酸化被膜を製造する方法」と題する米国特許公報２００２／０１０２３５８、および／または「ＳｉＯ２／ＳｉＣ構造中の界面準位の窒素表面化処理」と題する米国特許公報２００４／０１０１６２５に記載されるように形成される可能性があり、その公開は全体として説明されるようにここに組み込まれる。
ゲート電極２６は、ゲート絶縁層２２上で提供され、ＪＦＥＴ領域３０上に配置される。ゲート電極２６は、例えば、ｎ型またはｐ型ポリシリコン、またはＭｏまたはＷおよび／または金属ケイ化物のような耐熱性金属である可能性がある。
抵抗接点２４および２８は、ＳｉＣの第２の領域１８および第３の領域２０と、ＳｉＣの第１の層１２の上にそれぞれ提供される。ここで使用されるように、「抵抗接点」の用語は、それと関連するインピーダンスがインピーダンス＝Ｖ／Ｉの関係により実質的に与えられる接点を示し、ここでＶは接点中の電圧であり、Ｉは実質的に全ての想定される操作周波数（すなわち、抵抗接点と関連するインピーダンスが実質的に全ての操作周波数で同じ）と電流値を有する電流である。抵抗接点２４および２８は、本発明のいくつかの実施形態によるＩＧＢＴのエミッタおよびコレクタの接点を提供する可能性がある。本発明のいくつかの実施形態において、ｎ＋領域への抵抗接点は、ニッケル（Ｎｉ）である可能性があり、ｐ＋領域への抵抗接点は、アルミニウム（Ａｌ）／チタン（Ｔｉ）接点のようなアルミニウム（Ａｌ）ベースの接点である可能性がある。これらの金属は、例示の目的のためだけに提供され、他の適当な金属も本発明の範囲から逸脱することなく使用される可能性があることが理解されるだろう。
金属被膜層（図示せず）は、抵抗接点２４および２８および／またはゲート電極２６の上に提供される可能性がある。金属被膜層は、例えば、金、銀、アルミニウム、プラチナ、および／または銅を含む可能性がある。他の適当な高伝導性金属が、上記被膜層のために使用される可能性もある。上記被膜層の存在は、当業者に理解されるように、はんだ付けおよび／またはワイヤボンディング用により適切なデバイスを提供することができる。
図１にさらに例示されるように、デバイスのエッジは、本発明のいくつかの実施形態により傾斜を付けられる可能性がある。エッジに傾斜を付けるプロセスは、傾斜エッジ終端構造を提供するために実行される可能性がある。本発明のいくつかの実施形態によれば、ｐｎ遮断接続は、基板１０の第２の表面１０ＡとＳｉＣの第１の層１２との間に提供される可能性がある。傾斜エッジは、Ｓ．Ｍ．ＳＺｅによる「Semiconductor Devices Physics」の１９６〜１９８頁に詳細に論じられ、その内容は、全体として説明されるようにここに取り入れられる。
図１を参照して論じられる本発明の実施形態は、ＩＧＢＴを具備したが、本発明の実施形態がこの構成に限定されないことが理解されよう。例えば、逆の伝導性形式を有するデバイスも提供される可能性がある。特に、デバイスは、本発明の範囲から逸脱することなく、ｐ型ＳｉＣ基板１０、基板１０の第２の表面１０Ａ上にＳｉＣのｎ型の第１の層１２、基板１０の第１の表面１０Ｂ上にＳｉＣのｎ型の第１の領域１４、ＳｉＣのｎ＋の第２の領域１８、ＳｉＣのｐ＋の第３の領域２０、およびＳｉＣのｎ＋の第４の領域を有して提供される可能性がある。
上記で論じられたように、図１を参照して、本発明のいくつかの実施形態によるデバイスは、双方向電圧遮断層を提供できる電圧遮断基板上に提供される可能性がある。電圧遮断基板上にデバイスを提供することは、ｐ型またはｎ型導電性基板を有する高電圧パワーデバイスの提供を許容する可能性があり、それはそのようなデバイスの利用できる両極性を増加する可能性がある。さらに、基板の表面とその上に提供される層の間のｐｎ接続は、より簡単に同一視できる可能性があり、それは、ここに論じられるように、複数の方向を遮断できるデバイスの提供を許容する可能性がある。
ここで図２Ａ〜図２Ｈを参照して、本発明のいくつかの実施形態により電圧遮断基板上に例えばＩＧＢＴのようなパワーデバイスを製造する処理工程が論じられる。図２Ａに例示されるように、ＳｉＣの第１の層１２は、炭化ケイ素（ＳｉＣ）電圧遮断基板１０の第２の表面１０Ａ上に形成される。ＳｉＣ基板１０は、ｎ型またはｐ型炭化ケイ素である可能性がある。例示の目的だけのために、図２Ａ〜図２ＨのＳｉＣ基板１０は、ｎ型ＳｉＣ基板である。本発明のいくつかの実施形態において、基板１０は、約１．０×１０１５ｃｍ−３以下のキャリア濃度および約１００μｍを超える厚さを有する高純度４ＨＳｉＣ基板である可能性がある。本発明のいくつかの実施形態において、電圧遮断基板は、「少数キャリア寿命を増加した炭化ケイ素結晶を生産する処理」と題し、２００５年２月７日に出願され、一般に割り当てられた米国特許出願第＿号（クライアント参照番号Ｐ０４７５）で論じられる方法を使用して製造される可能性があり、そしてその開示は、参照によりここに取り入れられた。
ＳｉＣの第１の層１２は、本発明の範囲から逸脱することなく、ｐ型またはｎ型炭化ケイ素層である可能性があり、基板１０の第２の表面１０Ａで成長されるか、基板１０の第２の表面１０Ａに注入される可能性がある。ＳｉＣの第１の層１２がｎ型注入領域である場合、例えば窒素またはリンイオンが注入される可能性がある。一方、ＳｉＣの第１の層１２がｐ型注入領域である場合、例えばＡｌまたはホウ素（Ｂ）イオンが注入される可能性がある。図２Ａ〜図２Ｈを参照して論じられる本発明の実施形態において、ＳｉＣの第１の層１２は、ｎ型基板１０の第２の表面１０Ａ上に形成されるｐ型エピタキシャル層である可能性がある。ｐ型ＳｉＣエピタキシャル層１２は、約１．０×１０１６から約１．０×１０２１ｃｍ−３までのキャリア濃度、および約０．１から約２０．０μｍまでの厚さを有する可能性がある。
図２Ｂで見られるように、マスク１００は、基板１０の第１の表面１０Ｂ上に形成され、ＳｉＣの第１の領域１４により提供されるｐ型ウェル領域と対応する開口部を提供するためにパターンされる。適切なドーパントイオンは、ＳｉＣの第１の領域１４を提供するためにマスク１００を使用して基板１０の第１の表面１０Ｂに注入される。図２Ａ〜図２Ｈに例示される本発明の実施形態によれば、ＳｉＣの第１の領域１４は、ｐ型基板１０の第１の表面１０Ｂで提供されるｐ型注入領域である可能性がある。ｐ型ＳｉＣ領域１４は、約１．０×１０１５から約５．０×１０１９ｃｍ−３までのキャリア濃度、および約０．３から約２．０μｍまでの厚さを有する可能性がある。
オプションで、マスク１００が除去される可能性があり、ＪＦＥＴ領域３０に対応するマスクが提供される可能性がある。ＪＦＥＴ注入は、ｐウェル１４の間の空間を減少させるために、上述したように実施される可能性がある。
図２Ｃで見られるように、図２Ｂのマスク１００は、取り除かれ、第２のマスク２００は、基板１０の第１の表面１０Ｂ上に形成され、ＳｉＣの第２の領域１８および第４の領域１６に対応する開口部を提供するためにパターンされる。図２Ａ〜図２Ｈに例示される本発明の実施形態によれば、ＳｉＣの第２の領域１８および第４の領域１６は、基板１０の第１の表面１０Ｂで提供されるｐ＋領域である可能性がある。ＳｉＣの第２の領域１８および第４の領域１６は、約５．０×１０１７から約１．０×１０２１ｃｍ−３までのキャリア濃度、および約０．１から約２．０μｍまでの厚さを有する可能性がある。
図２Ｄで見られるように、図２Ｃのマスク２００は、取り除かれ、第３のマスク３００は、基板１０の第１の表面１０Ｂ上に形成され、ＳｉＣの第３の領域２０に対応する開口部を提供するためにパターンされる。図２Ａ〜図２Ｈに例示される本発明の実施形態によれば、ＳｉＣの第３の領域２０は、基板１０の第１の表面１０Ｂで提供されるｎ領域である可能性がある。ＳｉＣの第３の領域２０は、約５．０×１０１７から約１．０×１０２１ｃｍ−３までのキャリア濃度、および約０．１から約１．５μｍまでの厚さを有する可能性がある。
オプションで、ドーパントの注入後、図２Ｄの結果として生じる構造は、ドーパントを活性化させるためにアニールされる可能性がある。または、ドーパントの活性化は、例えばゲート絶縁層の形成または抵抗接点のアニール等の別の処理工程により提供される可能性がある。
図２Ｅは、第３のマスク３００の除去と絶縁層２２の形成を例示する。絶縁層２２は、例えば、熱酸化により成長される可能性があり、この場合注入の深さは酸化厚さから算出される可能性があり、および／または、例えば、化学気相体積（ＣＶＤ）により堆積される可能性がある。上述したように、絶縁層２２は、ＮＯおよび／またはＮ２Ｏで成長され、および／またはアニールされる酸化膜である可能性がある。例えば、絶縁層２２は、窒化物（nitridating）環境で成長される酸化膜である可能性がある。オプションで、ＯＮＯ構造は、熱酸化および／または堆積により提供される可能性がある。ゲート絶縁層２２は、約５０Åから４０００Åまでの厚さで形成される可能性がある。
ここで図２Ｆを参照して、金属は、絶縁層２２上に堆積され、ゲート電極２６を提供するためにパターンされる可能性がある。上述したように、ゲート電極２６は、ポリシリコン、高融点金属、および／またはケイ素化合物である可能性がある。ゲート電極２６のパターニングは、当業者に知られているように、エッチングマスクを形成するためのフォトリソグラフィによるマスキングにより、またはエッチングマスク、リフトオフ、または他のパターニング技術を使用してゲート電極材料にエッチングすることにより実行される可能性がある。
ここで図２Ｇを参照して、抵抗接点２４に対応するウインドウ（図示せず）は、接点位置と対応する絶縁層２２上に開口される可能性がある。従って、接点金属は、ウインドウに堆積される可能性がある。図２Ｈで見られるように、接点金属は、ＳｉＣの第１の層１２上にも堆積する。上述したように、ニッケル（Ｎｉ）は、ｎ＋領域上の抵抗接点のために堆積する可能性があり、例えばＡｌ／ＴｉのようなＡｌベースの金属合成物は、ｐ＋領域上の抵抗接点のために堆積する可能性がある。一度金属が堆積すれば、堆積する金属は不活性な環境で約５００から１２００℃までの温度でアニールされる可能性がある。
図２Ｈに例示されるように、デバイスのエッジは、本発明のいくつかの実施形態によりさいの目に切られ、傾斜をつけられる可能性がある。例えば、傾斜をつけることは、プラズマエッチングまたは機械的な研磨により実行される可能性がある。このように、例えば、研磨工具６００は、図１に例示される構造の形態を提供するためにエッジに傾斜をつけるように使用される可能性がある。エッジに傾斜を付ける処理は、傾斜エッジ終端構造を提供するために実施される可能性がある。本発明のいくつかの実施形態によれば、ｐｎ遮断接続は、基板１０の第２の表面１０ＡとＳｉＣの第１の層１２の間で提供される可能性がある。傾斜エッジは、Ｓ．Ｍ．Ｓｚｅによる「半導体デバイスの物理学」の１９６〜１９８頁で論じられ、その内容は参照によりここに取り入れられた。犠牲酸化膜層（図示せず）は、デバイスの表面で形成される可能性があり、エッジ傾斜処理の間に発生した可能性のあるデバイスの表面へのどんな損害でも修復される可能性がある。
本発明の実施形態による高電圧デバイス製造処理段階がこの中の特定の順序で論じられるが、図２Ａから図２Ｈまでの段階の順序が本発明の範囲から逸脱することなく変化する可能性があることは、当業者に理解されるだろう。従って、本発明はここに記載される動作の正確な手順に限定されて解釈されてはならず、本開示を考慮する当業者により明確となる製造の他の手順を含むことを目的とする。
図面と明細書において、本発明の典型的な好ましい実施形態が開示され、特定の用語が使用されたが、それらが一般的および説明的意味のみで、かつ限定の目的のためでなく使用され、発明の範囲は以下の特許請求の範囲において説明される。
Claims (53)
- 絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のドリフト領域として電圧遮断基板を備える炭化ケイ素（ＳｉＣ）ＩＧＢＴと、
前記電圧遮断基板の第１の表面にあり、前記ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造と、
前記電圧遮断基板の前記第１の表面の反対側にある前記電圧遮断基板の第２の表面を通して広がる傾斜エッジ終端構造と
を備えることを特徴とする高電圧ＳｉＣデバイス。 - 前記電圧遮断基板は、ブール成長基板であることを特徴とする請求項１に記載のデバイス。
- 前記電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板を含むことを特徴とする請求項１に記載のデバイス。
- 前記電圧遮断基板は、約１００μｍを超える厚さを有することを特徴とする請求項３に記載のデバイス。
- 前記電圧遮断基板は、ｎ型ＳｉＣ基板を含むことを特徴とする請求項１に記載のデバイス。
- 前記電圧遮断基板は、ｐ型ＳｉＣ基板を含むことを特徴とする請求項１に記載のデバイス。
- 第２の伝導性形式を有する電圧遮断ＳｉＣ基板の第１の表面上にあり、第１の伝導性形式を有する第１のＳｉＣ層と、
前記基板の第２の表面にあり、前記第１の伝導性形式を有するＳｉＣの第１の領域と、
前記ＳｉＣの第１の領域内にあり、前記第１の伝導性形式を有し、前記第１の領域のキャリア濃度より高いキャリア濃度を有するＳｉＣの第２の領域と、
前記ＳｉＣの第１の領域内にあり、前記第２の伝導性形式を有するＳｉＣの第３の領域と、
前記基板上にある絶縁層と、
前記絶縁層上にあり、前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域に隣接するゲート電極と、
前記ＳｉＣの第２の領域および前記ＳｉＣの第３の領域上にある第１の接点と、
前記第１のＳｉＣ層上にある第２の接点と
を備えることを特徴とする高電圧ＳｉＣデバイス。 - 前記基板の第１の表面にある平面エッジ終端構造と、
前記基板の前記第１の表面の反対側にある前記基板の第２の表面にある傾斜エッジ終端構造と
をさらに備えることを特徴とする請求項７に記載のデバイス。 - 前記電圧遮断基板は、ブール成長基板であることを特徴とする請求項７に記載のデバイス。
- 前記電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板を含むことを特徴とする請求項７に記載のデバイス。
- 前記電圧遮断基板は、約１００μｍを超える厚さを有することを特徴とする請求項１０に記載のデバイス。
- 前記第１の伝導性形式は、ｐ型ＳｉＣを含み、前記第２の伝導性形式は、ｎ型ＳｉＣを含むことを特徴とする請求項７に記載のデバイス。
- 前記第１の伝導性形式は、ｎ型ＳｉＣを含み、前記第２の伝導性形式は、ｐ型ＳｉＣを含むことを特徴とする請求項７に記載のデバイス。
- 前記第１のＳｉＣ層は、約０．１から約２０．０μｍまでの厚さを有することを特徴とする請求項７に記載のデバイス。
- 前記第１のＳｉＣ層は、約１×１０１６から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項７に記載のデバイス。
- 前記第１のＳｉＣ領域は、約１×１０１５から約５×１０１９ｃｍ−３までのキャリア濃度を有することを特徴とする請求項７に記載のデバイス。
- 前記第１のＳｉＣ領域は、約０．３から約２．０μｍまでの深さを有することを特徴とする請求項７に記載のデバイス。
- 前記第２のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項７に記載のデバイス。
- 前記第２のＳｉＣ領域は、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項７に記載のデバイス。
- 前記第３のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項７に記載のデバイス。
- 前記第３のＳｉＣ領域は、約０．１から約１．５μｍまでの深さを有することを特徴とする請求項７に記載のデバイス。
- 前記基板の前記第２の表面にあり、前記第２の伝導性形式を有するＳｉＣの第４の領域をさらに備え、前記ＳｉＣの第４の領域は、前記基板の第１の表面の平面エッジ終端構造を提供することを特徴とする請求項７に記載のデバイス。
- 前記第４のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項２２に記載のデバイス。
- 前記第４のＳｉＣ領域は、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項２２に記載のデバイス。
- 前記基板の前記第２の表面にあり、前記第２の伝導性形式を有するＳｉＣの第４の領域をさらに備え、前記ＳｉＣの第４の領域は、前記基板の第１の表面の平面エッジ終端構造を提供し、
前記第１のＳｉＣ層は、約０．１から約２０．０μｍまでの厚さと、約１×１０１６から約１×１０２１ｃｍ−３までのキャリア濃度を有し、
前記第１のＳｉＣ領域は、約１×１０１５から約５×１０１９ｃｍ−３までのキャリア濃度と、約０．３から約２．０μｍまでの深さを有し、
前記第２のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約２．０μｍまでの深さを有し、
前記第３のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約１．５μｍまでの深さを有し、
前記第４のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項７に記載のデバイス。 - ＩＧＢＴのドリフト領域として電圧遮断基板を備えるＳｉＣＩＧＢＴを形成する段階と、
前記電圧遮断基板の第１の表面にあり、前記ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造を形成する段階と、
前記電圧遮断基板の前記第１の表面の反対側にある前記電圧遮断基板の第２の表面を通して広がる傾斜エッジ終端構造を形成する段階と
を備えることを特徴とする高電圧ＳｉＣを製造する方法。 - 前記電圧遮断基板は、ブール成長基板であることを特徴とする請求項２６に記載の方法。
- 前記電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板を含むことを特徴とする請求項２６に記載の方法。
- 前記電圧遮断基板は、約１００μｍを超える厚さを有することを特徴とする請求項２８に記載の方法。
- 前記電圧遮断基板は、ｎ型ＳｉＣ基板を含むことを特徴とする請求項２６に記載の方法。
- 前記電圧遮断基板は、ｐ型ＳｉＣ基板を含むことを特徴とする請求項２６に記載の方法。
- 第２の伝導性形式を有する電圧遮断ＳｉＣ基板の第１の表面上にあり、第１の伝導性形式を有する第１のＳｉＣ層を形成する段階と、
前記基板の第２の表面にあり、前記第１の伝導性形式を有するＳｉＣの第１の領域を形成する段階と、
前記ＳｉＣの第１の領域内にあり、前記第１の伝導性形式を有し、前記第１の領域のキャリア濃度より高いキャリア濃度を有するＳｉＣの第２の領域を形成する段階と、
前記ＳｉＣの第１の領域内にあり、前記第２の伝導性形式を有するＳｉＣの第３の領域を形成する段階と、
前記基板上にある絶縁層を形成する段階と、
前記絶縁層上にあり、前記ＳｉＣの第１の領域および前記ＳｉＣの第３の領域に隣接するゲート電極を形成する段階と、
前記ＳｉＣの第２の領域および前記ＳｉＣの第３の領域上にある第１の接点を形成する段階と、
前記第１のＳｉＣ層上にある第２の接点を形成する段階と
を備えることを特徴とする高電圧ＳｉＣデバイスを製造する方法。 - 前記基板の第１の表面にある平面エッジ終端構造を形成する段階と、
前記基板の前記第１の表面の反対側にある前記基板の第２の表面にある傾斜エッジ終端構造を形成する段階と
をさらに備えることを特徴とする請求項３２に記載の方法。 - 前記電圧遮断基板は、ブール成長基板であることを特徴とする請求項３２に記載の方法。
- 前記電圧遮断基板は、約１．０×１０１５ｃｍ−３以下のキャリア濃度を有する４Ｈ−ＳｉＣの高純度基板を備えることを特徴とする請求項３２に記載の方法。
- 前記電圧遮断基板は、約１００μｍを超える厚さを有することを特徴とする請求項３２に記載の方法。
- 前記第１の伝導性形式は、ｐ型ＳｉＣを含み、前記第２の伝導性形式は、ｎ型ＳｉＣを含むことを特徴とする請求項３２に記載の方法。
- 前記第１の伝導性形式は、ｎ型ＳｉＣを含み、前記第２の伝導性形式は、ｐ型ＳｉＣを含むことを特徴とする請求項３２に記載の方法。
- 前記第１のＳｉＣ層は、約０．１から約２０．０μｍまでの厚さを有することを特徴とする請求項３２に記載の方法。
- 前記第１のＳｉＣ層は、約１×１０１６から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項３２に記載の方法。
- 前記第１のＳｉＣ領域は、約１×１０１５から約５×１０１９ｃｍ−３までのキャリア濃度を有することを特徴とする請求項３２に記載の方法。
- 前記第１のＳｉＣ領域は、約０．３から約２．０μｍまでの深さを有することを特徴とする請求項３２に記載の方法。
- 前記第２のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項３２に記載の方法。
- 前記第２のＳｉＣ領域は、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項３２に記載の方法。
- 前記第３のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項３２に記載の方法。
- 前記第３のＳｉＣ領域は、約０．１から約１．５μｍまでの深さを有することを特徴とする請求項３２に記載の方法。
- 前記基板の前記第２の表面にあり、前記第２の伝導性形式を有するＳｉＣの第４の領域を形成する段階をさらに備え、前記ＳｉＣの第４の領域は、前記基板の第１の表面の平面エッジ終端構造を提供することを特徴とする請求項３２に記載の方法。
- 前記第４のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度を有することを特徴とする請求項４７に記載の方法。
- 前記第４のＳｉＣ領域は、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項４７に記載の方法。
- 前記基板の前記第２の表面であり、前記第２の伝導性形式を有するＳｉＣの第４の領域を形成する段階をさらに備え、前記ＳｉＣの第４の領域は、前記基板の第１の表面の平面エッジ終端構造を提供し、
前記第１のＳｉＣ層は、約０．１から約２０．０μｍまでの厚さと、約１×１０１６から約１×１０２１ｃｍ−３までのキャリア濃度を有し、
前記第１のＳｉＣ領域は、約１×１０１５から約５×１０１９ｃｍ−３までのキャリア濃度と、約０．３から約２．０μｍまでの深さを有し、
前記第２のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約２．０μｍまでの深さを有し、
前記第３のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約１．５μｍまでの深さを有し、
前記第４のＳｉＣ領域は、約５×１０１７から約１×１０２１ｃｍ−３までのキャリア濃度と、約０．１から約２．０μｍまでの深さを有することを特徴とする請求項３２に記載の方法。 - ＩＧＢＴのドリフト領域として電圧遮断エピ層を備えるＳｉＣＩＧＢＴと、
前記電圧遮断エピ層の第１の表面にあり、前記ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造と、
前記電圧遮断エピ層の前記第１の表面の反対側にある前記電圧遮断エピ層の第２の表面面を通して広がる傾斜エッジ終端構造と
を備えることを特徴とする高電圧ＳｉＣデバイス。 - ＩＧＢＴのドリフト領域として電圧遮断エピ層を備えるＳｉＣＩＧＢＴを形成する段階と、
前記電圧遮断エピ層の第１の表面にあり、前記ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造を形成する段階と、
前記電圧遮断エピ層の前記第１の表面の反対側にある前記電圧遮断エピ層の第２の表面を通して広がる傾斜エッジ終端構造を形成する段階と
を備えることを特徴とする高電圧ＳｉＣを製造する方法。 - ＩＧＢＴのドリフト領域として電圧遮断エピ層を備えるＳｉＣＩＧＢＴを形成する段階と、
前記電圧遮断エピ層の第１の表面にあり、前記ＩＧＢＴのアクティブ領域を取り囲む平面エッジ終端構造を形成する段階と、
前記電圧遮断エピ層の前記第１の表面の反対側にある前記電圧遮断エピ層の第２の表面を通して広がる傾斜エッジ終端構造を形成する段階と
を備えることを特徴とする高電圧ＳｉＣを製造する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/132,355 | 2005-05-18 | ||
| US11/132,355 US7414268B2 (en) | 2005-05-18 | 2005-05-18 | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| PCT/US2006/014376 WO2006124174A2 (en) | 2005-05-18 | 2006-04-18 | High voltage silicon carbide mos-bipolar devices having bi-directional blocking capabilities and methods of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008541480A true JP2008541480A (ja) | 2008-11-20 |
| JP5202308B2 JP5202308B2 (ja) | 2013-06-05 |
Family
ID=37024975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008512286A Active JP5202308B2 (ja) | 2005-05-18 | 2006-04-18 | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7414268B2 (ja) |
| EP (1) | EP1882273B1 (ja) |
| JP (1) | JP5202308B2 (ja) |
| TW (1) | TW200701454A (ja) |
| WO (1) | WO2006124174A2 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5033316B2 (ja) * | 2005-07-05 | 2012-09-26 | 日産自動車株式会社 | 半導体装置の製造方法 |
| CN101258608B (zh) * | 2005-09-08 | 2010-05-19 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| EP2052414B1 (en) | 2006-08-17 | 2016-03-30 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| US7687825B2 (en) * | 2007-09-18 | 2010-03-30 | Cree, Inc. | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| JP5558392B2 (ja) * | 2011-03-10 | 2014-07-23 | 株式会社東芝 | 半導体装置とその製造方法 |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
| US8901639B2 (en) * | 2012-07-26 | 2014-12-02 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices |
| CN102903743B (zh) * | 2012-10-29 | 2015-03-18 | 江苏物联网研究发展中心 | 采用金属硅化物的功率半导体器件结构及制备方法 |
| CN102931227B (zh) * | 2012-11-09 | 2015-03-18 | 江苏物联网研究发展中心 | 钝化半导体接触表面的功率半导体器件结构及制备方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| JP6107450B2 (ja) | 2013-06-12 | 2017-04-05 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6189131B2 (ja) * | 2013-08-01 | 2017-08-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6425950B2 (ja) | 2014-09-12 | 2018-11-21 | 株式会社Ｓｃｒｅｅｎホールディングス | 半導体製造方法および半導体製造装置 |
| US10790546B2 (en) * | 2017-11-27 | 2020-09-29 | Ford Global Technologies, Llc | Current bypass device for proton exchange membrane fuel cell system |
| US20230326972A1 (en) * | 2022-04-06 | 2023-10-12 | Leap Semiconductor Corp. | Silicon carbide semiconductor power transistor and method of manufacturing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298073A (ja) * | 1989-05-12 | 1990-12-10 | Nippon Soken Inc | 半導体装置の製造方法 |
| JPH07307469A (ja) * | 1994-03-14 | 1995-11-21 | Toshiba Corp | 半導体装置 |
| JPH0888351A (ja) * | 1994-09-20 | 1996-04-02 | Meidensha Corp | ゲートターンオフサイリスタ |
| JPH10503056A (ja) * | 1994-07-27 | 1998-03-17 | シーメンス アクチエンゲゼルシヤフト | 耐圧周縁端部構造を備えた半導体デバイス |
| JP2001185727A (ja) * | 1999-10-15 | 2001-07-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003197921A (ja) * | 2001-12-26 | 2003-07-11 | Kansai Electric Power Co Inc:The | 高耐電圧半導体装置 |
| JP2005085872A (ja) * | 2003-09-05 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| JP2005537657A (ja) * | 2002-08-30 | 2005-12-08 | オクメティック オーワイジェー | 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 |
Family Cites Families (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US4466172A (en) | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4779126A (en) | 1983-11-25 | 1988-10-18 | International Rectifier Corporation | Optically triggered lateral thyristor with auxiliary region |
| US4811065A (en) | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| JPH01117363A (ja) | 1987-10-30 | 1989-05-10 | Nec Corp | 縦型絶縁ゲート電界効果トランジスタ |
| US5146296A (en) * | 1987-12-03 | 1992-09-08 | Xsirius Photonics, Inc. | Devices for detecting and/or imaging single photoelectron |
| US5111253A (en) | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
| US5164218A (en) * | 1989-05-12 | 1992-11-17 | Nippon Soken, Inc. | Semiconductor device and a method for producing the same |
| JPH0766971B2 (ja) | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| JPH0334466A (ja) | 1989-06-30 | 1991-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 縦形二重拡散ｍｏｓｆｅｔ |
| JPH03157974A (ja) | 1989-11-15 | 1991-07-05 | Nec Corp | 縦型電界効果トランジスタ |
| JP2542448B2 (ja) | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5264713A (en) | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| US5270554A (en) | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| US5242841A (en) | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5612260A (en) | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5459107A (en) | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5726463A (en) | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| JP3146694B2 (ja) | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5506421A (en) | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| JPH0799312A (ja) | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
| US5539217A (en) | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| US6162665A (en) | 1993-10-15 | 2000-12-19 | Ixys Corporation | High voltage transistors and thyristors |
| US5510630A (en) | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
| US5396085A (en) | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5385855A (en) | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| JPH08213607A (ja) | 1995-02-08 | 1996-08-20 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| US5510281A (en) | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| JP3521246B2 (ja) | 1995-03-27 | 2004-04-19 | 沖電気工業株式会社 | 電界効果トランジスタおよびその製造方法 |
| SE9501310D0 (sv) | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US5734180A (en) | 1995-06-02 | 1998-03-31 | Texas Instruments Incorporated | High-performance high-voltage device structures |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| JPH11261061A (ja) | 1998-03-11 | 1999-09-24 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| KR100199997B1 (ko) | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
| US5972801A (en) | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| US6133587A (en) | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| JPH09205202A (ja) | 1996-01-26 | 1997-08-05 | Matsushita Electric Works Ltd | 半導体装置 |
| US5663580A (en) | 1996-03-15 | 1997-09-02 | Abb Research Ltd. | Optically triggered semiconductor device |
| SE9601174D0 (sv) | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
| US5719409A (en) | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US5763905A (en) | 1996-07-09 | 1998-06-09 | Abb Research Ltd. | Semiconductor device having a passivation layer |
| SE9602745D0 (sv) | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
| US5917203A (en) | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| US5837572A (en) | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US6180958B1 (en) | 1997-02-07 | 2001-01-30 | James Albert Cooper, Jr. | Structure for increasing the maximum voltage of silicon carbide power transistors |
| JP3206727B2 (ja) | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| DE19809554B4 (de) | 1997-03-05 | 2008-04-03 | Denso Corp., Kariya | Siliziumkarbidhalbleitervorrichtung |
| US6121633A (en) | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| US5877041A (en) | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| DE19832329A1 (de) | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
| JP3180895B2 (ja) | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| EP1010204A1 (de) | 1997-08-20 | 2000-06-21 | Siemens Aktiengesellschaft | Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur |
| US6239463B1 (en) | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| SE9704150D0 (sv) | 1997-11-13 | 1997-11-13 | Abb Research Ltd | Semiconductor device of SiC with insulating layer a refractory metal nitride layer |
| JPH11191559A (ja) | 1997-12-26 | 1999-07-13 | Matsushita Electric Works Ltd | Ｍｏｓｆｅｔの製造方法 |
| JPH11251592A (ja) | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP3216804B2 (ja) | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JPH11238742A (ja) | 1998-02-23 | 1999-08-31 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US6100169A (en) | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
| US6107142A (en) | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| US6221700B1 (en) | 1998-07-31 | 2001-04-24 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities |
| US6246076B1 (en) | 1998-08-28 | 2001-06-12 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| JP4186337B2 (ja) | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6228720B1 (en) | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
| US6399996B1 (en) | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| US6448160B1 (en) | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| US6420225B1 (en) | 1999-04-01 | 2002-07-16 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device |
| US6238967B1 (en) | 1999-04-12 | 2001-05-29 | Motorola, Inc. | Method of forming embedded DRAM structure |
| US6218680B1 (en) * | 1999-05-18 | 2001-04-17 | Cree, Inc. | Semi-insulating silicon carbide without vanadium domination |
| US6137139A (en) | 1999-06-03 | 2000-10-24 | Intersil Corporation | Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery |
| JP4192353B2 (ja) | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6303508B1 (en) | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| US6429041B1 (en) | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| DE10036208B4 (de) | 2000-07-25 | 2007-04-19 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet |
| US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US6956238B2 (en) | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US6767843B2 (en) | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6593620B1 (en) | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP3881840B2 (ja) | 2000-11-14 | 2007-02-14 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| US6551865B2 (en) | 2001-03-30 | 2003-04-22 | Denso Corporation | Silicon carbide semiconductor device and method of fabricating the same |
| SE520968C2 (sv) | 2001-10-29 | 2003-09-16 | Okmetic Oyj | Högresistiv monokristallin kiselkarbid och metod för dess framställning |
| US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
| US7022378B2 (en) | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US6979863B2 (en) | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| EP1471168B2 (en) | 2003-04-24 | 2011-08-10 | Norstel AB | Device and method for producing single crystals by vapour deposition |
| US7074643B2 (en) | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US7147713B2 (en) * | 2003-04-30 | 2006-12-12 | Cree, Inc. | Phase controlled sublimation |
| US7247513B2 (en) | 2003-05-08 | 2007-07-24 | Caracal, Inc. | Dissociation of silicon clusters in a gas phase during chemical vapor deposition homo-epitaxial growth of silicon carbide |
| US6974720B2 (en) * | 2003-10-16 | 2005-12-13 | Cree, Inc. | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby |
| US20060194400A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | Method for fabricating a semiconductor device |
-
2005
- 2005-05-18 US US11/132,355 patent/US7414268B2/en active Active
-
2006
- 2006-03-08 TW TW095107857A patent/TW200701454A/zh unknown
- 2006-04-18 EP EP06750425.8A patent/EP1882273B1/en active Active
- 2006-04-18 JP JP2008512286A patent/JP5202308B2/ja active Active
- 2006-04-18 WO PCT/US2006/014376 patent/WO2006124174A2/en active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298073A (ja) * | 1989-05-12 | 1990-12-10 | Nippon Soken Inc | 半導体装置の製造方法 |
| JPH07307469A (ja) * | 1994-03-14 | 1995-11-21 | Toshiba Corp | 半導体装置 |
| JPH10503056A (ja) * | 1994-07-27 | 1998-03-17 | シーメンス アクチエンゲゼルシヤフト | 耐圧周縁端部構造を備えた半導体デバイス |
| JPH0888351A (ja) * | 1994-09-20 | 1996-04-02 | Meidensha Corp | ゲートターンオフサイリスタ |
| JP2001185727A (ja) * | 1999-10-15 | 2001-07-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2003197921A (ja) * | 2001-12-26 | 2003-07-11 | Kansai Electric Power Co Inc:The | 高耐電圧半導体装置 |
| JP2005537657A (ja) * | 2002-08-30 | 2005-12-08 | オクメティック オーワイジェー | 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 |
| JP2005085872A (ja) * | 2003-09-05 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5202308B2 (ja) | 2013-06-05 |
| TW200701454A (en) | 2007-01-01 |
| EP1882273B1 (en) | 2020-01-01 |
| US7414268B2 (en) | 2008-08-19 |
| WO2006124174A2 (en) | 2006-11-23 |
| EP1882273A2 (en) | 2008-01-30 |
| WO2006124174A3 (en) | 2007-04-05 |
| US20060261347A1 (en) | 2006-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5202308B2 (ja) | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 | |
| JP5771678B2 (ja) | 高電力絶縁ゲート・バイポーラ・トランジスタ | |
| TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
| JP5559530B2 (ja) | 接合障壁ショットキー整流器およびその製造方法 | |
| US5969378A (en) | Latch-up free power UMOS-bipolar transistor | |
| JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3573149B2 (ja) | 炭化珪素半導体装置 | |
| WO1998057378A1 (en) | Latch-up free power mos-bipolar transistor | |
| WO2011130044A1 (en) | Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| JP2003318398A (ja) | 炭化珪素半導体装置 | |
| CN109564942B (zh) | 半导体装置 | |
| JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
| US11881512B2 (en) | Method of manufacturing semiconductor device with silicon carbide body | |
| US20060261346A1 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
| US7391057B2 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities | |
| WO2016013182A1 (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP3963151B2 (ja) | 炭化珪素半導体装置 | |
| US20060261348A1 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same | |
| JPH1027899A (ja) | 電圧駆動型炭化ケイ素サイリスタ | |
| WO2015111177A1 (ja) | 半導体装置，パワーモジュール，電力変換装置，および鉄道車両 | |
| JP7486571B2 (ja) | 炭化珪素トランジスタデバイス | |
| JP2022176737A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111102 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120402 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5202308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |