JP7486571B2 - 炭化珪素トランジスタデバイス - Google Patents

炭化珪素トランジスタデバイス Download PDF

Info

Publication number
JP7486571B2
JP7486571B2 JP2022506481A JP2022506481A JP7486571B2 JP 7486571 B2 JP7486571 B2 JP 7486571B2 JP 2022506481 A JP2022506481 A JP 2022506481A JP 2022506481 A JP2022506481 A JP 2022506481A JP 7486571 B2 JP7486571 B2 JP 7486571B2
Authority
JP
Japan
Prior art keywords
sic
source
silicon carbide
gate
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022506481A
Other languages
English (en)
Other versions
JPWO2021019082A5 (ja
JP2022543376A (ja
Inventor
ベリーニ，マルコ
ノール，ラーズ
ビルツ，ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of JP2022543376A publication Critical patent/JP2022543376A/ja
Publication of JPWO2021019082A5 publication Critical patent/JPWO2021019082A5/ja
Application granted granted Critical
Publication of JP7486571B2 publication Critical patent/JP7486571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、独立請求項のプリアンブルに係る炭化珪素（ＳｉＣ）トランジスタデバイスおよび炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法を指す。
パワートランジスタデバイスは、高電流をスイッチングするとともに高電圧に耐えるために広く使用されている。金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ: metal oxide semiconductor field effect transistor）および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ: insulated gate bipolar transistor）は、大規模または非常に大規模な集積回路のための最も重要なパワー電子デバイスである。低いオン抵抗および大きい負荷電流によって、スイッチングデバイスとしての使用に完璧である。パワートランジスタでは、半導体基板から電気的に絶縁されるゲート電極に制御信号が供給され、電荷キャリアを送ることによって電流が伝えられる。パワートランジスタは、今日のＶＬＳＩ回路の技術と同様の半導体処理技術を用いるが、デバイス形状、電圧および電流レベルは、ＶＬＳＩデバイスにおいて使用される設計とは著しく異なる。特にメモリ技術においてデータを格納するためのほとんどのトランジスタは、依然としてシリコン（Ｓｉ）により形成されている。しかしながら、電子技術の発展に伴い、高温、高周波数などによって、半導体デバイスおよび回路について要求が高まった。Ｓｉは、その材料特性に起因して、これらの要件、特にパワースイッチについての要件を満たすことができないので、高電力、高温、および高周波数で動作する半導体デバイスのためにＳｉＣ材料が開発されている。電力スイッチング用途では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）および金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）が広く使用されている。これらの要素は、ゲート電極部が要素本体から電気的に絶縁される構造を有する。ゲート電極と要素本体とにより構成されるキャパシタを充電および放電する必要があるだけであるので、ゲート制御電流は、たとえばゲートターンオフトランジスタのものよりも著しく小さい。
ＵＳ２０１３／０４３４９０ Ａ１は、基板の主面上に配置され、かつ、ワイドバンドギャップ半導体から形成される半導体層と、半導体層に配置され、かつ、底部および側面を有するトレンチと、トレンチの底部および側面に配置される絶縁領域と、トレンチに配置され、かつ、絶縁領域によって半導体層から絶縁される導電層とを含む半導体デバイスを示す。絶縁領域は、トレンチの底部および側面に配置されるゲート絶縁膜と、トレンチの底部においてゲート絶縁膜と導電層との間に配置されるギャップとを含む。ゲート絶縁膜は、トレンチの側面の部分上において導電層と接するが、トレンチの底部において導電層と接しない。トレンチの底部から導電層の下面を通って測定される絶縁領域の厚さは、トレンチの中央の近傍においてその側面の傍の厚さよりも大きい。
ＥＰ ２ ９２２ ０９４ Ａ２から、ｎ型ＳｉＣ層と、ｎ型ＳｉＣ層上に設けられるとともにＨ（水素）またはＤ（重水素）を１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下の量だけ含むＳｉＣ領域と、ＳｉＣ領域上に設けられる金属層とを含む半導体デバイスが既知である。さらに、当該半導体デバイスを製造するための方法がＥＰ ２ ９２２ ０９４ Ａ２に開示されている。
ＵＳ５，４５５，４３２ Ａ１は、第１導電型の半導体ダイヤモンド領域を有するダイヤモンド層と、ダイヤモンド層の面上の絶縁ゲート構造とを含む、炭化物中間層を有するダイヤモンド半導体デバイスを開示している。上記面における界面準位などの電気的に活性な欠陥の形成を抑制するために、相対的に薄い炭化物境界面層が、絶縁ゲート構造とダイヤモンド層との間に設けられる。当該面における界面準位の形成を抑制することによって、炭化物境界面層は、ダイヤモンド層から絶縁ゲート構造への電荷キャリアの寄生リークを抑制する。炭化物境界面層は、真性炭化珪素または真性耐火性金属炭化物（たとえば、ＴｉＣまたはＷＣ）であってもよく、または、当該層は、反対の導電型であることにより、ダイヤモンド層とＰ－Ｎヘテロ接合を形成してもよい。炭化物境界面層および絶縁ゲート構造は、ＭＩＳキャパシタ、エンハンスメントモードおよび埋め込みチャネル絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ: insulated-gate field effect transistor）、表面チャネルおよび埋め込みチャネル電荷結合デバイス（ＣＣＤ: charge-coupled device）、検出器、ヘテロ接合デバイス、ならびに、他の関連する電界効果デバイスなどのさまざまなダイヤモンド電子デバイスにおいて使用されてもよい。関連する作製方法も開示されている。
ＵＳ９，２２４，８５８ Ａ１は、電界効果トランジスタ（ＦＥＴ: field effect transistor）（たとえば、横型二重拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ: lateral double-diffused metal oxide semiconductor field effect transistor））と、当該ＦＥＴを形成する方法とを開示している。ＦＥＴにおいて、エッチングストップパッドが、半導体基板（たとえば、Ｐ型シリコン基板）上に存在する。半導体層（たとえば、シリコン層）も基板上に存在し、エッチングストップパッドの上を横方向に延在する。第１のウェル領域（たとえば、Ｎウェル領域）は、エッチングストップパッドを含むように、半導体層を通って基板内に延在する。第２のウェル領域（たとえば、Ｐウェル領域）は、エッチングストップパッドの上に整列された第１のウェル領域内に存在する。第２ウェル領域には、ソース領域（たとえば、Ｎ型ソース領域）が存在する。埋め込み絶縁領域（たとえば、埋め込みエアギャップ絶縁領域）が、縦型のキャパシタの形成を制限するように、エッチングストップパッドの下に整列される第１のウェル領域内に存在する。
ＷＯ１９９７／３３３０８は、ＳｉＣ表面に堅固に取り付けられたままのコンタクトを形成し、かつ、導電性金属からの拡散に対する効果的なバリアを形成する、ＳｉＣ上の金属オスミウム（Ｏｓ）を開示している。ｎ型ＳｉＣ上において、Ｏｓは、少なくとも１０５０℃まで本質的に変化しない動作特性を有する階段形ショットキー整流接合と、１１７５℃まで動作可能なままであるとともに１．５ｅＶ超の障壁高さのショットキーダイオードとを形成する。ｐ型ＳｉＣ上において、Ｏｓは１０－４ｏｈｍｃｍ２の比接触抵抗を有するオーミックコンタクトを形成する。ＳｉＣ基板上におけるＴｉＣ層に対するオーミックコンタクトおよび整流コンタクトは、ＴｉＣ層の上にＷＣ層を堆積し、続いて金属Ｗ層を堆積することによって形成される。このようなコンタクトは、少なくとも１１５０℃まで安定である。電極は、直接、または、ＰｔもしくはＰｔＡｕ合金などの保護結合層を介して、当該コンタクトに接続する。
要素の基本材料として炭化珪素を用い、かつ、ソース領域およびゲート領域が存在する面位置を空間的に分離し、かつ、ソース電極および第２の半導体層との電気的コンタクトとの良好な結晶整合性を有する炭化チタンを用いることにより両面圧接可能な要素構造を得るために、ＪＰＨ０７３０１１１ Ａは、ドレイン電極層および炭化チタンを含む基板上に、ｐ型ドープおよびｎ型ドープされた炭化珪素のエピタキシャル層を含む第１、第２および第３の半導体層と、ソース電極層とが互いに積層されることを開示している。第３の半導体層から第１の半導体層に延在する凹部上にゲート絶縁膜が形成され、頂部にゲート電極が形成される。ゲート電極は凹部に設けられているので、ソース電極およびゲート電極の面位置は空間的に分離されている。ソース電極１７と第２の半導体層との間のコンタクトは、両面圧接を可能にするよう、炭化珪素との良好な結晶整合性を有する炭化チタン層により形成されており、これにより、炭化珪素の良好な放熱特性とともに大電流特性が実現される。
理想的なパワートランジスタは、非常に短い遷移時間、ほぼゼロのスイッチングオン抵抗ＲＤＳ（ｏｎ）、および、無限の電力処理能力を有する。これらの特性は、デバイスの物理および技術に大きく依存する。パワースイッチのハイ側がオンになると、スイッチングノード上における高いｄＶ／ｄｔ遷移が引き起こされ得る。このような電圧の急激な上昇は、ミラーキャパシタンス（＝ゲート－ドレイン間キャパシタンス）フィードバックに起因してロー側のＭＯＳＦＥＴゲート上に電圧パルスを加え得る。ゲートしきい値電圧が低い場合、この状態の発生は、高いゲートしきい値を有するＭＯＳＦＥＴの場合よりも頻繁であり得る。スイッチングデバイスのスイッチング性能は、キャパシタンスにわたる電圧変化を確立するのに必要な時間によって決定される。ＲＧは、ゲートの分布抵抗であり、アクティブエリアにほぼ反比例する。ＬＳおよびＬＤは、ソースおよびドレインリードインダクタンスであり、数十ｎＨ程度である。データシートに与えられる入力（ＣｉＳＳ）キャパシタンス、出力（ＣoＳＳ）キャパシタンス、および、逆転送（ＣｒＳＳ）キャパシタンスの典型的な値は、回路設計者によって、回路構成要素値を決定する際の開始点として使用される。
概要
したがって、本発明の目的は、たとえば、先行技術のトレンチデバイスを示す図１Ａおよび先行技術のプレーナデバイスを示す図１Ｂに示されるように、ＭＯＳベースのＳｉＣプレーナおよびトレンチデバイスを保護するために耐シュートスルー能力（shoot-through withstand capability）を向上することである。図１Ａおよび図１Ｂの先行技術の両方のデバイスは、縦型スイッチであり、ゲート６によって制御される、ｎ型ソース４からｎ型ドレイン１１へ鉛直に流れる電流をスイッチングする。ＳｉＣ基板１上には、ｎ型エピタキシャルドリフト層２が設けられている。図１Ａおよび図１Ｂにおける両方のデバイスは、ｐウェル領域３と、ｎ型ソース領域４と、ｐ型コンタクト領域５と、ゲート誘電体７と、ゲート６とを含む。図１Ａに示されるデバイスでは、ゲート６およびゲート誘電体７は、ｐウェル３を通って延在するトレンチ内に形成されるが、図１Ｂにおけるゲート構造６，７は、デバイスの頂部にてプレーナである。図１Ｂに係るプレーナデバイスはさらに、チャネル領域８を詳細に示す。
本発明の一実施形態に係る炭化珪素（ＳｉＣ）トランジスタデバイスは、頂面を有するＳｉＣ半導体基板と、ＳｉＣ半導体基板の頂面上に形成されるＳｉＣエピタキシャル層とを含み、ＳｉＣエピタキシャル層は頂面を有しており、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ＳｉＣエピタキシャル層の頂面に形成されるソース構造を含み、ソース構造は、頂面を有し、かつ、ｐウェル領域と、ｎ型ソース領域と、ｐ型コンタクト領域とを含み、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ソース構造の頂面の上に形成され、かつ、ソース構造の頂面と電気的に接続されるソースコンタクト構造を含み、コンタクト構造は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ゲート誘電体およびゲートランナーを含むゲート構造と、ｐ型チャネル領域とを含み、ゲート誘電体は、チャネル領域と、ソース構造の少なくとも部分と、ソースコンタクト構造の少なくとも部分とを覆い、ゲートランナーは、ゲート誘電体によってチャネル領域、ソース構造およびソースコンタクト構造から電気的に絶縁され、かつ、チャネル領域およびソースコンタクト構造の少なくとも部分と重なっており、ゲート構造はプレーナ構造である。
別の実施形態では、ソースコンタクト構造は、２ｎｍ～２００ｎｍの範囲の厚さを有する。
別の実施形態では、ＳｉＣ半導体基板は、４Ｈ－ＳｉＣ基板である。
別の実施形態では、炭化珪素（ＳｉＣ）トランジスタは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
別の実施形態では、炭化珪素（ＳｉＣ）トランジスタは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
本発明の別の実施形態は、炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法に関し、上記方法は、ＳｉＣ半導体基板の頂面にＳｉＣエピタキシャル層をエピタキシャルに形成するステップを含み、ＳｉＣエピタキシャル層は頂面を有しており、上記方法はさらに、ＳｉＣエピタキシャル層の頂面にソース構造を形成するステップを含み、ソース構造は頂面を有し、かつ、ｐウェル領域、ｎ型ソース領域およびｐ型コンタクト領域を含み、上記方法はさらに、ソースコンタクト構造をソース構造の頂面の上に形成し、かつ、ソース構造の頂面に電気的に接続するステップを含み、コンタクト構造は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）、および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、上記方法はさらに、ソースコンタクト構造の形成後、ゲート誘電体およびゲートランナーを含むゲート構造を、ゲート誘電体がソース構造の少なくとも部分およびソースコンタクト構造の少なくとも部分を覆うように、かつ、ゲート誘電体によってソース構造およびソースコンタクト構造から電気的に絶縁されるゲートランナーがソースコンタクト構造の少なくとも部分と重なるように形成するステップを含み、デバイスは、ｐ型チャネルを含み、ゲート構造はプレーナ構造である。
炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法の別の実施形態では、ソースコンタクト構造は、６００℃～１３００℃の範囲の温度で形成される。
本発明の上記および他の目的、特徴および利点は、添付の図面を参照して進められる本発明の例示的な実施形態の以下の詳細な説明からより容易に明らかになるであろう。
先行技術のＭＯＳベースの縦型ＳｉＣトレンチ（図１Ａ）デバイスを示す図である。 先行技術のＭＯＳベースの縦型プレーナＳｉＣトレンチ（図１Ｂ）デバイスを示す図である。 実施形態に係る縦型炭化珪素（ＳｉＣ）プレーナトランジスタデバイスを製造するためのプロセスにおける統合シーケンスを示す図である。 実施形態に係る縦型炭化珪素（ＳｉＣ）プレーナトランジスタデバイスを製造するためのプロセスにおける統合シーケンスを示す図である。 実施形態に係る縦型炭化珪素（ＳｉＣ）プレーナトランジスタデバイスを製造するためのプロセスにおける統合シーケンスを示す図である。 特許請求される発明の部分を形成しないが、そのより良い理解のために役立つ比較例として、トレンチゲート構造を有する縦型パワーＭＯＳＦＥＴを示す図である。
発明の実施形態の詳細な説明
ロー側のＭＯＳＦＥＴとハイ側のＭＯＳＦＥＴとの組み合わせにおける上述のフィードバックメカニズム（ＣｇｄおよびＣｇｓ）に含まれるキャパシタンスの比を制御することによって、ＶＧＳパルスは、以下の式によって制限され得る。
Figure 0007486571000001
スイッチングトランジスタのシュートスルー能力を向上するためには、低いＣｒＳＳ／ＣｉＳＳキャパシタンス比（典型的には０．４未満）が望ましい。ＣｒＳＳ／ＣｉＳＳキャパシタンス比を減少させるために、逆転送キャパシティ（ＣｒＳＳ）が減少されてもよく、および／または、入力キャパシティ（ＣｉＳＳ）が増加されてもよい。
ＣｉＳＳを増加するために、一般に使用されるＮｉ－シリサイドコンタクトを炭化チタン（ＴｉＣ）ソースコンタクトで置き換えることが提案される。たとえばニッケルシリサイドと比較した１つの利点は、ＴｉＣがより安定的であり、より高い温度に耐え得ることである。ニッケルシリサイドは、ゲート酸化およびポリ堆積（poly deposition）の温度に耐えられ得ず、記載される統合シーケンスを実現し得ない。さらに、低しきい値電圧デバイスにおいてもシュートスルーを防止するために、ゲート電極とＴｉＣソースコンタクトとを重ねることによってＣｉＳＳを調整することがさらに提案される。ゲート電極とＴｉＣソースコンタクトとを重ねることによって、ＣｉＳＳは増加され得、シュートスルーが軽減され得る。たとえば図２Ｃに示されるように、本発明の一実施形態に係る炭化珪素（ＳｉＣ）トランジスタデバイスは、頂面および底面を有するＳｉＣ半導体基板１と、ＳｉＣ半導体基板１の底面上のドレイン領域１１と、ＳｉＣ半導体基板１の頂面上に形成されるＳｉＣエピタキシャル層２とを含み、ＳｉＣエピタキシャル層２は頂面を有しており、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ＳｉＣエピタキシャル層２の頂面に形成されるソース構造３，４，５を含み、ソース構造３，４，５は、頂面を有しており、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ソース構造３，４，５の頂面の上に形成され、かつ、ソース構造３，４，５の頂面に電気的に接続されるソースコンタクト構造９を含み、ソースコンタクト構造９は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、ゲート誘電体７およびゲートランナー６を含むゲート構造６，７と、ｐ型チャネル領域１０とを含み、ゲート誘電体７は、チャネル領域１０と、ソース構造３，４，５の少なくとも部分と、ソースコンタクト構造９の少なくとも部分とを覆い、ゲートランナー６は、ゲート誘電体７によってチャネル領域１０、ソース構造３，４，５およびソースコンタクト構造９から電気的に絶縁され、チャネル領域１０およびソースコンタクト構造９の少なくとも部分と重なる。ソース構造３，４，５は、ｐウェル領域３と、ｎ型ソース領域４と、ｐ型コンタクト領域５とを含む。
ＳｉＣ半導体基板１は、たとえば、３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ基板、または６Ｈ－ＳｉＣ基板であり得る。３Ｃ－ＳｉＣエピタキシャル層の場合、ＳｉＣ半導体基板１は、たとえば珪素（Ｓｉ）基板に置き換えられてもよい。
ソースコンタクト構造９は、たとえば、２ｎｍ～２００ｎｍの範囲の厚さを有し得る。例示的な実施形態において、厚さは７０ｎｍである。
炭化珪素（ＳｉＣ）トランジスタは、たとえば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ＳｉＣ接合電界効果トランジスタ（ＳｉＣ－ＪＦＥＴ: SiC junction Field-Effect transistor）またはＳｉＣバイポーラ接合トランジスタ（ＳｉＣ－ＢＪＴ: SiC bipolar junction transistor）であってもよい。
ＴｉＣは、ｎ型ＳｉＣとの電気的オーミックコンタクト接合を形成し、ＴｉＣは、表面粗さおよび１０００℃より高い温度での電気的特性に関して非常に安定しているので、炭化チタン（ＴｉＣ）ソースコンタクトは、酸化物堆積／酸化プロセスの前に製造されてもよい。そのような酸化物堆積／酸化プロセスは、たとえば、ゲート誘電体形成、ゲート絶縁またはパッシベーション、ならびに、（たとえば、ゲートランナーのための）ポリシリコン層堆積および高温アンベイリング／活性化ステップ（high temperature unveiling/activation steps）のために必要である。従来のＮｉ－シリサイドソースコンタクトの場合、酸化物堆積／酸化プロセスは、Ｎｉシリサイドコンタクトの温度感度のため、ソースコンタクト堆積の前に実行されなければならない。したがって、ＴｉＣソースコンタクトの使用は、高いサーマルバジェットを必要とする完全に新しいプロセスステップを統合することを可能にする。プレーナ縦型パワーＭＯＳＦＥＴを製造するための典型的な統合シーケンスが図２Ａ～図２Ｃに示される。
図２ＡにおけるプレーナＭＯＳベースのデバイスから開始して、ＳｉＣ基板１上にｎ型エピタキシャルドリフト層２が設けられる。図２Ａ～図２Ｃにおけるデバイスはさらに、ｐウェル領域３と、ｎ型ソース領域４と、ｐ型コンタクト領域５と、ｐ型チャネル領域１０とを含む。すでに上述したように、先行技術の製造プロセスとは対照的に、本発明の製造プロセスの実施形態によれば、ソース領域４と接触するためのＴｉＣコンタクト構造９は、プロセスステップの順序において、ゲート誘電体であり得るゲート絶縁体７とゲート６とからなるゲート構造の形成の前に形成される。本発明の製造プロセスの実施形態によれば、ゲート構造６，７は、ＴｉＣソースコンタクト構造９の後に形成されることが強調される。この統合スキーム（製造プロセスステップの順序の変更）は、高温に耐えるＴｉＣの能力のため、可能である。
比較例として、トレンチゲート構造を有する縦型パワーＭＯＳＦＥＴが図２Ｄに示される。この比較例では、ゲート構造は、ＳｉＣ半導体基板１の頂面上にプレーナではなく、ｐウェル領域３内にあるとともにｎ型ソース領域４間にあるトレンチにおいて縦型に形成されている。この比較例では、ゲート電極６はトレンチ内に形成されており、ゲート絶縁膜７によって絶縁されている。
本発明の別の実施形態は、炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法に関し、上記方法は、ＳｉＣ半導体基板１の頂面にＳｉＣエピタキシャル層２をエピタキシャルに形成するステップを含み、ＳｉＣエピタキシャル層２は頂面を有しており、上記方法はさらに、ＳｉＣエピタキシャル層２の頂面にソース構造３，４，５を形成するステップを含み、ソース構造３，４，５は頂面を有しており、上記方法はさらに、ソースコンタクト構造９をソース構造３，４，５の頂面の上に形成し、かつ、ソース構造３，４，５の頂面に電気的に接続するステップを含み、コンタクト構造９は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）および炭化ニッケル（ＮｉＣ３）のうちの１つを含み、上記方法はさらに、ソースコンタクト構造９の形成後、ゲート誘電体７およびゲートランナー６を含むゲート構造６，７を、ゲート誘電体７がソース構造３，４，５の少なくとも部分と、ソースコンタクト構造９の少なくとも部分を覆うように、かつ、ゲート誘電体７によってソース構造３，４，５およびソースコンタクト構造９から電気的に絶縁されるゲートランナー６がソースコンタクト構造９の少なくとも部分と重なるように形成するステップを含む。
炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法の別の実施形態では、ソースコンタクト構造９は、６００℃～１３００℃の範囲の温度で形成される。
別の実施形態では、ＴｉＣコンタクト層は、たとえば、Ｔｉ源として四塩化チタンを用い、炭素源としてエチレンを用い、希釈水素中で１２００℃～１３００℃の範囲で化学気相成長（ＣＶＤ）法により７０ｎｍの厚さを有するように形成され得る。
この温度は、ＴｉＣが形成される際に、ＴｉＣをアニールする。ある実施形態では、ＴｉＣの厚さは、たとえばＳｉＣ層における歪みを回避するために約１８０ｎｍ未満であってもよい。

Claims (7)

  1. 炭化珪素（ＳｉＣ）トランジスタデバイスであって、
    頂面を有するＳｉＣ半導体基板（１）と、
    前記ＳｉＣ半導体基板（１）の前記頂面上に形成されるＳｉＣエピタキシャル層（２）とを含み、前記ＳｉＣエピタキシャル層（２）は頂面を有しており、
    前記炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、
    前記ＳｉＣエピタキシャル層（２）の前記頂面に形成されるソース構造（３，４，５）を含み、前記ソース構造（３，４，５）は、頂面を有し、かつ、ｐウェル領域（３）と、ｎ型ソース領域（４）と、ｐ型コンタクト領域（５）とを含み、
    前記炭化珪素（ＳｉＣ）トランジスタデバイスはさらに、
    前記ソース構造（３，４，５）の前記頂面の上に形成され、かつ、前記ソース構造（３，４，５）の前記頂面と電気的に接続されるソースコンタクト構造（９）と、
    ゲート誘電体（７）およびゲートランナー（６）を含むゲート構造（６，７）と、
    ｐ型チャネル領域（１０）とを含み、
    前記ゲート誘電体（７）は、前記ｐ型チャネル領域（１０）と、前記ソース構造（３，４，５）の少なくとも部分と、前記ソースコンタクト構造（９）の少なくとも部分とを覆い、
    前記ゲート誘電体（７）によって前記ｐ型チャネル領域（１０）、前記ソース構造（３，４，５）および前記ソースコンタクト構造（９）から電気的に絶縁される前記ゲートランナー（６）は、前記ｐ型チャネル領域（１０）および前記ソースコンタクト構造（９）の少なくとも部分と重なっている炭化珪素（ＳｉＣ）トランジスタデバイスにおいて、
    前記ソースコンタクト構造（９）は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）および炭化ニッケル（ＮｉＣ ３ ）のうちの１つを含み、
    前記ゲート構造（６，７）はプレーナ構造である、炭化珪素（ＳｉＣ）トランジスタデバイス。
  2. 前記ソースコンタクト構造（９）は、２ｎｍ～２００ｎｍの範囲の厚さを有する、請求項１に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
  3. 前記ＳｉＣ半導体基板（１）は、４Ｈ－ＳｉＣ基板である、請求項１～２のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
  4. 前記炭化珪素（ＳｉＣ）トランジスタデバイスは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である、請求項１～３のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
  5. 前記炭化珪素（ＳｉＣ）トランジスタデバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１～３のいずれか１項に記載の炭化珪素（ＳｉＣ）トランジスタデバイス。
  6. 炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法であって、
    ＳｉＣ半導体基板（１）の頂面にＳｉＣエピタキシャル層（２）をエピタキシャルに形成することを含み、前記ＳｉＣエピタキシャル層（２）は頂面を有しており、
    前記方法はさらに、
    前記ＳｉＣエピタキシャル層（２）の前記頂面にソース構造（３，４，５）を形成することを含み、前記ソース構造（３，４，５）は、頂面を有し、かつ、ｐウェル領域（３）、ｎ型ソース領域（４）およびｐ型コンタクト領域（５）を含み、
    前記方法はさらに、
    ソースコンタクト構造（９）を前記ソース構造（３，４，５）の前記頂面の上に形成し、かつ、前記ソース構造（３，４，５）の前記頂面に電気的に接続することを含み、前記ソースコンタクト構造（９）は、炭化チタン（ＴｉＣ）、炭化タングステン（ＷＣ）、および炭化ニッケル（ＮｉＣ ３ ）のうちの１つを含み、
    前記方法はさらに、
    前記ソースコンタクト構造（９）の形成後、ゲート誘電体（７）およびゲートランナー（６）を含むゲート構造（６，７）を、前記ゲート誘電体（７）が前記ソース構造（３，４，５）の少なくとも部分および前記ソースコンタクト構造（９）の少なくとも部分を覆うように、かつ、前記ゲート誘電体（７）によって前記ソース構造（３，４，５）および前記ソースコンタクト構造（９）から電気的に絶縁される前記ゲートランナー（６）が前記ソースコンタクト構造（９）の少なくとも部分と重なるように形成することを含み、
    前記炭化珪素（ＳｉＣ）トランジスタデバイスは、ｐ型チャネル（１０）を含み、
    前記ゲート構造（６，７）はプレーナ構造である、方法。
  7. 前記ソースコンタクト構造（９）は、６００℃～１３００℃の範囲の温度で形成される、請求項６に記載の炭化珪素（ＳｉＣ）トランジスタデバイスを製造するための方法。
JP2022506481A 2019-08-01 2020-07-31 炭化珪素トランジスタデバイス Active JP7486571B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19189583.8 2019-08-01
EP19189583 2019-08-01
PCT/EP2020/071689 WO2021019082A1 (en) 2019-08-01 2020-07-31 Silicon carbide transistor device

Publications (3)

Publication Number Publication Date
JP2022543376A JP2022543376A (ja) 2022-10-12
JPWO2021019082A5 JPWO2021019082A5 (ja) 2023-08-04
JP7486571B2 true JP7486571B2 (ja) 2024-05-17

Family

ID=67539250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506481A Active JP7486571B2 (ja) 2019-08-01 2020-07-31 炭化珪素トランジスタデバイス

Country Status (5)

Country Link
US (1) US20220278205A1 (ja)
EP (1) EP4008025B1 (ja)
JP (1) JP7486571B2 (ja)
CN (1) CN114207836B (ja)
WO (1) WO2021019082A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122123B (zh) * 2022-01-26 2022-04-22 成都蓉矽半导体有限公司 集成高速续流二极管的碳化硅分离栅mosfet及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172988A1 (ja) 2011-06-14 2012-12-20 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2013254842A (ja) 2012-06-07 2013-12-19 Hitachi Ltd 半導体装置およびその製造方法
JP2014003253A (ja) 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014216529A (ja) 2013-04-26 2014-11-17 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2016170978A1 (ja) 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
WO2019198168A1 (ja) 2018-04-11 2019-10-17 新電元工業株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730111A (ja) 1993-07-15 1995-01-31 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
JP3085078B2 (ja) * 1994-03-04 2000-09-04 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5455432A (en) 1994-10-11 1995-10-03 Kobe Steel Usa Diamond semiconductor device with carbide interlayer
US5929523A (en) 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JP2002016017A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置およびその製造方法
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2013001677A1 (ja) 2011-06-28 2013-01-03 パナソニック株式会社 半導体装置とその製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
JP6656692B2 (ja) * 2015-10-16 2020-03-04 富士電機株式会社 半導体装置の評価方法および半導体装置の評価装置
CN108604600B (zh) * 2016-02-08 2021-07-16 三菱电机株式会社 碳化硅半导体装置及其制造方法
EP3255676A1 (en) * 2016-06-09 2017-12-13 ABB Schweiz AG Vertical power semiconductor device and method for operating such a device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172988A1 (ja) 2011-06-14 2012-12-20 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2013254842A (ja) 2012-06-07 2013-12-19 Hitachi Ltd 半導体装置およびその製造方法
JP2014003253A (ja) 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014216529A (ja) 2013-04-26 2014-11-17 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2016170978A1 (ja) 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
WO2019198168A1 (ja) 2018-04-11 2019-10-17 新電元工業株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN114207836B (zh) 2022-11-08
EP4008025A1 (en) 2022-06-08
US20220278205A1 (en) 2022-09-01
CN114207836A (zh) 2022-03-18
JP2022543376A (ja) 2022-10-12
WO2021019082A1 (en) 2021-02-04
EP4008025B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
US11967625B2 (en) Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
US10811499B2 (en) Wide bandgap semiconductor device including transistor cells and compensation structure
US6373318B1 (en) Electronic switching device having at least two semiconductor components
JP5202308B2 (ja) 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法
KR100474214B1 (ko) 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자
US11721738B2 (en) Laterally diffused metal oxide semiconductor with gate poly contact within source window
US7589379B2 (en) Power semiconductor and method of fabrication
US9472403B2 (en) Power semiconductor switch with plurality of trenches
US20090014719A1 (en) Semiconductor device with large blocking voltage
US9837498B2 (en) Stripe-shaped electrode structure including a main portion with a field electrode and an end portion terminating the electrode structure
US8227831B2 (en) Semiconductor device having a junction FET and a MISFET for control
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
JP4948784B2 (ja) 半導体装置及びその製造方法
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
US11929420B2 (en) Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices
US20220384594A1 (en) Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
JP5344477B2 (ja) リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
US20230420451A1 (en) Semiconductor devices having on-chip gate resistors
US11756993B2 (en) IGBT light load efficiency
US20230352520A1 (en) Wide band gap semiconductor device
US20230420536A1 (en) Methods of forming ohmic contacts on semiconductor devices with trench/mesa structures
US20230261105A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230727

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20240130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240507

R150 Certificate of patent or registration of utility model

Ref document number: 7486571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150