JPH0730111A - 絶縁ゲート形電界効果トランジスタ - Google Patents

絶縁ゲート形電界効果トランジスタ

Info

Publication number
JPH0730111A
JPH0730111A JP5175120A JP17512093A JPH0730111A JP H0730111 A JPH0730111 A JP H0730111A JP 5175120 A JP5175120 A JP 5175120A JP 17512093 A JP17512093 A JP 17512093A JP H0730111 A JPH0730111 A JP H0730111A
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon carbide
effect transistor
insulated gate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5175120A
Other languages
English (en)
Inventor
Masahiro Nagasu
正浩 長洲
Masanori Takada
正典 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5175120A priority Critical patent/JPH0730111A/ja
Publication of JPH0730111A publication Critical patent/JPH0730111A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】炭化珪素を用いた半導体デバイスにおいて、炭
化珪素と結晶整合性のよい材料をデバイスの構成要素に
使用することで、炭化珪素が有する物理的性能を効果的
に引き出し、大電力変換容量を有し、かつ高速動作する
高性能な半導体素子を実現すること。 【構成】高不純物濃度の炭化珪素あるいは電気的導電性
に優れた炭化チタンを基板とし、ドレイン領域になるｎ
形の炭化珪素層と，ウェル層になるｐ形の炭化珪素層
と，ソース領域になるｎ形の炭化珪素層が順次重ねられ
た構造の絶縁ゲート形電界効果トランジスタにおいて、
素子の表面からドレイン領域へ達するように掘り込まれ
た凹部にゲート電極を設け、さらにソース電極とｐ形の
ウェル層の電気的接続に炭化珪素と結晶整合性のよい炭
化チタンを使用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、交流電力−直流電力，
交流電力−交流電力，直流電力−交流電力および直流電
力−直流電力変換を行う電力変換装置の心臓部である自
己消弧機能を有する半導体スイッチング素子に関する。
【０００２】
【従来の技術】電気学会技術報告（２部）第４４９号
（１９９２）、日立評論 Ｖｏｌ．７０，１０３３〜１
０７６（１９８８）．に記載された内容をもとに、従来
技術の説明を行う。
【０００３】電力変換装置に使用される半導体スイッチ
ング素子の能力は、素子の電力変換容量と動作周波数で
評価できる。一般に、電力変換容量が大きい素子ほど動
作周波数は低く、小さなものほど大きくなるという関係
にある。
【０００４】このうち素子の電力変換容量は、素子がオ
フ状態の時に印加できる最大電圧（素子耐圧）とオン状
態の時に通電できる最大電流で決定される。これらの間
には、素子面積が一定の場合、一方を大きくするともう
一方が小さくなる、いわゆるトレードオフの関係が存在
する。これは、次の理由による。
【０００５】オフ状態の時に素子に加わる電圧は、素子
内に形成される空乏層で保持される。そのため、素子耐
圧を高めるほど、空乏層形成部の層厚を厚くする必要が
生じる。空乏層形成部は、オフ時の電圧保持の一方で、
オン時には、素子を流れる電流の通路になり、電気抵抗
発生の原因になる。素子の耐圧を高めるには、空乏層形
成部の層厚を厚くする必要があることから、素子の耐圧
を高めるほど、電気抵抗が増加し、結果として、素子内
部で発生する電力損失が増大することになる。電力用に
用いられる素子の場合、素子に流せる最大電流密度は、
素子内部で発生する電力損失によって制限される。この
ため、耐圧を増すことによって素子の電気抵抗が増加し
た分、素子に流せる電流密度を低くする必要が生じる。
このように素子耐圧と最大電流量の間にはトレードオフ
の関係が存在し、電力変換容量を制限する要因となって
いる。このようなトレードオフ関係にともなう変換容量
の制限を打破するため、サイリスタやゲートターンオフ
サイリスタ（ＧＴＯ）では、素子のラッチアップ機能を
利用して、空乏層形成部の電気抵抗を大幅に減少させて
いる。
【０００６】サイリスタは、現在最も大きな電力変換能
力を有する半導体素子である。しかし、素子自体に自己
消弧機能がなく、その動作周波数も１００Ｈｚ前後とか
なり低い。
【０００７】自己消弧機能を有する半導体スイッチング
素子の中で、最も大きな電力変換容量を実現している素
子はゲートターンオフサイリスタである。この素子も、
ラッチアップ現象を利用して大きな電力変換容量を実現
している。しかし、ラッチアップ現象は、電力変換容量
を改善する一方で、素子がオンしているときの空乏層形
成部でのキャリア密度を増大させる。このキャリアは、
ターンオフ時に高電界条件下で、素子外に吐き出される
ため、素子のターンオフ電力損失を増大させることにな
る。ターンオフ損失は、素子のターンオフ毎に発生する
ため、素子の動作周波数を制限する。このような動作周
波数の制限から、素子耐圧４ｋＶ，電流容量３ｋＡ程度
のゲートターンオフサイリスタの場合、その動作周波数
は、現状約５００Ｈｚである。
【０００８】また、ゲートターンオフサイリスタをター
ンオフさせるためには、ゲート電極を用いて、カソード
電極からのキャリア注入を抑制するとともに、素子内部
のキャリアを引き抜く必要がある。このとき、ゲート電
極は、アノード電極からカソード電極に流れていた電流
の一部を受け持つことになり、一般的なゲートターンオ
フサイリスタの場合、このゲート電流の大きさは、アノ
ード電流の３０〜５０％になる。前述程度の素子でこの
電流を求めると、約１ｋＡになる。このような大きなゲ
ート電流は、ゲートターンオフサイリスタのゲート回路
を大型にするため、電力変換装置全体の小型化という今
日的な要求を実現する上での大きな問題点となってい
る。このように、ゲートターンオフサイリスタは大きな
電力変換容量を有する一方で、動作周波数が低く、かつ
ゲート電流が大きいという課題を抱えている。
【０００９】ゲートターンオフサイリスタが本質的に持
ってる課題を解決する素子として、絶縁ゲート形バイポ
ーラトランジスタ（ＩＧＢＴ）や絶縁ゲート形電界効果
トランジスタ（ＭＯＳＦＥＴ）がある。これらの素子
は、ゲート電極部が素子本体と電気的に絶縁されてた構
造となっており、ターンオフのために、ゲート電極から
素子内のキャリアを引き抜く必要がない。素子のオン・
オフは、ゲート電極と素子本体で構成されているコンデ
ンサを充放電することだけでよいので、ゲート制御電流
がゲートターンオフサイリスタに比べ大幅に小さくな
る。その結果、ゲート制御回路の大幅な小型化が実現で
きる。
【００１０】また、これらの素子は、動作速度に関して
も、ゲートターンオフサイリスタに比べ優れた性能を有
している。これは、素子の動作原理の違いに由来してお
り、その理由に付いて簡単に説明する。
【００１１】ゲートターンオフサイリスタでは蓄積キャ
リアによって大きなターンオフ損失が発生するが、絶縁
ゲート形電界効果トランジスタでは、ドレイン電極側か
らのキャリア注入がないため、素子内へのキャリアの蓄
積現象が生じない。そのため、絶縁ゲート形電界効果ト
ランジスタのターンオフ電力損失は極めて小さくなる。
ターンオフ電力損失が少ないことから、動作周波数の増
加にともなう電力損失の増大がおさえられ、結果とし
て、高速動作が可能となる。
【００１２】絶縁ゲート形バイポーラトランジスタの場
合、ゲートターンオフサイリスタと同様にコレクタ電極
側からのキャリア注入がある。しかし、絶縁ゲート形バ
イポーラトランジスタでは、エミッタ電極側に設けられ
たベース層領域で電子と正孔の通路を分離することで、
完全なラッチアップ状態に至らないようにして、素子の
オン動作が行われる。そのため、オン状態の時に素子内
に蓄積されるキャリア量はゲートターンオフサイリスタ
に比べ少なく、ターンオフ電力損失は小さくなる。この
ターンオフ電力損失低減の結果として、高速動作が可能
となる。
【００１３】このように、絶縁ゲート形電界効果トラン
ジスタや絶縁ゲート形バイポーラトランジスタは、ゲー
ト回路の小型化とともに、電力変換システムのキャリア
周波数の高速化に大きな貢献をはたしてきた。
【００１４】また、絶縁ゲート形電界効果トランジスタ
や絶縁ゲート形バイポーラトランジスタは、電流密度が
低く抑えられていることから、従来、ワイヤボンディン
グの手法を使用して、素子のパッケージが行われてい
る。この方法は、簡便なパッケージ技術であり、現在広
く利用されている。
【００１５】しかし、高速動作の一方で、絶縁ゲート形
電界効果トランジスタや絶縁ゲート形バイポーラトラン
ジスタには、素子を高耐圧化した場合、オン時の電気抵
抗が大きくなり、そのためオン電力損失が増大するとい
う、極めて重大な問題がある。このような問題を防止す
るため、絶縁ゲート形電界効果トランジスタや絶縁ゲー
ト形バイポーラトランジスタでは、オン時に流れる電流
の密度を低く抑えている。絶縁ゲート形バイポーラトラ
ンジスタおよび絶縁ゲート形電界効果トランジスタのオ
ン時の電流密度は、ゲートターンオフサイリスタが１０
０Ａ／cm2 を越えるのに対し、それぞれ数十Ａ／cm2 、
数Ａ／cm2 程度となっている。そのため、電力変換容量
も制限を受け、絶縁ゲート形バイポーラトランジスタお
よび絶縁ゲート形電界効果トランジスタの変換容量は、
それぞれゲートターンオフサイリスタの１／１０および
１／１００程度となっている。また、絶縁ゲート形電界
効果トランジスタや絶縁ゲート形バイポーラトランジス
タのパッケージに利用されているワイヤボンディング方
法は、簡便なパッケージ技術である一方で、素子の片側
がワイヤを使用して外部との電気的接触がとられている
ため、素子の冷却効果や電流密度を制限するという問題
を抱えている。
【００１６】
【発明が解決しようとする課題】ゲートターンオフサイ
リスタは、ラッチアップ現象を積極的に利用してオン時
の電気抵抗を大幅に低減することで、大きな電力変換容
量を実現していた。しかし、ラッチアップ現象による蓄
積キャリアのため、ターンオフ電力損失が増大し、動作
周波数が大きく制限を受けるとともに、ターンオフ時に
蓄積キャリアを引き抜く必要があることからゲート電流
が大きくなるという問題を抱えていた。これに対し、絶
縁ゲート形バイポーラトランジスタや絶縁ゲート形電界
効果トランジスタは、素子内部への蓄積キャリアが少な
いこと、ターンオフ時に蓄積キャリアを引き抜く必要が
ないことから、素子の高速動作が可能であるとともに、
少ないゲート電流で制御可能であるという特徴を有して
いた。しかし、その一方で、素子を高耐圧化した場合、
オン時の電気抵抗が増大し、それとともに定常オン時の
電力損失が増大し、電力変換容量が制限を受けるという
問題を抱えていた。また、絶縁ゲート形電界効果トラン
ジスタや絶縁ゲート形バイポーラトランジスタのパッケ
ージには、ワイヤボンディングの手法が使われていた
が、この手法には熱放散性や大電流化上の課題を抱えて
いた。
【００１７】さらに、炭化珪素は、キャリア提供に有効
な元素に対して拡散定数が極めて小さく、実用的な拡散
速度を得るためには、炭化珪素の熱分解が生じる温度以
上にする必要がある。そのため、現実的には熱拡散技術
を用いて素子を作成することは不可能である。また、炭
化珪素のドーパントとなる不純物の不純物準位が深く、
総合的なドーパントのイオン化率が小さい。そのため、
素子形成に有効なキャリア密度を達成するためには、極
めて高濃度の不純物を注入する必要がある。不純物が多
くなるほど、イオン注入部に発生した結晶欠陥を修復す
ることが困難になることから、イオン注入技術を利用し
て炭化珪素内に不純物を導入するためには、越えなけれ
ばならない大きな技術的課題が山積している。
【００１８】本発明の目的は、基板材料に炭化珪素（Ｓ
ｉＣ）を使用して、大電力変換，高速動作、および容易
なゲート制御性を有する素子を実現することである。
【００１９】本発明の他の目的は、素子構造においては
ゲート電極部が存在する平面位置とソース電極部が存在
する平面位置とを分離した素子構造とし、パッケージ構
造においては素子をソース電極とカソード電極の両面か
ら圧接するパッケージ構造とし、これらの方法によっ
て、素子の大電流密度および冷却性能を大きく高めるこ
とである。
【００２０】本発明の別の目的は、絶縁ゲート形電界効
果トランジスタを実現するために必要不可欠なソース電
極と第２の半導体層との電気的な接触のために、炭化チ
タンなどの電気伝導性に優れかつ炭化珪素との結晶整合
性のよい物質を用いることで、両面圧接時に素子に加わ
る圧力によって素子が破壊することを防止することであ
る。
【００２１】本発明のさらに別の目的は、素子の構成要
素の一部に、炭化珪素と結晶整合性がよい例えば炭化チ
タンなどの部材を用いることで、素子をパッケージする
ときに素子に加わる圧力によって素子が破壊することを
防止することである。
【００２２】本発明のもう一つの目的は、素子の製造に
おいては、炭化珪素で利用困難な製造技術である熱拡散
およびイオン注入技術を用いないで素子を作成するこ
と、電力変換装置においては、装置の発生する騒音の抑
制とともに、装置本体およびその冷却設備の小型化を実
現することである。
【００２３】
【課題を解決するための手段】これらの目的を達成する
ため、本発明では、第１に、素子材料として炭化珪素を
用いる。第２に、炭化珪素が基本的に有する物理的特徴
を引き出すため、パッケージ構造としては、両面圧接型
とする。第３に、両面圧接パッケージを実現するため、
ゲート電極部がソース電極部の存在する平面位置が分離
され、ソース電極と絶縁ゲート形電界効果トランジスタ
のウェル層との電気的接続のために炭化珪素との結晶整
合性のよい炭化チタンを用いた素子構造とする。これら
の構造の目的は、それぞれ、圧接部材によるソース電極
とゲート電極が短絡するのを防ぐ、圧接時に素子に加わ
る圧力によって素子が破壊するのを防ぐためである。第
４に、高不純物濃度の炭化珪素あるいは電気的導電性に
優れた炭化チタンを基板とし、その上にエピタキシャル
成長によって積層された３層の炭化珪素層と、最上位炭
化珪素そうから３層目の炭化珪素層へ達するように掘り
込まれた凹部と、この凹部の表面を覆うゲート絶縁膜
と、このゲート絶縁膜を介し凹部に作り込まれたゲート
電極部と、最上位の炭化珪素層と基板とに接続された一
対のソースとドレイン電極部と、ソース電極と第２の半
導体層が炭化チタンで電気的に接続された構造とする。
【００２４】炭化珪素を用いることで、電力変換容量と
動作周波数間のトレードオフ関係の大幅な改善および容
易なゲート制御性が実現できることについて、若干の説
明を加える。
【００２５】炭化珪素は、バンドギャップ幅が大きく、
絶縁破壊強度が珪素（Ｓｉ）に比べ約１桁大きいという
特徴を有している。この特徴のため、耐圧保持のために
必要な素子の空乏層形成部の幅を小さくすることができ
るとともに、そこでの不純物濃度も大きくできる。その
ため、素子の定常オン時の電気抵抗は珪素に比べ約３桁
程度小さくなる。珪素においては、ラッチアップ現象を
用いてオン抵抗の低減を実現していたが、炭化珪素を基
板材料とすることでも大幅な抵抗の低減がはかれる。こ
の電気抵抗の値は、ラッチアップ現象を利用したＳｉ−
ＧＴＯより小さい値であり、炭化珪素を用いることで、
ゲートターンオフサイリスタの電力変換容量を越える絶
縁ゲート形電界効果トランジスタが実現できることを示
している。絶縁ゲート形電界効果トランジスタは、素子
内へのキャリアの蓄積現象がなく、ゲート制御電流が小
さいことから、炭化珪素を用いることで、大電力変換，
高速動作、およびゲート制御回路の小型化が同時に実現
できることになる。
【００２６】次に、このような特性を引き出すために
は、次のような素子構造、およびパッケージ構造が必要
であることについて、若干の説明を加える。
【００２７】従来の絶縁ゲート形バイポーラトランジス
タや絶縁ゲート形電界効果トランジスタは、素子の電気
抵抗が大きいことから電流密度が低く抑えられていた。
そのため、ワイヤーボンディングを用いた素子のパッケ
ージ手法で、素子性能を十分に引き出すことができた。
しかし、SiC−MOSFETの場合、電流密度はSi−GTOのそれ
を越える。このような大電流密度を従来からあるワイヤ
ーボンディング手法で実現することは、ワイヤーに流せ
る電流量を考慮すると大きな問題になる。また、炭化珪
素は、熱の伝導性がよく、熱伝導率は珪素の約３倍にな
る。ワイヤーボンディング手法では、ワイヤー接続面か
らの熱放散性が悪化するため、炭化珪素の優れた熱伝導
性を活かすことができない。したがって、炭化珪素の有
する特性を効果的に引き出すためには、両面圧接パッケ
ージが可能な素子構造が必要不可欠となる。
【００２８】
【作用】本発明では、素子の基本材料に炭化珪素を使用
し、さらにソース領域とゲート領域の存在する平面位置
を空間的に分離するとともに、第２の半導体層とソース
電極との電気的接触のために電気伝導性および熱伝導性
に優れ炭化珪素との結晶整合性のよい炭化チタンを用い
て両面圧接が可能な素子構造とした。その結果、炭化珪
素の有する大きな電力変換容量，大きな電流容量，高い
熱放散性，高速動作性という優れた特性を引き出すこと
が可能となり、素子の冷却性能に優れ、大電力変換容量
を有し、かつ高速に動作する半導体素子の実現が可能と
なる。この場合の、電力変換容量は従来のゲートターン
オフサイリスタと同等、動作周波数は従来の絶縁ゲート
形電界効果トランジスタと同等になる。
【００２９】また、本発明では、第２の半導体層とソー
ス電極との電気的接触のために、電気伝導性に優れかつ
炭化珪素との結晶整合性のよい炭化チタンを用いてい
る。このため、炭化珪素−炭化チタン接触界面での結晶
欠陥が少なくなり、両面圧接時の素子破損耐性に優れ、
かつ良好な電気的接触特性をもつＦＥＴが実現できる。
さらに、素子の製造方法においては、炭化珪素において
困難な技術である熱拡散およびイオン注入技術を使用し
ないで製造することができる。また、電力変換装置へ本
発明の素子を応用した場合、素子自身が小さくなるこ
と、ゲート制御電力が小さいこと、および高温動作が可
能なことから、変換装置本体の小型化とともに素子の冷
却設備の小型化が同時に実現できる。
【００３０】
【実施例】以下、図を用いて本発明の実施例を説明す
る。
【００３１】実施例１ 図１は本発明による絶縁ゲート形電界効果トランジスタ
の断面図である。図は、本発明の素子のパッケージ構造
も同時に示している。
【００３２】ここで述べる実施例は、素子の基板として
強いｎ形にドープされた炭化珪素または炭化珪素と結晶
整合性のよい炭化チタン１２を基板に用いた一例であ
る。本発明による絶縁ゲート形電界効果トランジスタ１
１は、電気導電性に優れ、機械的強度の高い部材ででき
たドレイン電極層１８と、強いｎ形にドープされた炭化
珪素または炭化珪素と結晶整合性のよい炭化チタンから
なる基板１２と、基板１２上にｎ形の所定不純物濃度で
ドープされた炭化珪素のエピタキシャル層からなる第１
の半導体層１３と、逆のｐ形の高不純物濃度にドープさ
れた炭化珪素のエピタキシャル層からなる第２の半導体
層１４と、ｎ形の高不純物濃度にドープされた炭化珪素
のエピタキシャル層からなる第３の半導体層１５と、電
気導電性のよい部材でできたソース電極層１７とが順次
重なった構造となっている。また、第３の半導体層１５
から第２の半導体層１４を通して第１の半導体層１３へ
達するように掘り込まれた凹部１１１、この凹部１１１
の表面を覆うように作られた薄いゲート絶縁膜１１０、
このゲート絶縁膜１１０上に電気導電性のよい部材を用
いてゲート電極１９が設けられる。また、本発明のパッ
ケージは、ソース側電極部材１１２，ドレイン側電極部
材１１３，側壁１１５、およびゲート用リード線などか
ら構成される。
【００３３】図１の絶縁ゲート形電界効果トランジスタ
では、第１の半導体層１３と基板１２がｎ形のドレイン
領域、第２の半導体層１４がｐ形のウェル、第３の半導
体層１５がｎ形のソース領域を構成する。この絶縁ゲー
ト形電界効果トランジスタ１１は、ゲート絶縁膜１１０
を介してゲート電極１９と対向するｐ形の第２の半導体
層１４をチャネル形成領域とするｎチャネル形である。
通常の絶縁ゲート形電界効果トランジスタと同様に、ゲ
ート電極１９に印加する電圧によってチャネルの形成を
制御して、ソース電極１７とドレイン電極１８を遮断ま
たは導通状態とすることによって素子動作が行われる。
導通時には、電流が基板１２から第１の半導体層１３を
通って第３の半導体層１５に向けて縦方向にながれる縦
形の絶縁ゲート形電界効果トランジスタである。遮断時
には、第２の半導体層１４と第１の半導体層１３の接触
界面から第１の半導体層１３内に空乏層が広がる。この
空乏層によって、素子に加わる電圧が保持される。
【００３４】ゲート電極１９は、第３の炭化珪素半導体
層１５から第２の炭化珪素半導体層１４を通して第１の
炭化珪素半導体層１３へ達するように掘り込まれた凹部
111に、電気導電性のよい部材で作成する。ゲート電極
１９と第３の炭化珪素半導体層１５，第２の炭化珪素半
導体層１４、および第１の炭化珪素半導体層１３との間
には、薄いゲート絶縁膜１１０が付けられる。さらにソ
ース電極１７と第２の炭化珪素半導体層１４は、炭化珪
素と結晶整合性のよい炭化チタンによって電気的接触が
とられ、ゲート電極に電圧が印加されたときに、第２の
炭化珪素半導体層１４とゲート絶縁膜１１０との近傍に
ｎ形反転層が形成されるようにする。
【００３５】次に、本発明の絶縁ゲート形電界効果トラ
ンジスタ１１によって得られる発明の効果について説明
する。
【００３６】炭化珪素は、バンドギャップ幅が大きく、
絶縁破壊電界が大きい。珪素の絶縁破壊電界が３×１０
5Ｖ／cmであるのに対し、炭化珪素のそれは２.５×１０
6 Ｖ／cmであり、珪素の約１０倍にもなる。絶縁ゲート
形電界効果トランジスタ１１に印加される電圧は、第１
の半導体層１３内に広がる空乏層によって保持されるの
で、第１の半導体層１３の幅は、この領域のすべてが空
乏化したとき、この領域で絶縁破壊が生じない幅が最低
必要となる。物質中の電界は、これに加える電圧に比例
し、その幅に反比例する。したがって、素子耐圧が同じ
素子を考えた場合、耐圧保持のために必要な第１の半導
体層１３の幅は、絶縁破壊電界に反比例する。炭化珪素
の絶縁破壊電界は珪素に比べ１桁大きいので、結果とし
て、炭化珪素を用いた絶縁ゲート形電界効果トランジス
タ１１の第１の半導体層１３の厚さは、珪素の場合に比
べ１桁薄くすることができる。このように、炭化珪素を
用いることによって、素子の大きさを小さくすることが
できる。
【００３７】炭化珪素を用いることで、珪素に比べ、素
子のソース電極１７とドレイン電極１８間の電気抵抗が
２桁以上小さくできることについて、以下に述べる。
【００３８】素子の耐圧保持の役割をはたす空乏層の幅
は、不純物密度の２乗に反比例する。また、前述したよ
うに第１の半導体層１３は、目的の耐圧保持のために必
要な空乏層の幅と同じ幅が最低限必要である。さらに、
目的とする素子の耐圧が同じ場合、耐圧保持のために必
要な第１の半導体層１３の幅は、絶縁破壊電界に反比例
する。これらの条件から、目的とする素子耐圧が同じ場
合、第１の半導体層１３の不純物密度は、絶縁破壊電界
の２乗に比例するという結果が得られる。半導体の電気
抵抗率は、不純物密度にほぼ反比例するので、この結果
は、目的とする耐圧が同じ素子を考えた場合、第１の半
導体層１３の電気抵抗率は絶縁破壊電界の２乗に反比例
すると言い替えることができる。
【００３９】本発明の絶縁ゲート形電界効果トランジス
タの場合、電流は第１の半導体層１３を縦方向に流れ、
絶縁ゲート形電界効果トランジスタのおけるオン時のソ
ース電極１７とドレイン電極１８間の電気抵抗は、多く
の場合、ソース領域やチャネル領域の電気抵抗は無視で
き、第１の半導体層１３の電気抵抗となる。第１の半導
体層１３の電気抵抗はその幅とその電気抵抗率の積にな
ることから、オン時のソース電極１７とドレイン電極１
８間の電気抵抗は絶縁破壊電界の３乗に反比例するとい
う結果が得られる。
【００４０】炭化珪素の絶縁破壊電界は珪素に比べ約１
桁大きい。したがって、本発明の絶縁ゲート形電界効果
トランジスタ１１のオン時のソース電極１７とドレイン
電極１８間の電気抵抗は、従来の珪素で作られた素子よ
り３桁小さくなる。しかし、ここでは、移動度の効果を
含めずに議論してきた。移動度を考慮すると、オン時の
ソース電極１７とドレイン電極１８間の電気抵抗は、絶
縁破壊電界の３乗に反比例し移動度に比例するという結
果が得られる。炭化珪素の移動度は珪素のほぼ１／２程
度であるので、これを考慮すると若干効果が減殺される
が、それでも、本発明の絶縁ゲート形電界効果トランジ
スタ１１のオン時のソース電極１７とドレイン電極１８
間の電気抵抗は、珪素型の絶縁ゲート形電界効果トラン
ジスタに比べ２桁以上小さくなるという結果が得られ
る。
【００４１】次に、本発明の絶縁ゲート形電界効果トラ
ンジスタ１１が、現状のゲートターンオフサイリスタと
程度の電力変換容量を有することについて説明する。電
力用素子の場合、素子の最大電力変換容量は、素子内部
で発生する電力損失によって制限される。また、電力損
失は、素子が定常オン状態のときに発生するオン電力損
失とターンオフするときに発生するターンオフ損失に分
けられるが、絶縁ゲート形電界効果トランジスタの場
合、ターンオフ電力損失は極めて小さく、通常、定常オ
ン時に発生するオン電力損失によって占められる。素子
のオン電力損失はオン抵抗と通電電流の２乗に比例する
ことから、素子で発生する電力を一定とすると、オン抵
抗が小さくなった分だけ通電電流を多くできる。前述し
たように、本発明の絶縁ゲート形電界効果トランジスタ
１１のオン抵抗は、従来の絶縁ゲート形電界効果トラン
ジスタに比べ、２桁以上オン抵抗が小さくなるので、電
流は１桁以上多く電流を流せることになる。この値は、
従来のゲートターンオフサイリスタの電流値に相当し、
本発明の絶縁ゲート形電界効果トランジスタの電力変換
容量が従来のゲートターンオフサイリスタと同程度にな
ることを意味する。
【００４２】炭化珪素は、オン時の電気抵抗が小さいだ
けでなく、電力用素子として必要不可欠な熱放散性にも
優れている。炭化珪素の熱伝導率は、珪素のそれが１.
５Ｗ／cm℃であるのに対し、５.０Ｗ／cm℃ であり、珪
素の３倍以上である。このような炭化珪素の高い熱放散
性を活かすためには、絶縁ゲート形電界効果トランジス
タに用いられていたパッケージ手法にまでさかのぼって
考える必要がある。従来の絶縁ゲート形電界効果トラン
ジスタは、ソース電極とゲート電極がワイヤを用いて外
部回路と接続されていた。しかし、以上で述べたよう
に、炭化珪素を用いた本発明の絶縁ゲート形電界効果ト
ランジスタ１１は、従来の珪素で作られた絶縁ゲート形
電界効果トランジスタにない高い電流密度を実現できる
とともに、高い熱伝導特性を有している。これらの電力
用半導体素子として有効な特性は、従来から用いられて
いたパッケージ手法では、十分に引き出すことができな
い。そこで、大電流化が実現でき、かつ熱放散性に優れ
たパッケージ手法である両面圧接パッケージに注目し、
図１に示す素子構造を発明した。
【００４３】本実施例によれば、ゲート電極１９が凹部
１１１に設けられているので、ソース電極１７とゲート
電極１９の存在する平面位置が空間的に分離され、ソー
ス電極との接触側が平面構造であるソース側電極部材１
１２による、ソース電極１７とゲート電極１９の電気的
接触を阻止することができる。また、ソース電極１７と
チャネルが形成される第２の半導体層１４との電気的接
触が、炭化珪素との結晶整合性のよい炭化チタン層１６
で形成されているため、炭化珪素と炭化チタンの接合界
面の格子欠陥が発生せず、圧着時の機械的圧力に対する
高い機械的強度を得ることができる。さらに、炭化チタ
ンは、熱伝導特性に優れていることから、ソース電極１
７側からの熱放散を阻害する要因にはならない。
【００４４】図１に示した本発明は、図２のように図１
で示した凹部１１１を、図１で示したゲート電極１９と
同一物質あるいは電気的導電性に優れた物質で埋め込ん
でもよい。この場合、ソース電極１７の存在する平面位
置とゲート電極２１の最表面の位置は、空間的に分離さ
れるようにして、ソース側電極部材１１２によるソース
電極１７とゲート電極２１の電気的接触を防いでいる。
【００４５】図２は、図１で示した凹部１１１を、図１
で示したゲート絶縁膜１１０と同じ物質あるいは他の絶
縁物３１で埋め込んだ場合の素子構造である。本発明
は、このような構造にしても実施できる。
【００４６】図２，図３は、パッケージ内の本発明の素
子のみを示し、パッケージは図１と同様である。
【００４７】実施例２ 図１では、第２の半導体層１４とソース電極１７間の電
気的接触を炭化チタン層１６を用いて行った。しかし、
この部分は必ずしも炭化チタンである必要はなく、電気
伝導性に優れかつ炭化珪素との結晶整合性に優れた他の
物質でもよい。たとえば、図４に示すように、炭化タン
タル，炭化ニオブ、あるいは窒化チタン４１などは、電
気伝導性，結晶整合性に優れた材料であ。これらの物質
の電気抵抗率は、それぞれ３０μΩcm，７４μΩcm，２
１.７μΩcm であり、炭化チタンの１８０μΩcmよりも
小さく、電気伝導性に優れている。一方、炭化珪素との
結晶定数差は、それぞれ約２.２％，２.５％，２.７％
であり、炭化チタンの0.7％より大きく、結晶整合性は
やや劣る。しかし、本発明の素子の第３の半導体層１５
は数百ｎｍと薄くてよいことを考慮すると、この程度の
結晶整合性があれば、本発明の効果はなんら問題なく実
施できる。このように、炭化チタンに変えて、炭化タン
タル，炭化ニオブ、あるいは窒化チタンを用いることで
も、本発明の目的とするところの両面圧接構造に対し
て、なんら問題を生じない。
【００４８】図４の素子においても図１の場合と同様、
凹部１１１を、電気的導電性に優れた優れた物質、ある
いは電気的絶縁性に優れた物質で埋め込んでもよく、こ
の場合の素子構造を、それぞれ図５および図６に示す。
【００４９】実施例３ 図１では、第２の半導体層１４とソース電極１７間の電
気的接触を炭化チタン層１６を用いて行った。しかし、
この炭化チタン層１６は、図７に示すように炭化珪素で
あってもよい。本実施例は、ｎチャネル形であるため、
この例では、第２の半導体層１４と同じｐ形の炭化珪素
を使用している。
【００５０】本発明の特徴の一つは、熱拡散技術とイオ
ン注入技術を使用しないで作成することであるが、図７
の素子も熱拡散とイオン注入技術を使用しないで作成す
ることができる。この素子は、第１の半導体層１３上に
第２の半導体層１４をエピタキシャル技術を用いて図１
よりも厚く積層し、次に必要な部分をエッチングし、次
に第３の半導体層１５をエピタキシャル成長し、その
後、ソース電極１７を形成する部分を第２の半導体層１
４の一部が現れるまでエッチングすることで作成するこ
とができる。その他の構造部分は図１で示した素子と同
様に作成する。また、本発明のもう一つの特徴である、
両面圧接構造に対してもなんら問題を生じない。
【００５１】図７の素子においても図１の場合と同様、
凹部１１１を、電気的導電性に優れた優れた物質、ある
いは電気的絶縁性に優れた物質で埋め込んでもよく、こ
の場合の素子構造を、それぞれ図８および図９に示す。
【００５２】実施例４ 本発明は、図１０に示すように凹部１１１の一方の壁面
を、第３の半導体層１５から第２の半導体層１４の一部
に接するようにソース電極１０２を設け、凹部１１１の
もう一方の壁面に、ゲート電極１０１を設けた素子構造
でも実行できる。ただし、ゲート電極１０１は、絶縁膜
１０３上に設けられる。ソース電極とドレイン電極間の
電流の通路になるチャネルの利用効率が、図１から図９
の場合の１／２になる。しかし、ゲート電極１０１とソ
ース電極１０２はパッケージのソース側電極部材１１２
で電気的に短絡されないように空間的に分離されている
ので、炭化珪素の持つ大電流密度，高速動作，高い熱放
散性を十分に引き出すという両面圧接構造を実現するう
えでなんら問題にはならない。
【００５３】また、図１０の素子において、凹部１１１
を電気的絶縁性に優れた物質で埋め込んでもよく、この
場合の素子構造を、それぞれ図１１に示す。
【００５４】実施例５ 図１０においては、凹部１１１の一方の側壁のすべてを
使用して、ソース電極第２の半導体層の電気的接触を実
現した。しかし、この接触部に流れる電流は第２の半導
体層と第ゲート電極間の作るコンデンサの充放電電流で
あるため、その値は小さい。そのため、図１０のよう
に、凹部１１１の片側のすべてを使用して電気的接触を
とる必要はない。そこで、図１２のように、ソース電極
１２１とゲート電極１２３が交互に第２の半導体層１４
に接するようにしても、本発明の効果を得ることができ
る。また、この構造は、両面圧接を行う上でも、なんら
問題を生じない。
【００５５】図１２の凹部１１１は、これまでの実施例
と同様、絶縁物で埋め込んでもよい。また、ソース電極
１２１とゲート電極１２３が、凹部１１１内で接触しな
いような条件であれば、ゲート電極１２３を導電性物質
で埋め込んでもよい。
【００５６】実施例６ 図１から図１２までの実施例は、絶縁ゲート形電界効果
トランジスタに関するものであった。しかし、本発明
は、図１３のように第１の半導体層１３に接するように
炭化珪素の層１３２を設けてもよい。この実施例はｎチ
ャネル形であるため、この場合はｐ形の炭化珪素を使用
する。
【００５７】図１３の素子は絶縁ゲート形バイポーラト
ランジスタ１３１である。この素子では、第１の半導体
層１３と基板１２がｎ形のコレクタ領域，第２の半導体
層１４がｐ形のベース，第３の半導体層１５がｎ形のエ
ミッタ領域を構成する。この絶縁ゲート形バイポーラト
ランジスタ１３１は、ゲート絶縁膜１１０を介してゲー
ト電極１９と対向するｐ形の第２の半導体層１４をチャ
ネル形成領域とするｎチャネル形である。
【００５８】この素子の動作は、通常の絶縁ゲート形バ
イポーラトランジスタと同様である。ゲート電極１９に
印加する電圧によって、第２の半導体層１４とゲート絶
縁膜１１０との接触界面にチャネル形成して、ソース電
極１７側からこのチャネルを通して電子を第１の半導体
層１３内に注入する。すると、この電流が、第２の半導
体層１４，第１の半導体層１３、およびｐ形の炭化珪素
層１３２から構成されるｐｎｐトランジスタのベース電
流となり、この効果によって、ｐ形の炭化珪素層１３２
から正孔が第２の半導体層１４に向けて注入される。そ
のため、コレクタ電極１３３，基板１２、ｐ形の炭化珪
素層１３２，第１の半導体層１３，第２の半導体層１
４，炭化チタン層１６、およびエミッタ電極１３４から
なる、正孔の通路が構成される。一方、電子は、ソース
電極１７，第３の半導体層１５，第２の半導体層１４に
形成されたｎ形のチャネル、第１の半導体層１３，ｐ形
の炭化チタン層１３２，基板１２、およびコレクタ電極
１３３を通って流れる。この状態が、導通状態である。
【００５９】ゲート電極１９に印加している電圧を取り
除くと、第２の半導体層１４に形成されたチャネルが閉
じ、第１の半導体層１３への電子注入が止まる。そのた
め、ｐ形の炭化珪素層１３２，第１の半導体層１３、お
よび第２の半導体層１４から構成されるｐｎｐトランジ
スタのベース電流がなくなり、ｐ形の炭化珪素層132か
らの正孔注入が止まり、最終的に、素子は遮断状態にな
る。遮断時には、第２の半導体層１４と第１の半導体層
１３の接触界面から第１の半導体層１３内に空乏層が広
がる。この空乏層によって、素子に加わる電圧が保持さ
れる。
【００６０】最も大きな電気抵抗を発生する部分は第１
の半導体層１３であるが、本構造の素子では、第１の半
導体層１３に電子と正孔が同時に注入されるため、層内
のキャリア濃度が増加し、電気抵抗が先の絶縁ゲート形
電界効果トランジスタに比べ大幅に小さくなる。前述し
たように、炭化珪素は絶縁ゲート形電界効果トランジス
タであっても導通時に大きな電流を流せる。図１３の実
施例の素子の場合、導通時の電気抵抗がさらに小さくな
ることから、さらに大きな電流を流すことができ、本発
明の両面圧接できる素子構造が必要不可欠となる。
【００６１】実施例７ 図１の絶縁ゲート形電界効果トランジスタは、図２から
図１２のような構造でも、本発明の効果を有効に活かす
ことができた。図１３で示した絶縁ゲート形バイポーラ
トランジスタにおいても、同様に、図１４から図２４の
ような構造で本発明の効果を得ることができる。図１４
は図１３において凹部１１１を導電性物質で埋めたも、
図１５は図１３において凹部１１１を絶縁物で埋めたも
の、図１６は第２の半導体層１４と第３の半導体層１５
の接触界面に炭化珪素層を埋め込んでも、図１７は図１
６において凹部１１１を導電性物質で埋めたもの、図１
８は図１６において凹部１１１を絶縁物で埋めたもの、
図１９はソース電極と第２の半導体層１４との電気的接
触を炭化珪素で実行したもの、図２０は図１９において
凹部１１１を導電物質で埋めたもの、図２１は図１９に
おいて凹部111を絶縁物で埋めたもの、図２２は凹部１
１１の一方の側面を利用してソース電極と第２の半導体
層１４の電気的接触をとったもの、図２３は図２２にお
いて凹部１１１を絶縁物で埋めたもの、さらに図２４
は、凹部１１１の側面を第２の半導体層１４およびゲー
ト電極１２３によるチャネル形成部とソース電極１２１
および第２の半導体層１４の電気的接触部に交互に分離
したものである。このような、図１４から図２４の素子
構造においても、本発明は、なんの問題もなく達成でき
る。
【００６２】実施例８ 次に、本発明の素子を複合構造にした場合の構造図を示
す。図２５から図２７はそれらの上面図である。図２５
はソース電極２５１を縦縞模様に配置した場合の実施
例、図２６はソース電極２６１が正方形でそれらを複数
配置した場合の実施例、図２７は、ソース電極２７１
が、六角形でそれ等を複数配置した場合の実施例であ
る。本発明の効果を効果的に引き出すためには、ここで
示した形状にとどまらず、この発明の趣旨の範囲内の形
状でもよい。
【００６３】実施例９ 炭化珪素は、キャリア提供に有効な元素に対して拡散定
数が極めて小さく、実用的な拡散速度を得るためには、
炭化珪素の熱分解が生じる温度以上にする必要がある。
そのため、現実的には熱拡散技術を用いて素子を作成す
ることは不可能である。また、炭化珪素のドーパントと
なる不純物の不純物準位が深く、総合的なドーパントの
イオン化率が小さい。そのため、素子形成に有効なキャ
リア密度を達成するためには、極めて高濃度の不純物を
注入する必要がある。不純物が多くなるほど、イオン注
入部に発生した結晶欠陥を修復することが困難になるこ
とから、イオン注入技術を利用して炭化珪素内に不純物
を導入するためには、越えなければならない大きな技術
的課題が山積している。
【００６４】本実施例の炭化珪素絶縁ゲート形電界効果
トランジスタは、エピタキシャル結晶成長，エッチン
グ，絶縁膜作成技術だけで作成可能で、熱拡散技術やイ
オン注入技術を使用する必要がない。この点を明かにす
るため、以下、図２８を用いて、本発明の絶縁ゲート形
電界効果トランジスタ１１の作成方法を説明する。
【００６５】図２８（ａ）は、昇華法、あるいはエピタ
キシャル成長法などで作成した基板１２上に、ｎ形にな
るように第１の半導体層１３，ｐ形のドーパントを含む
ように第２の半導体層１４、さらにその上に炭化チタン
層１６をエピタキシャル成長させた状態を示す。炭化珪
素層のエピタキシャル成長は、例えばシランとメタンな
どを含む原料ガスを用いるＣＶＤ法で実現でき、この気
相成長用の原料ガス中に不純物を混合しておくことによ
って炭化珪素膜中に所望の濃度の不純物のドープが行え
る。ドープ後のイオン化率などを考慮すると、ｎ形不純
物としては窒素，ｐ形不純物としてはアルミが最も適す
る。
【００６６】図２８（ｂ）は、炭化チタンのエッチング
工程を示す。この工程は、化学的エッチングでも可能で
あるが、塩素系のガスを用いたドライエッチング法を利
用して、必要な部分だけを残して炭化チタン層１６を取
り除くのがよい。この図では省略されているが、このエ
ッチングは、もちろんフォトレジスト膜などをマスクと
して行う。
【００６７】図２８（ｃ）は、所望の不純物濃度になる
ようにｎ形層をエピタキシャル成長させた状態を示す。
この層は第３の半導体層１５になる。成長は第１の半導
体層１３および第２の半導体層１４と同様に行う。図２
８（ｄ）は、炭化チタン層が現れるまで表面をエッチン
グした状態を示す。このエッチングも、化学的エッチン
グが可能であるが、ドライエッチング法を利用して行う
のがよい。
【００６８】図２８（ｅ）は凹部１１１の掘り込み工程
を示す。このエッチングは、フォトレジスト膜などを利
用して、異方性エッチング条件化で、第１の半導体層１
３が現れるまでドライエッチングするのがよい。
【００６９】図２８（ｆ）はゲート絶縁膜１１０，ゲー
ト電極１９，ソース電極１７、およびドレイン電極１８
の作成工程を示す。ゲート絶縁膜１１０は、シリコンの
場合と同様に熱酸化膜とするのが作成が最も簡単であ
る。酸素雰囲気内での短時間の熱酸化により、ゲート絶
縁膜１１０として適する例えば０.０５〜０.１μｍの厚
さの酸化シリコン膜が、炭化珪素においてもシリコンと
同様に形成することができる。ソース電極１７，ゲート
電極１９、およびドレイン電極１８は、シリコン素子で
多用されている例えばスパッタリング法などを用いて、
アルミで形成してもよい。また、多結晶シリコン，モリ
ブデンシリサイド，タングステンシリサイドなどの電気
的導電性のよい部材を用いてもよい。
【００７０】最後に、ソース側電極部材１１２とドレイ
ン側電極部材で挟むことで素子のパッケージングを行
う。以上のように、本実施例の素子は、熱拡散やイオン
注入技術を使用することなく作成できるという特徴を有
している。
【００７１】図２９は、本発明の絶縁ゲート形バイポー
ラトランジスタ１３１の作成方法を示している。この素
子の作成方法は、図２９（ａ）において、第１の半導体
層１３に先だってｐ形の炭化珪素層１３２をエピタキシ
ャル成長する工程が増えるだけで、その他は、図２８で
示した絶縁ゲート形電界効果トランジスタ１１の作成方
法と同じである。
【００７２】さらに、図中で示した他の実施例の構造の
素子においても、炭化珪素において困難な技術である熱
拡散やイオン注入技術を使用せずに製造できることを推
測することは容易である。
【００７３】実施例１０ 本発明の最も基本とするところは、電気伝導性がよく、
かつ炭化珪素と結晶整合性のよい部材、例えば炭化チタ
ンとの接触を素子の基本構成要素に使用することによっ
て、素子に加わる圧力に起因して素子が破壊に至のを防
止することである。したがって、本発明は、前記実施
例、例えば図１〜図２７に示した素子構造に限定される
ものではない。本発明において重要なことは、素子の構
成要素の一部に、電気伝導性がよくかつ炭化珪素との結
晶整合性に優れた部材と炭化珪素との接触部を有するこ
とである。
【００７４】図３０は、本発明のこのようなコンセプト
をもとに示す他の実施例である。この素子は、３０５と
３０６からなる一対の電極と炭化チタンからなる基板３
０２と基板３０２と接するように設けられたｎ型の炭化
珪素層３０３とｎ型の炭化珪素層３０３と接するように
設けられたｐ型の炭化珪素層３０４とから成るｐｎ接合
を有するダイオード３０１であり、次のように動作す
る。
【００７５】電極３０６に対して電極３０５へ正の電位
を印加すると、ｐ型の炭化珪素層３０４とｎ型の炭化珪
素層３０３から成るｐｎ接合は順バイアスされ、電極30
6，ｐ型の炭化珪素層３０４，ｎ型の炭化珪素層３０
３，基板３０２、および電極３０６を通って電流が流れ
る。この状態がダイオード３０１のオン状態である。一
方、電極３０６に対して電極３０５へ負の電圧を印加し
た場合、ｐ型の炭化珪素層３０４とｎ型の炭化珪素層３
０３からなるｐｎ接合は逆バイアスされ、素子を通して
流れる電流が阻止される。この状態が、ダイオード３０
１のオフ状態である。このように、本発明のダイオード
３０１は、従来のダイオードと同様に動作する。
【００７６】図３０の素子においても、本発明の実施例
１で述べた、炭化珪素の有する低いオン時の電気抵抗お
よび高い熱伝導性を有効に引き出すことが可能であり、
結果として、大電力制御が実現できるこを推測すること
は容易である。
【００７７】本実施例で示したダイオードにおいて、炭
化チタンからなる基板３０２，ｎ型の炭化珪素層３０
３、およびｐ型の炭化珪素層３０４との順番はここに示
したものに限ったものではなく、ｎ型の炭化珪素層３０
３とｐ型の炭化珪素層３０４との順番を入れ替えてもよ
い。また、基板としては炭化チタンに限ったものではな
く、炭化タンタル，炭化ニオブ、あるいは窒化チタンな
どの電気伝導性がよく炭化珪素との結晶整合性のよい部
材を用いてもよい。
【００７８】さらに、本発明は図１〜図２７および図３
０で示した構造に限るものではなく、炭化珪素と結晶整
合性がよい部材と炭化珪素との接触面を、素子の構成要
素の一部に用いたものであっても、炭化珪素の有する低
いオン時の電気抵抗および高い熱伝導性を有効に引き出
せることは同様であり、本発明の効果を得るためになん
ら問題を生じない。例えば、炭化珪素と結晶整合性がよ
い部材と炭化珪素との接触面を有する、サイリスタ，ゲ
ートターンオフサイリスタ（ＧＴＯ），トランジスタ，
ショットキー障壁ゲート形電界効果トランジスタ(ＭＥ
ＳＦＥＴ)，ｐｎ接合ゲート形電界効果トランジスタ
（ＪＦＥＴ），静電誘導サイリスタ（ＳＩサイリス
タ），静電誘導トランジスタ(ＳＩＴ)，ＭＯＳ制御サイ
リスタ（ＭＣＴ）であってもよい。
【００７９】実施例１１ 図３１は、本発明の絶縁ゲート形電界効果トランジスタ
１１を使用した電力変換装置の一実施例である。図にお
いて、３１１は本発明の絶縁ゲート形電界効果トランジ
スタ１１，３１２は絶縁ゲート形電界効果トランジスタ
を保護するためのフリーホイールダイオード、３１３は
例えば直流電源、３１４は例えばモーターなどからなる
負荷を示す。本発明の絶縁ゲート形電界効果トランジス
タ１１は、ここで示した構成の電力変換装置への使用に
制限されるものでなく、交流を直流に、交流を交流に、
直流を交流にまたは直流を直流に変換するための電力変
換装置のすべてに使用することができる。本発明の素子
を電力変換装置に使用することによって、素子本体だけ
でなく、変換装置のゲート駆動回路および冷却装置を大
幅に小型化することができる。以下、これらについて説
明する。
【００８０】はじめに、素子本体の大きさについて考察
する。本発明の絶縁ゲート形電界効果トランジスタは、
従来の絶縁ゲート形電界効果トランジスタに比べ、素子
に通電可能な電流密度が１桁以上大きくできることを実
施例１で説明した。素子の電力変換容量は素子の耐圧と
通電可能な電流の積であり、電流値は電流密度と電流が
流れる素子面積の積であることから、本発明の絶縁ゲー
ト形電界効果トランジスタ１１は従来の絶縁ゲート形電
界効果トランジスタに比べ、１桁以上素子の面積を小さ
くできることになる。また、実施例１で示したように、
本発明の絶縁ゲート形電界効果トランジスタ１１は、従
来の絶縁ゲート形電界効果トランジスタに比べ、素子の
厚さが１桁小さくできる。素子の体積は、素子の電流が
流れる面積と素子の厚さの積になることから、本発明の
絶縁ゲート形電界効果トランジスタ１１は、従来の絶縁
ゲート形電界効果トランジスタに比べ、２桁以上素子体
積を小さくできることになる。
【００８１】次に、ゲート回路の小型化について考察す
る。従来、絶縁ゲート形電界効果トランジスタは、オン
時の電気抵抗が大きいことから、大電力変換用途の電力
変換装置には使用されず、通常数ｋＷ程度の装置に使用
されていた。しかし、本発明の絶縁ゲート形電界効果ト
ランジスタ１１は、数〜数十ＭＷの大電力変換用途に使
用されるゲートターンオフサイリスタと同程度の電力変
換容量を実現できることから、ゲート回路の小型化に関
しては、ゲートターンオフサイリスタと比較する必要が
ある。
【００８２】ゲート回路の規模は、素子のスイッチング
動作のためにゲートに加える必要のある電力量の大小で
考えることができる。また、この電力量は、素子のター
ンオン時，ターンオフ時，定常オン時、および定常オフ
時に必要なゲート電力に分割できる。ゲートターンオフ
サイリスタの場合、定常オフ時には、カソードとゲート
間、およびアノードとゲート間のｐｎ接合が逆バイアス
され、ゲート電流が流れないので、ほとんどゲート電力
を必要としない。しかし、ターンオン時、定常オン時、
およびターンオフ時にはその状態を保つためにゲート電
力が必要となる。ゲートに加える電力量の大きさは、ゲ
ートに流し込む電荷量にほぼ依存したいので、電荷量の
大小で、ゲート電力量の大小を測ることができる。４〜
５ｋＶ，１ｋＡ程度の現状のゲートターンオフサイリス
タの場合、ターンオフ、および定常オン時に必要な電荷
量はどちらも数ｍＣであり、またターンオン時は、それ
より１桁小さい。そのため、前記程度の容量を有するゲ
ートターンオフサイリスタのスイッチング動作に必要な
電荷量は、１パルス当り１０ｍＣ程度になる。
【００８３】一方、本発明の絶縁ゲート形電界効果トラ
ンジスタ１１においては、次のようになる。本発明の絶
縁ゲート形電界効果トランジスタ１１のスイッチング動
作に必要なゲート電荷量は、従来の絶縁ゲート形電界効
果トランジスタのデータから求めることができる。絶縁
ゲート形電界効果トランジスタの場合、定常オン時，定
常オフ時に必要となるゲート電荷量は、ゲート絶縁膜を
通して流れるリーク電流によって発生するが、この値は
極めて小さく、通常無視できる。そのため、ターンオン
時，ターンオフ時に必要な電荷量を考えればよく、これ
は、ゲート入力容量を充電するために必要な電荷量であ
る。絶縁ゲート形電界効果トランジスタのゲート入力容
量とドレイン電流の間にはほぼ比例関係があり、従来の
絶縁ゲート形電界効果トランジスタのデータからこの比
例定数を求めるとほぼ１００ｐＦ／Ａとなる。この関係
は基板材料の誘電率に依存するが、本発明の素子に使用
されている炭化珪素と珪素の誘電率はほぼ同じであるこ
とから、この関係は本発明の絶縁ゲート形電界効果トラ
ンジスタ１１にも用いることができる。したがって、本
発明の絶縁ゲート形電界効果トランジスタ１１で、電流
容量１０００Ａ程度の素子を作成したときの入力容量
は、１００ｎＦとなる。絶縁ゲート形電界効果トランジ
スタは、数Ｖのゲート電圧で制御されることから、前記
程度の容量の素子ターンオン，ターンオフ時に必要な電
荷量は、どちらも数百ｎＣとなる。この値は、前述した
ゲートターンオフサイリスタのそれよりも４桁程度小さ
い値である。このように、本発明の絶縁ゲート形電界効
果トランジスタ１１は極めて小さな電力で素子のスイッ
チング動作を行えることから、本発明の絶縁ゲート形電
界効果トランジスタ１１を電力変換装置に用いること
で、ゲート制御回路の大幅な小型化が実現できるでこと
は容易に推測できる。
【００８４】次に、冷却装置の小型化について説明す
る。スイッチング素子は本質的に電力損失を発生し、こ
の損失は素子温度を上昇させる。素子温度の増加ととも
に、素子を構成している半導体材料の価電子帯から伝導
帯へ熱的に励起されるキャリア量が増加し、素子特性が
悪化するので、何らかの方法で素子を冷却する必要があ
る。素子から取り出せる熱量は、素子の温度とその周囲
の温度との差、および素子の熱伝導率に比例する。つま
り、次の関係式が成り立つ。
【００８５】 Ｑ＝κ（Ｔ−Ｔ0）＝κΔＴ … （１） ここで、Ｑは素子から取り出せる熱量、κは熱伝導率、
Ｔは素子の温度、Ｔ0は素子の周囲温度である。（１）
式は、素子の動作温度が高く、熱伝導率κが大きいほ
ど、素子の冷却が容易になることを示している。
【００８６】珪素の場合、リーク電流などの制限から、
素子の最大動作温度は、１００℃程度に制限されてい
る。素子のリーク電流は、価電子帯から伝導帯に熱的に
励起されるキャリアに起因しているため、基板材料のバ
ンドギャップ幅が大きいほど少なくできる。珪素のバン
ドギャップが１.１２ｅＶ であるのに対して、立方晶系
の結晶構造（３Ｃ−ＳｉＣといわれる)の炭化珪素のバ
ンドギャップは２.２ｅＶである。このことから、炭化
珪素の場合の、最大動作温度を求めると約５００℃が得
られる。素子の周囲の温度を室温（２０℃）とすると、
炭化珪素の場合の温度差ΔＴは、珪素のそれが８０℃で
あるのに対し、約４８０℃と、珪素の８倍にすることが
できる。また、実施例１で説明したように、炭化珪素の
熱伝導率は、珪素に比べ、約３倍になる。以上のことか
ら、炭化珪素で作成した本発明の絶縁ゲート形電界効果
トランジスタ１１は、従来の素子に比べ、２０倍程度冷
却効率が改善できることになる。このように、本発明の
絶縁ゲート形電界効果トランジスタ１１は冷却が容易で
あり、ひいては冷却設備の小型化に大きく寄与すること
は容易に推測できる。
【００８７】以上の説明は、電力変換装置に絶縁ゲート
形電界効果トランジスタ１１を使用した場合について説
明したが、これに限ったものではなく、本発明の実施例
で示した他の構造の素子を使用した電力変換装置でもよ
く、この場合も、ここで示した効果が同様に得られる。
【００８８】
【発明の効果】本発明は、炭化珪素あるいは炭化珪素と
結晶整合性のよい炭化チタンからなる基板上に、第１の
半導体層，第２の半導体層，第３の半導体層を導電形が
異なるように交互にエピタキシャル成長法を用いて作成
し、第２の半導体層とソース電極の電気的接触に炭化珪
素と結晶整合性のよい炭化チタンを用い、第３の半導体
層領域の範囲内から第１の半導体層に達するように凹部
を設け、この凹部の表面を絶縁物で覆い、かつこの絶縁
物上に電気的導電性に優れた物質でゲート電極を設けた
構造の絶縁ゲート形電界効果トランジスタとなってい
る。
【００８９】また、本発明は、少なくとも一つの炭化珪
素から成る部分と少なくとも一つの炭化珪素との結晶整
合性に優れかつ電気伝導性のよい例えば炭化チタンから
成る部分が接合する部分を、構成要素の一つとする素子
構造とすることで、次のような効果が得られた。
【００９０】（１）ソース電極部とゲート電極部の存在
する空間的位置を分離し、かつソース電極と第２の半導
体層との電気的接触に炭化チタンを用いることで、両面
圧接パッケージが可能となった。
【００９１】（２）両面圧接構造で可能な構造とするこ
とにより、炭化珪素が有する導通時の低い電気抵抗と高
い熱放散性を効果的に引き出すことができ、大電力容
量、かつ高速動作が可能となった。
【００９２】（３）本発明の素子構造は、炭化珪素では
利用困難な熱拡散技術およびイオン注入技術を使用せ
ず、エピタキシャル成長技術，エッチング技術、および
う酸化膜形成技術だけで作成することができる。
【００９３】さらに、本発明の素子を電力変換装置に使
用した場合、素子本体だけでなく、変換装置のゲート駆
動回路および冷却装置を大幅に小型化することができ
た。
【図面の簡単な説明】
【図１】本発明による炭化珪素半導体を用いる絶縁ゲー
ト形電界効果トランジスタおよび素子のパッケージ構造
の一実施例を示す断面図である。
【図２】本発明による炭化珪素半導体を用いる絶縁ゲー
ト形電界効果トランジスタの他の実施例を示す断面図。
【図３】同じく他の実施例を示す断面図である。
【図４】同じく他の実施例を示す断面図である。
【図５】同じく他の実施例を示す断面図である。
【図６】同じく他の実施例を示す断面図である。
【図７】同じく他の実施例を示す断面図である。
【図８】同じく他の実施例を示す断面図である。
【図９】同じく他の実施例を示す断面図である。
【図１０】同じく他の実施例を示す断面図である。
【図１１】同じく他の実施例を示す断面図である。
【図１２】同じく他の実施例を示す断面図である。
【図１３】本発明による炭化珪素半導体を用いる絶縁ゲ
ート形バイポーラトランジスタおよび素子のパッケージ
構造の一実施例を示す断面図である。
【図１４】本発明による炭化珪素半導体を用いる絶縁ゲ
ート形バイポーラトランジスタの他の実施例を示す断面
図である。
【図１５】同じく他の実施例を示す断面図である。
【図１６】同じく他の実施例を示す断面図である。
【図１７】同じく他の実施例を示す断面図である。
【図１８】同じく他の実施例を示す断面図である。
【図１９】同じく他の実施例を示す断面図である。
【図２０】同じく他の実施例を示す断面図である。
【図２１】同じく他の実施例を示す断面図である。
【図２２】同じく他の実施例を示す断面図である。
【図２３】同じく他の実施例を示す断面図である。
【図２４】同じく他の実施例を示す断面図である。
【図２５】本発明を複合構造の絶縁ゲート形電界効果ト
ランジスタあるいは絶縁ゲート形バイポーラトランジス
タに適用した実施例の上面図である。
【図２６】同じく実施例の上面図である。
【図２７】同じく実施例の上面図である。
【図２８】本発明の絶縁ゲート形電界効果トランジスタ
の作成方法を示す断面図である。
【図２９】本発明の絶縁ゲート形バイポーラトランジス
タの作成方法を示す断面図である。
【図３０】本発明による炭化珪素半導体を用いる半導体
装置の実施例を示す断面図である。
【図３１】本発明の半導体装置を用いた電力変換装置の
一実施例を示す概略回路図である。
【符号の説明】
１１…本発明の絶縁ゲート形電界効果トランジスタ、１
２…炭化珪素あるいは炭化チタンからなる基板、１３…
炭化珪素からなる第１の半導体層、１４…炭化珪素から
なる第２の半導体層、１５…炭化珪素からなる第３の半
導体層、１６…ソース電極と第２の半導体層の電気的接
触をはたす炭化チタン層、１７，１０２，１２１…ソー
ス電極、１８，１２２…ドレイン電極、１９，１０１，
１２３…ゲート電極、２１，８１…ゲート電極と同一あ
るいは電気的導電性に優れた部材、３１，９１，１１１
０，２５３，２６３，２７３…ゲート絶縁膜と同一ある
いは電気的絶縁性に優れた部材、４１…第２の半導体層
と第３の半導体層の接触界面に埋め込まれた炭化チタン
領域、７１…ソース電極と第２の半導体層の電気的接触
に利用される炭化珪素領域、１１０，１０３…ゲート絶
縁膜、１１１…凹部、１１２…ソース側電極部材、１１
３…ドレイン側電極部材、１１４…リード線、１１５…
側壁、１３２…ｐ形の炭化珪素層、１３３…コレクタ電
極、１３４…エミッタ電極、１３５…コレクタ側電極部
材、１３６…エミッタ側電極部材、２５１，２６１，２
７１…ソース端子、２５２，２６２，２７２…ゲート端
子、３０１…ｐｎ接合形ダイオード、３０２…炭化チタ
ン基板、３０３…ｎ形の炭化珪素層、３０４…ｐ形の炭
化珪素層、３０５，３０６…電極、３１１…スイッチン
グ素子、３１２…フリーホイールダイオード、３１３…
電源、３１４…負荷。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 21/337 29/808 29/80 9055−4Ｍ Ｈ０１Ｌ 29/78 ３２１ Ｖ 7376−4Ｍ 29/80 Ｂ 7376−4Ｍ Ｃ 7376−4Ｍ Ｖ

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】高不純物濃度の炭化珪素あるいは電気的導
    電性に優れた炭化チタンを基板とし、一方の導電形の炭
    化珪素からなる第１の半導体層と、その上に重ねられた
    他方の導電形の炭化珪素からなる第２の半導体層と、そ
    の上に重ねられた一方の導電形からなる第３の半導体層
    と、第３の半導体層から第１の半導体層へ達するように
    掘り込まれた凹部と、この凹部の表面を覆うゲート絶縁
    膜と、このゲート絶縁膜を介し凹部に作り込まれたゲー
    ト電極部と、第３の半導体層と基板とに接続された一対
    のソースとドレイン電極部と、ソース電極と第２の半導
    体層が炭化チタンで電気的に接続された構造を特徴とす
    る絶縁ゲート形電界効果トランジスタ。
  2. 【請求項２】請求項１において、凹部がゲート電極部と
    同一または電気的導電性に優れた部材で埋め込まれた構
    造を有することを特徴とする絶縁ゲート形電界効果トラ
    ンジスタ。
  3. 【請求項３】請求項１において、凹部がゲート絶縁膜と
    同一または電気的絶縁性に優れた部材で埋め込まれた構
    造を有することを特徴とする絶縁ゲート形電界効果トラ
    ンジスタ。
  4. 【請求項４】請求項１において、ソース電極と第２の半
    導体層との電気的接続部に炭化珪素との結晶整合性に優
    れかつ電気的伝導性に優れた部材を用いたこと特徴とす
    る絶縁ゲート形電界効果トランジスタ。
  5. 【請求項５】請求項４において、ゲート電極部が形成さ
    れる凹部を請求項２あるいは請求項３と同じ構造にした
    ことを特徴とする絶縁ゲート形電界効果トランジスタ。
  6. 【請求項６】請求項１において、ソース電極と第２の半
    導体層との電気的接続部を、第２半導体層と同じ導電形
    の炭化珪素で実現したことを特徴とする絶縁ゲート形電
    界効果トランジスタ。
  7. 【請求項７】請求項６において、ゲート電極部が形成さ
    れる凹部を請求項２あるいは請求項３と同じ構造にした
    ことを特徴とする絶縁ゲート形電界効果トランジスタ。
  8. 【請求項８】請求項１において、ソース電極と第２の半
    導体層との電気的接続に炭化チタンを使用せず、ソース
    電極と同一あるいは電気的導電性に優れた部材を用い、
    凹部の一方の側壁を利用してソース電極と第２の半導体
    層との電気的接続実現したことを特徴とする絶縁ゲート
    形電界効果トランジスタ。
  9. 【請求項９】請求項８において、凹部がゲート絶縁膜と
    同一または電気的絶縁性に優れた部材で埋め込まれた構
    造を有することを特徴とする絶縁ゲート形電界効果トラ
    ンジスタ。
  10. 【請求項１０】請求項８において、凹部の側壁をソース
    電極と第２の半導体層との電気的接触に使用する部分と
    チャネル形成に使用する部分として使用することを特徴
    とする絶縁ゲート形電界効果トランジスタ。
  11. 【請求項１１】請求項１０に記載された構造の絶縁ゲー
    ト形電界効果トランジスタにおいて、凹部がゲート絶縁
    膜と同一または電気的絶縁性に優れた部材で埋め込まれ
    た構造を有することを特徴とする絶縁ゲート形電界効果
    トランジスタ。
  12. 【請求項１２】請求項１から請求項１１のいずれか１項
    において、高不純物濃度の炭化珪素あるいは電気的導電
    性に優れた炭化チタンから成る基板と一方の導電形の炭
    化珪素からなる第１の半導体層との間に他方の導電形の
    炭化珪素部が設けられたことを特徴とする絶縁ゲート形
    バイポーラトランジスタ。
  13. 【請求項１３】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とする半導体装置。
  14. 【請求項１４】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするサイリスタ。
  15. 【請求項１５】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするゲートターンオフサイリスタ。
  16. 【請求項１６】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするトランジスタ。
  17. 【請求項１７】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするショットキー障壁ゲート形電界効果トランジス
    タ。
  18. 【請求項１８】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするｐｎ接合ゲート形電界効果トランジスタ。
  19. 【請求項１９】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とする静電誘導サイリスタ。
  20. 【請求項２０】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とする静電誘導トランジスタ。
  21. 【請求項２１】少なくとも一つの炭化珪素から成る部分
    と少なくとも一つの炭化珪素との結晶整合性に優れかつ
    電気伝導性のよい例えば炭化チタンから成る部分が接合
    する部分を、少なくとも一つの構成要素とすることを特
    徴とするＭＯＳ制御サイリスタ。
  22. 【請求項２２】高不純物濃度の炭化珪素あるいは電気的
    導電性に優れた炭化チタンからなる基板上に、一方の導
    電形の炭化珪素からなる第１の半導体層をエピタキシャ
    ル成長させる工程と，第１の半導体層の上に他方の導電
    形の炭化珪素からなる第２の半導体層をエピタキシャル
    成長させる工程と，第２の半導体層の上に炭化珪素との
    結晶整合性に優れかつ電気伝導性のよい例えば炭化チタ
    ン層をエピタキシャル成長させる工程と，第２の半導体
    層の上にエピタキシャル成長された炭化珪素との結晶整
    合性に優れかつ電気伝導性のよい例えば炭化チタン層の
    必要な部分以外を第２の半導体層が現れるまで取り除く
    工程と，現れた第２の半導体層と残った炭化珪素との結
    晶整合性に優れかつ電気伝導性のよい例えば炭化チタン
    層の上に同じに一方の導電形の炭化珪素からなる第３の
    半導体層をエピタキシャル成長させる工程と，炭化珪素
    との結晶整合性に優れかつ電気伝導性のよい例えば炭化
    チタン層を避け第３の半導体層から第１の半導体層へ達
    するように凹部を掘り込む工程と，この凹部の表面をゲ
    ート絶縁膜で覆う工程と，このゲート絶縁膜を介し凹部
    にゲート電極となる電極膜を作り込む工程と，第３の半
    導体層と基板とに接続されたソースとドレイン用電極膜
    を作り込む工程とを含むことを特徴とする絶縁ゲート形
    電界効果トランジスタの製造方法。
  23. 【請求項２３】請求項２２において、凹部をゲート絶縁
    膜と同一あるいは電気絶縁性に優れた部材で埋め込む工
    程を含むことを特徴とする絶縁ゲート形電界効果トラン
    ジスタの製造方法。
  24. 【請求項２４】請求項２３において、凹部をゲート電極
    と同一あるいは電気導電性に優れた部材で埋め込む工程
    を含むことを特徴とする絶縁ゲート形電界効果トランジ
    スタの製造方法。
  25. 【請求項２５】高不純物濃度の炭化珪素あるいは電気的
    導電性に優れた炭化チタンからなる基板上に、他方の導
    電形の炭化珪素からなる半導体層をエピタキシャル成長
    させる工程と，一方の導電形の炭化珪素からなる第１の
    半導体層をエピタキシャル成長させる工程と，第１の半
    導体層の上に他方の導電形の炭化珪素からなる第２の半
    導体層をエピタキシャル成長させる工程と，第２の半導
    体層の上に炭化珪素との結晶整合性に優れかつ電気伝導
    性のよい例えば炭化チタン層をエピタキシャル成長させ
    る工程と，第２の半導体層の上にエピタキシャル成長さ
    れた炭化珪素との結晶整合性に優れかつ電気伝導性のよ
    い例えば炭化チタン層の必要な部分以外を第２の半導体
    層が現れるまで取り除く工程と，現れた第２の半導体層
    と残った炭化珪素との結晶整合性に優れかつ電気伝導性
    のよい例えば炭化チタン層の上に同じに一方の導電形の
    炭化珪素からなる第３の半導体層をエピタキシャル成長
    させる工程と，炭化珪素との結晶整合性に優れかつ電気
    伝導性のよい例えば炭化チタン層を避け第３の半導体層
    から第１の半導体層へ達するように凹部を掘り込む工程
    と，この凹部の表面をゲート絶縁膜で覆う工程と，この
    ゲート絶縁膜を介し凹部にゲート電極となる電極膜を作
    り込む工程と，第３の半導体層と基板とに接続されたソ
    ースとドレイン用電極膜を作り込む工程とを含むことを
    特徴とする絶縁ゲート形バイポーラトランジスタの製造
    方法。
  26. 【請求項２６】請求項２５において、凹部をゲート絶縁
    膜と同一あるいは電気絶縁性に優れた部材で埋め込む工
    程を含むことを特徴とする絶縁ゲート形バイポーラトラ
    ンジスタの製造方法。
  27. 【請求項２７】請求項２５において、凹部をゲート電極
    と同一あるいは電気導電性に優れた部材で埋め込む工程
    を含むことを特徴とする絶縁ゲート形バイポーラトラン
    ジスタの製造方法。
  28. 【請求項２８】少なくとも１個のスイッチング素子と、
    スイッチング素子をオンオフ制御する制御回路とを有す
    るものにおいて、その構成要素として請求項１から請求
    項２１のいずれか１項に記載のスイッチング素子を少な
    くとも一つ含むことを特徴とする電力変換装置。
JP5175120A 1993-07-15 1993-07-15 絶縁ゲート形電界効果トランジスタ Pending JPH0730111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5175120A JPH0730111A (ja) 1993-07-15 1993-07-15 絶縁ゲート形電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5175120A JPH0730111A (ja) 1993-07-15 1993-07-15 絶縁ゲート形電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH0730111A true JPH0730111A (ja) 1995-01-31

Family

ID=15990632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5175120A Pending JPH0730111A (ja) 1993-07-15 1993-07-15 絶縁ゲート形電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH0730111A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103807A1 (fr) * 2001-06-14 2002-12-27 Sumitomo Electric Industries, Ltd. Transistor a effet de champ a jonction laterale
US6649995B2 (en) 2001-10-18 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US7151288B2 (en) * 2002-10-07 2006-12-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2009049426A (ja) * 2001-07-12 2009-03-05 Mississippi State Univ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
JP2011091424A (ja) * 2010-12-17 2011-05-06 Mitsubishi Electric Corp 半導体装置
WO2014002597A1 (ja) * 2012-06-26 2014-01-03 住友電気工業株式会社 炭化珪素半導体装置
WO2021019082A1 (en) 2019-08-01 2021-02-04 Abb Power Grids Switzerland Ag Silicon carbide transistor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103807A1 (fr) * 2001-06-14 2002-12-27 Sumitomo Electric Industries, Ltd. Transistor a effet de champ a jonction laterale
US7023033B2 (en) 2001-06-14 2006-04-04 Sumitomo Electric Industries, Ltd. Lateral junction field-effect transistor
US7528426B2 (en) 2001-06-14 2009-05-05 Sumitomo Electric Industries, Ltd. Lateral junction field-effect transistor
JP2009049426A (ja) * 2001-07-12 2009-03-05 Mississippi State Univ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
US6649995B2 (en) 2001-10-18 2003-11-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US7151288B2 (en) * 2002-10-07 2006-12-19 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2011091424A (ja) * 2010-12-17 2011-05-06 Mitsubishi Electric Corp 半導体装置
WO2014002597A1 (ja) * 2012-06-26 2014-01-03 住友電気工業株式会社 炭化珪素半導体装置
JP2014007326A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US8866155B2 (en) 2012-06-26 2014-10-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
WO2021019082A1 (en) 2019-08-01 2021-02-04 Abb Power Grids Switzerland Ag Silicon carbide transistor device
JP2022543376A (ja) * 2019-08-01 2022-10-12 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 炭化珪素トランジスタデバイス
US12062698B2 (en) 2019-08-01 2024-08-13 Hitachi Energy Ltd Silicon carbide transistor device

Similar Documents

Publication Publication Date Title
US10692861B2 (en) Method of manufacturing a semiconductor device
US20240304447A1 (en) Semiconductor power device and method for producing same
JP6753951B2 (ja) 半導体装置および電力変換装置
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
CN101233615B (zh) 半导体元件和电气设备
JP6335829B2 (ja) 半導体装置
JP5745650B2 (ja) 半導体装置および電力変換装置
JP6933274B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6923457B2 (ja) 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
WO2021088231A1 (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN103311300B (zh) 电荷补偿半导体器件
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN113261079B (zh) 半导体装置以及电力变换装置
JP3371763B2 (ja) 炭化けい素半導体装置
JP6255111B2 (ja) 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
CN116387362A (zh) 一种集成HJD的SiC UMOSFET器件及其制备方法
JPWO2018163286A1 (ja) 半導体装置および電力変換装置
CN104103691A (zh) 具有补偿区的半导体器件
JP2020013836A (ja) 半導体装置および半導体回路装置
CN117497601B (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
JPH0730111A (ja) 絶縁ゲート形電界効果トランジスタ
JP4653704B2 (ja) 半導体装置
JP2007088383A (ja) 半導体装置およびその製造方法
JP3987251B2 (ja) 半導体装置