JP6656692B2 - 半導体装置の評価方法および半導体装置の評価装置 - Google Patents

半導体装置の評価方法および半導体装置の評価装置 Download PDF

Info

Publication number
JP6656692B2
JP6656692B2 JP2015204678A JP2015204678A JP6656692B2 JP 6656692 B2 JP6656692 B2 JP 6656692B2 JP 2015204678 A JP2015204678 A JP 2015204678A JP 2015204678 A JP2015204678 A JP 2015204678A JP 6656692 B2 JP6656692 B2 JP 6656692B2
Authority
JP
Japan
Prior art keywords
semiconductor device
voltage
threshold voltage
semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015204678A
Other languages
English (en)
Other versions
JP2017076746A (ja
Inventor
満 染谷
満 染谷
学 武井
学 武井
原田　信介
信介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2015204678A priority Critical patent/JP6656692B2/ja
Priority to US15/247,165 priority patent/US10094867B2/en
Priority to DE102016216005.2A priority patent/DE102016216005B4/de
Priority to CN201610796634.1A priority patent/CN106601641B/zh
Publication of JP2017076746A publication Critical patent/JP2017076746A/ja
Application granted granted Critical
Publication of JP6656692B2 publication Critical patent/JP6656692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、半導体装置の評価方法および半導体装置の評価装置に関する。
従来、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）においては、ゲートに電圧を印加することによりターンオン時の閾値電圧が変動することが問題となっている。閾値電圧の変動は、半導体装置に流れる電流のアンバランス（電流バランスがとれない）や、電流効率が低下するという問題につながる。このため、ターンオン時の閾値電圧の変動を抑制する必要がある。また、ターンオン時の閾値電圧の変動を抑制するために、ターンオン時の閾値電圧を正確に測定する必要がある。
従来の閾値電圧の測定方法として、ゲートに任意の時間で電圧（ゲート電圧）を印加し、ゲートへの電圧の印加を停止した後に、ソース−ドレイン間に流れる電流のゲート電圧依存性を測定することで閾値電圧を測定し、閾値電圧の変動の度合いを算出する方法が提案されている（例えば、下記非特許文献１参照。）。
従来の閾値電圧の他の測定方法として、ゲートに任意の時間、矩形パルスのようなＡＣ（交流）電圧（ゲート電圧）を印加し、ゲートへのＡＣ電圧の印加を停止した後に、ソース−ドレイン間に流れる電流のゲート電圧依存性を測定することで閾値電圧を測定し、閾値電圧の変動の度合いを算出する方法が提案されている（例えば、下記特許文献１参照。）。
しかしながら、上記方法では、ゲートに電圧を印加し、ゲートへの電圧の印加を停止した後に閾値電圧の測定を行うが、閾値電圧の測定にある程度の時間を要する。このため、ゲートへの電圧の印加を停止してから閾値電圧を測定するまでの間に、ゲートへの電圧の印加の影響が緩和し、閾値電圧の変動を過小評価してしまうという問題点がある。
このため、ゲートに定電圧を印加し続けた状態で閾値電圧の測定を行う方法が提案されている（例えば、下記非特許文献２参照。）。図１０は、非特許文献２の従来の技術による半導体装置の評価装置を模式的に示す回路図である。
図１０に示す実施の形態にかかる半導体装置の評価装置は、ＭＯＳＦＥＴ１１の閾値電圧Ｖthの変動量を測定してＭＯＳＦＥＴ１１の信頼性を評価する評価装置の一例であり、被測定物である例えばｎチャネル型のＭＯＳＦＥＴ１１と、ＭＯＳＦＥＴ１１に電気的なストレスを与える定電圧源１２および定電流源１３と、を備える。ＭＯＳＦＥＴ１１のドレインは定電流源１３に接続され、ソースおよびボディは接地されている。ＭＯＳＦＥＴ１１のゲートは定電圧源１２の正極に接続されている。定電圧源１２の負極は接地されている。
図１１は、従来の技術による定電圧源１２がＭＯＳＦＥＴ１のゲートに印加する電圧を示す特性図である。定電圧源１２は、ＭＯＳＦＥＴ１１の閾値電圧Ｖth以上の起電力を有し、常時、ＭＯＳＦＥＴ１１のゲートにＭＯＳＦＥＴ１１の閾値電圧Ｖth以上の一定のゲート電圧Ｖg（＞Ｖth）を印加し続ける。ＭＯＳＦＥＴ１１の閾値電圧Ｖthの変動量ΔＶthは、ＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdを一定に維持した状態で測定されたＭＯＳＦＥＴ１１のソース−ドレイン間電圧Ｖsdの変動量を変換することで得られる。
特開平８−５７０６号公報
エム・ドゥネ（Ｍ．Ｄｅｎａｉｓ）、外７名、オン−ザ−フライ キャラクタリゼーション オブ ＮＢＴＩ イン ウルトラ−スィン ゲート オキサイド ＰＭＯＳＦＥＴ’ｓ（Ｏｎ−ｔｈｅ−ｆｌｙ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＮＢＴＩ ｉｎ ｕｌｔｒａ−ｔｈｉｎ ｇａｔｅ ｏｘｉｄｅ ＰＭＯＳＦＥＴ’ｓ）、アイ・トリプル・イー インターナショナル エレクトロン デバイシズ ミーティング（ＩＥＤＭ） ２００４（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ（ＩＥＤＭ） ２００４）、２００４年、ｐ．１０９−１１２ Ｍｉｔｓｕｒｕ Ｓｏｍｅｔａｎｉ、他９名、"Ｅｘａｃｔ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ Ｉｎｓｔａｂｉｌｉｔｙ ｉｎ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ ｂｙ Ｎｏｎ−ｒｅｌａｘａｔｉｏｎ ｍｅｔｈｏｄ"， Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、Ｖｏｌｓ８２１−８２３（２０１５）、ｐｐ６８５−６８８
しかしながら、パワーデバイス用途として、ゲートに印加される電圧は必ずしも定電圧ではなく、矩形パルスのようなＡＣ電圧が印加される場合がある。非特許文献２の方法では、ゲートに定電圧を印加し続けることで、閾値電圧測定における閾値電圧変動が緩和される影響を排除することが可能ではある。しかし、非特許文献２の方法では、ゲートに矩形パルスのようなＡＣ電圧が印加される場合、閾値電圧測定における閾値電圧変動が緩和される影響を排除することは難しい。また、非特許文献１の方法では、ゲートへのＡＣ電圧の印加を停止した後に、閾値電圧の測定を行うため、ゲートへの電圧の印加の影響が緩和し、閾値電圧の変動を過小評価してしまう。
この発明は、上述した従来技術による問題点を解消するため、ゲートにＡＣ電圧が印加されても、ターンオン時の閾値電圧の変動を正確に測定することができる半導体装置の評価方法および半導体装置の評価装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の評価方法は、金属−酸化膜−半導体からなる絶縁ゲート構造を有する半導体装置の評価方法であって、前記半導体装置のゲートに、最大電圧が前記半導体装置の閾値電圧以上のＡＣ電圧を印加し続けたまま、前記半導体装置の高電位・低電位間に一定電圧を印加する第 １工程と、前記ＡＣ電圧の印加時間に応じて前記半導体装置の高電位側から低電位側に流 れる電流の変化を測定する第２工程と、前記第２工程の測定値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得する第３工程とを含むことを特徴とする。
また、この発明にかかる半導体装置の評価方法は、上述した発明において、前記ＡＣ電圧の最小電圧は、前記半導体装置の閾値電圧未満であることを特徴とする。
また、この発明にかかる半導体装置の評価方法は、上述した発明において、前記第１工程では、前記最大電圧と前記閾値電圧との差分未満の前記一定電圧を設定することを特徴とする。
また、この発明にかかる半導体装置の評価方法は、上述した発明において、前記第３工程では、前記第２工程の測定値に、前記ＡＣ電圧の印加時間に対する、前記半導体装置の閾値電圧以上の電圧を流した時間の比率の逆数を掛けた値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする。
また、この発明にかかる半導体装置の評価方法は、上述した発明において、前記第３工程前に、前記半導体装置の高電位側から低電位側へ向かう方向に流れる電流、および、前記半導体装置のゲートに印加される電圧に基づいて、前記半導体装置に用いられている半導体のキャリア移動度および前記酸化膜の容量を決定することを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の評価装置は、金属−酸化膜−半導体からなる絶縁ゲート構造を有する半導体装置の評価装置であって、前記半導体装置のゲートに接続され、前記半導体装置のゲートに、最大電圧が前記半導体装置の閾値電圧以上のＡＣ電圧を印加する電圧源と、前記半導体装置の高電 位側に接続され、前記半導体装置の高電位・低電位間に一定電圧を印加する定電圧源と、を備え、前記電圧源によって前記半導体装置のゲートに前記ＡＣ電圧を印加し続けたまま、前記定電圧源によって前記半導体装置に前記一定電圧を印加し、前記ＡＣ電圧の印加時 間に応じて前記半導体装置の高電位側と低電位側との間に流れる電流の変化を測定し、当 該測定値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記ＡＣ電圧の最小電圧は、前記半導体装置の閾値電圧未満であることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記一定電圧を、前記最大電圧と前記閾値電圧との差分未満とすることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記測定値に、前記ＡＣ電圧の印加時間に対する、前記半導体装置の閾値電圧以上の電圧を流した時間の比率の逆数を掛けた値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置のゲートに前記ＡＣ電圧を印加する前に、前記半導体装置の高電位側から低電位側へ向かう方向に流れる電流、および、前記半導体装置に用いられている半導体装置のゲートに印加される電圧に基づいて、前記半導体のキャリア移動度および前記酸化膜の容量を決定することを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてシリコンを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてシリコンカーバイドを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてゲルマニウムを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてシリコンゲルマニウムを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてガリウムヒ素を用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料として窒化ガリウムを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、前記半導体装置は、半導体材料としてダイヤモンドを用いて構成されていることを特徴とする。
また、この発明にかかる半導体装置の評価装置は、上述した発明において、所定情報を記憶する記憶部をさらに備え、前記記憶部に予め記憶されたプログラムを実行させることによって、前記半導体装置のターンオン時の前記閾値電圧の変動の測定を自動で行うことを特徴とする。
本発明にかかる半導体装置の評価方法および半導体装置の評価装置によれば、半導体装置のゲートにストレス電圧を印加し、ＡＣ電圧を印加しながら閾値電圧の変動の度合いを評価することができる。このため、ゲートにＡＣ電圧が印加されても、閾値電圧の緩和が一切起こらない状態で、半導体装置の高電位側と低電位側との間に印加される電圧の変動量を測定することができ、この測定値に基づいてターンオン時の閾値電圧を正確に測定することができる。これにより、閾値電圧の経時変動の度合いを正確に評価することができるため、半導体装置に流れる電流のアンバランスや、電流効率が低下することを抑制することができるという効果を奏する。
実施の形態にかかる半導体装置の評価装置を模式的に示す回路図である。 ＡＣ電圧源２がＭＯＳＦＥＴ１のゲートに印加する電圧の経時変動を示す特性図である。 実施の形態にかかる半導体装置の評価装置の被測定物であるＭＯＳＦＥＴの構造の一例を示す断面図である。 実施の形態にかかる半導体装置の評価方法の概要を示すフローチャートである。 実施の形態にかかる半導体装置の評価方法によって測定されるソース−ドレイン間電流Ｉsd−ゲート電圧Ｖg特性を示す特性図である。 実施の形態にかかる半導体装置の評価方法によって測定されるソース−ドレイン間電流Ｉsdの経時変動を示す特性図である。 実施の形態にかかる半導体装置の評価方法を用いて測定された閾値電圧Ｖthの経時変動を示す特性図である。 実施の形態にかかる半導体装置の評価装置の被測定物である二重拡散型の縦型ＭＯＳＦＥＴの構造の一例を示す断面図である。 実施の形態にかかる半導体装置の評価装置の被測定物であるトレンチ型の縦型ＭＯＳＦＥＴの構造の一例を示す断面図である。 従来の技術による半導体装置の評価装置を模式的に示す回路図である。 従来の技術による定電圧源１２がＭＯＳＦＥＴ１のゲートに印加する電圧を示す特性図である。
以下に添付図面を参照して、この発明にかかる半導体装置の評価方法および半導体装置の評価装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる半導体装置の評価装置について説明する。図１は、実施の形態にかかる半導体装置の評価装置を模式的に示す回路図である。図１に示す実施の形態にかかる半導体装置の評価装置は、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量を測定してＭＯＳＦＥＴ１の信頼性を評価する評価装置の一例であり、被測定物である例えばｎチャネル型のＭＯＳＦＥＴ１と、ＭＯＳＦＥＴ１に電気的なストレスを与えるＡＣ電圧源２および定電圧源３と、を備える。ＭＯＳＦＥＴ１のドレインは定電圧源３に接続され、ソースおよびボディは接地されている。ＭＯＳＦＥＴ１のゲートはＡＣ電圧源２の正極に接続されている。ＡＣ電圧源２の負極は接地されている。
ＡＣ電圧源２は、ＭＯＳＦＥＴ１の閾値電圧Ｖth以上の起電力を有し、常時、ＭＯＳＦＥＴ１のゲートに、以下に示す図２のような、時間とともに周期的に電圧が変化し、最大電圧がＭＯＳＦＥＴ１の閾値電圧Ｖth以上のＡＣ電圧（以下、ストレス電圧とする）Ｖgを印加し続ける。
図２は、ＡＣ電圧源２がＭＯＳＦＥＴ１のゲートに印加する電圧の経時変動を示す特性図である。ＡＣ電圧源２は、一定のＯＮ時間、閾値電圧Ｖth以上のＯＮ電圧（Ｖon）と、一定のＯＦＦ時間、閾値電圧Ｖth以下のＯＦＦ電圧（Ｖoff）とを有する矩形の電圧を周期的にＭＯＳＦＥＴ１のゲートに印加して、ＭＯＳＦＥＴ１を周期的にＯＮ・ＯＦＦする。また、図２は、矩形の電圧を印加する例であるが、矩形には限らない。例えば、ＡＣ電圧源２は、最大値が閾値電圧Ｖth以上であり、最小値が閾値電圧Ｖth以下である正弦波であってもよい。
定電圧源３は、常時、ＭＯＳＦＥＴ１のソース−ドレイン間に定電圧ストレス（ソース−ドレイン間電圧）Ｖsdを印加する。これにより、ＡＣ電圧源２によってＭＯＳＦＥＴ１のゲートにＯＮ電圧が印加されると、ＯＮ電圧が閾値電圧Ｖth以上なので、ＭＯＳＦＥＴ１がＯＮになり、ＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdが流れる状態となる。ＡＣ電圧源２によってＭＯＳＦＥＴ１のゲートにＯＦＦ電圧が印加されると、ＯＦＦ電圧が閾値電圧Ｖth未満なので、ＭＯＳＦＥＴ１がＯＦＦになり、ＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdが流れない状態となる。
また、定電圧源３は、電流測定器として機能し、ＭＯＳＦＥＴ１に一定のソース−ドレイン間電圧Ｖsdを印加したときに、ＭＯＳＦＥＴ１に流れるソース−ドレイン間電流Ｉsdを測定し監視（モニター）し続ける。すなわち、定電圧源３は、ＭＯＳＦＥＴ１のソース−ドレイン間電圧Ｖsdを一定に維持した状態で、ＭＯＳＦＥＴ１に流れるソース−ドレイン間電流Ｉsdの経時変動を測定する。定電圧源３として、例えば、被測定物に電流または電圧を供給すると同時に、被測定物にかかる電圧または被測定物に流れる電流を測定するいわゆるソースメジャメントユニット（ＳＭＵ：Ｓｏｕｒｃｅ Ｍｅａｓｕｒｅｍｅｎｔ Ｕｎｉｔ）を用いてもよい。
ここで、ＡＣ電圧源２のＯＮ時間とＯＦＦ時間をμ秒単位にすると、半導体装置評価装置に付属しているソースメジャメントユニット（以下、ＳＭＵとする）では、ＯＮ電圧とＯＦＦ電圧の変化によるソース−ドレイン間電流Ｉsdの変化には追従できない。例えば、ＳＭＵで計測されるソース−ドレイン間電流Ｉsdは、ＳＭＵが追従可能な１ｍ秒間の平均電流となる。例えば、ＯＮ時間とＯＦＦ時間の比率がそれぞれ５０％であった場合、ソース−ドレイン間電流Ｉsdは、定電圧印加の時と比較して、５０％の量となる。このため、電圧印加時間に対するＯＮ時間の比率の逆数（１／（ＯＮ時間／（ＯＮ時間＋ＯＦＦ時間）））を、ソース−ドレイン間電流Ｉsdに掛けることにより、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdを求めることができる。
例えば、ＯＮ時間とＯＦＦ時間の比率がそれぞれ５０％であった場合、ＯＮ時間の比率の逆数（１／（０．５／（０．５＋０．５）））＝２を、ソース−ドレイン間電流Ｉsdに掛けることにより、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdを求めることができる。
また、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量ΔＶthは、定電圧源３によって測定され、ＯＮ電圧のみを与え続けた場合に変換されたＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉon sdの変動量を変換することで得られる。具体的には、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量ΔＶthは、次のように算出される。ＭＯＳＦＥＴ１のソース−ドレイン間電圧ＶsdがＡＣ電圧源２によって供給されるストレス電圧ＶgのＯＮ電圧からＭＯＳＦＥＴ１の閾値電圧Ｖthを差し引いた値よりも十分に小さい境界条件（Ｖsd＜＜ＶgのＯＮ電圧−Ｖth）においては、ＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdは、下記（１）式であらわされる。
Figure 0006656692
また、上記（１）式を、ＭＯＳＦＥＴ１の閾値電圧Ｖthを解とする式に変換する。この式に基づいて、ＭＯＳＦＥＴ１にソース−ドレイン間電圧Ｖsdを印加した時点（ｔ＝０）から所定時間ｔまでのＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdの変動量を、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量ΔＶthに変換する下記（２）式が得られる。Ｌはチャネル長（ソース−ドレイン間の最短距離）であり、Ｚはチャネル幅（チャネル長に直交する方向のチャネル部の幅）であり、μnはキャリア移動度であり、Ｃoxはゲート絶縁膜（酸化膜）容量である。
Figure 0006656692
上記（２）式のＺ／Ｌ×μn×Ｃoxは、ソース−ドレイン間電流Ｉsdの変動量を閾値電圧Ｖthの変動量ΔＶthへ変換をする際に必要な係数（以下、変換係数とする）である。ＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdは、ＭＯＳＦＥＴ１のゲートに印加されるストレス電圧Ｖgとほぼ比例関係（以下、Ｉsd−Ｖg特性とする）にあり、上記（２）式の変換係数（＝Ｚ／Ｌ×μn×Ｃox）はＩsd−Ｖg特性の傾きと一致する。
このため、ＭＯＳＦＥＴ１に定電圧ストレス（定電圧源３によるソース−ドレイン間電圧Ｖsd）を印加する前にＩsd−Ｖg特性を測定しておき、上記（２）式中のＩsdに、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdを代入することで、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量ΔＶthを見積もることができる。
以上のように、定電圧源３が測定したソース−ドレイン間電流Ｉsdの変動量を、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdに変換し、変換したソース−ドレイン間電流Ｉon sdを上記（２）式のＩsdに代入することにより、ＭＯＳＦＥＴ１の閾値電圧Ｖthの変動量ΔＶthを見積もることができる。
次に、実施の形態にかかる半導体装置の評価装置によって閾値電圧Ｖthの変動の度合いを評価するＭＯＳＦＥＴ１の構造の一例について説明する。図３は、実施の形態にかかる半導体装置の評価装置の被測定物であるＭＯＳＦＥＴの構造の一例を示す断面図である。図３には、図１のＭＯＳＦＥＴ１の構造の一例として、横型ＭＯＳＦＥＴを示す。
図１に示すＭＯＳＦＥＴ１において、ｎ型半導体基板１１上には、ｐ型ボディ領域となるｐ型エピタキシャル層１２が設けられている。ｐ型エピタキシャル層１２の、ｎ型半導体基板１１側に対して反対側の表面層には、ｎ+型ソース領域１３、ｎ+型ドレイン領域１４およびｐ+型ボディコンタクト領域１５がそれぞれ選択的に設けられている。
ｐ型エピタキシャル層１２の、ｎ+型ソース領域１３とｎ+型ドレイン領域１４とに挟まれた部分の表面には、ゲート絶縁膜１６を介してゲート電極１７が設けられている。ソース電極１８はｎ+型ソース領域１３に接する。ドレイン電極１９はｎ+型ドレイン領域１４に接する。ボディ電極２０はｐ+型ボディコンタクト領域１５に接する。ソース電極１８およびボディ電極２０は接地されている。
特に限定しないが、例えば、ＭＯＳＦＥＴ１の各部の寸法および不純物濃度は次の値をとる。ｎ型半導体基板１１の比抵抗および厚さは、それぞれ０．０２Ωｃｍおよび３５０μｍである。ｐ型エピタキシャル層１２の不純物濃度および厚さは、それぞれ５×１０15／ｃｍ3および５μｍである。ｎ+型ソース領域１３の不純物濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ｎ+型ドレイン領域１４の不純物濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ｐ+型ボディコンタクト領域１５の不純物濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ゲート絶縁膜１６は、酸化膜（ＳｉＯ2）からなり、その厚さは５０ｎｍである。
次に、実施の形態にかかる半導体装置の評価方法について、例示した上記諸条件で作製されたＭＯＳＦＥＴ１の閾値電圧Ｖthの変動の度合いを評価する場合を例に説明する。図４は、実施の形態にかかる半導体装置の評価方法の概要を示すフローチャートである。
まず、ＭＯＳＦＥＴ１のソースおよびボディを接地し、ソース−ドレイン間電圧Ｖsdを０．１Ｖの一定電圧とした状態で、ＭＯＳＦＥＴ１のゲート電圧を０Ｖから１５Ｖの範囲でスイープ（変更）してＭＯＳＦＥＴ１のソース−ドレイン間電流Ｉsdを測定し、ＭＯＳＦＥＴ１のＩsd−Ｖg特性を取得する（ステップＳ１）。
ステップＳ１において、ＭＯＳＦＥＴ１に印加するゲート電圧Ｖgの最大値を、ＭＯＳＦＥＴ１の閾値電圧Ｖth（＝４Ｖ）以上、ＡＣ電圧源２のＯＮ電圧（＝１５Ｖ）以下に設定したときのＩsd−Ｖg特性を図５に示す。図５は、実施の形態にかかる半導体装置の評価方法によって測定されるソース−ドレイン間電流Ｉsd−ゲート電圧Ｖg特性を示す特性図である。
次に、ステップＳ１において取得したＭＯＳＦＥＴ１のＩsd−Ｖg特性に基づいて、ＭＯＳＦＥＴ１のキャリア移動度μnおよびゲート絶縁膜容量Ｃoxを決定する（ステップＳ２）。具体的には、Ｉsd−Ｖg特性が比例関係（直線）となるゲート電圧Ｖg以上のＩsd−Ｖg特性から、被測定物であるＭＯＳＦＥＴ１のＩsd−Ｖg特性の傾き（＝Ｚ／Ｌ×μn×Ｃox）を決定する。
図５に示すＩsd−Ｖg特性では、ゲート電圧Ｖg＝８Ｖ以上でＩsd−Ｖg特性がほぼ比例関係となるため、Ｉsd−Ｖg特性の、ゲート電圧Ｖg＝８Ｖ以上の部分から、ＭＯＳＦＥＴ１のキャリア移動度μnおよびゲート絶縁膜容量Ｃox、すなわち上記（２）式の変換係数（＝Ｚ／Ｌ×μn×Ｃox＝５．６×１０-8Ａ／Ｖ）を決定する。
次に、ＭＯＳＦＥＴ１のソースおよびボディを接地し、ＡＣ電圧源２によってＭＯＳＦＥＴ１のゲートにＯＮ電圧１５Ｖ、ＯＮ時間１０μｓ、ＯＦＦ電圧０Ｖ、ＯＦＦ時間１０μｓの矩形のストレス電圧Ｖgを印加した状態で、定電圧源３によって、ＭＯＳＦＥＴ１のソース−ドレイン間に例えば０．１Ｖの一定電圧（ソース−ドレイン間電圧Ｖsd）を印加する。そして、ＭＯＳＦＥＴ１のソース−ドレイン間に流れるソース−ドレイン間電流Ｉsdの変動量を測定する（ステップＳ３）。
ステップＳ３において測定された、ストレス電圧Ｖgの印加時間（バイアス時間）に対するソース−ドレイン間電流Ｉsdの経時変動を図６に示す。図６は、実施の形態にかかる半導体装置の評価方法によって測定されるソース−ドレイン間電流Ｉsdの経時変動を示す特性図である。図６に示すように、ソース−ドレイン間電流Ｉsdは、ストレス電圧Ｖgの印加時間が増えるに従い変動することがわかる。
次に、ステップＳ３において測定したソース−ドレイン間電流Ｉsdの変動量に、電圧印加時間に対するＯＮ時間の比率の逆数（１／（ＯＮ時間／（ＯＮ時間＋ＯＦＦ時間）））を掛けることにより、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdの変動量を推定することができる（ステップＳ４）。
今回の条件では、１／（１０μｓ／（１０μｓ＋１０μｓ））＝２をステップＳ３において測定したソース−ドレイン間電流Ｉsdの変動量に掛けることにより、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流Ｉon sdの変動量を推定することができる。
次に、ステップＳ２において決定した変換係数（＝Ｚ／Ｌ×μn×Ｃox＝５．６×１０-8Ａ／Ｖ）および上記（２）式に基づいて、ステップＳ４において推定したソース−ドレイン間電流Ｉon sdの変動量を、閾値電圧Ｖthの変動量ΔＶthに変換することにより（ステップＳ５）、ＭＯＳＦＥＴ１の信頼性の評価が完了する。
その後、ステップＳ５において取得した閾値電圧Ｖthの変動量ΔＶthに基づいて、ＭＯＳＦＥＴ１やＭＯＳＦＥＴ１周辺の回路部に、ＭＯＳＦＥＴ１のターンオン時の閾値電圧の変動を抑制するための対策を行えばよい。この対策の一例としては、酸化膜形成後のＰｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌ（ＰＯＡ）処理時のＨ2濃度を増やしたり、アニール時間を延ばして変動を抑制する。
ここで、一例として、ソース−ドレイン間電流Ｉsdが３．３８６８×１０-7Ａから３．３６７９×１０-7Ａに変動したときの、閾値電圧Ｖthの変動量ΔＶthは０．０６７４Ｖである。上述した実施の形態にかかる半導体装置の評価方法は、例えば図１に示す実施の形態にかかる半導体装置の評価装置を用いて行われる。
次に、実施の形態にかかる半導体装置の評価方法を用いて測定されたＭＯＳＦＥＴ１の閾値電圧Ｖthの経時変動について説明する。図７は、実施の形態にかかる半導体装置の評価方法を用いて測定された閾値電圧Ｖthの経時変動を示す特性図である。図７には、実施の形態にかかる半導体装置の評価方法を用いて測定されたＭＯＳＦＥＴ１の閾値電圧Ｖthの経時変動を示す（以下、本発明の評価方法とする）。また、図７には、比較として、例えば上記非特許文献１を用いて測定されたＭＯＳＦＥＴ１の閾値電圧Ｖthの経時変動を示す（以下、従来の評価方法とする）。
図７に示す結果より、本発明の評価方法による閾値電圧Ｖthの測定値は、従来の評価方法による閾値電圧Ｖthの測定値よりも大きいことが確認された。この理由は、次の通りである。従来の評価方法では、ＭＯＳＦＥＴ１へのゲート電圧の印加を停止した後に、ＭＯＳＦＥＴ１の閾値電圧Ｖthを測定するため、ＭＯＳＦＥＴ１にゲート電圧を印加してから閾値電圧Ｖthを測定するまでの間に閾値電圧Ｖthの変動が緩和し、閾値電圧Ｖthの値が過小評価された状態になる。
一方、本発明の評価方法においては、ＭＯＳＦＥＴ１のゲートに常にストレス電圧Ｖgを印加し続けているため、閾値電圧Ｖthを緩和させることなく、閾値電圧Ｖthの変動を正確に測定することができるからである。
なお、以上の実施の形態では、図３に示す横型ＭＯＳＦＥＴについて記載してきたが、本発明にかかる半導体装置の評価方法は、図８に示す二重拡散型の縦型ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ：Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）や図９に示すトレンチ型の縦型ＭＯＳＦＥＴについても適用可能である。
図８は、実施の形態にかかる半導体装置の評価装置の被測定物である二重拡散型の横型ＭＯＳＦＥＴの構造の一例を示す断面図である。図８に示す二重拡散型の横型ＭＯＳＦＥＴにおいて、ｎ+型ドレイン領域となるｎ+型半導体基板８１のおもて面上には、ｎ-型ドリフト領域となるｎ-型エピタキシャル層８２が設けられている。ｎ-型エピタキシャル層８２の、ｎ+型半導体基板８１側に対して反対側の表面層には、ｐ+型ベース領域となる２つのｐ+型領域８３が互いに離れて選択的に設けられている。
２つのｐ+型領域８３のｎ+型半導体基板８１側に対して反対側の表面層には、それぞれｎ+型ソース領域となるｎ+型領域８４が選択的に設けられている。ｎ-型エピタキシャル層８２の、２つのｐ+型領域８３に挟まれた部分の表面には、ゲート絶縁膜８５を介してゲート電極８６が設けられている。ソース電極８７はｐ+型領域８３およびｎ+型領域８４に接する。ドレイン電極８８はｎ+型半導体基板８１の裏面に設けられている。
特に限定しないが、例えば、二重拡散型の縦型ＭＯＳＦＥＴの各部の寸法および不純物濃度は次の値をとる。ｎ+型半導体基板８１の比抵抗および厚さは、それぞれ０．０２Ωｃｍおよび３５０μｍである。ｎ-型エピタキシャル層８２の不純物濃度および厚さは、それぞれ５×１０16／ｃｍ3および１０μｍである。ｐ+型領域８３の不純物濃度および厚さは、それぞれ２×１０17／ｃｍ3および０．５μｍである。ｎ+型領域８４の不純物濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ゲート絶縁膜８５は、酸化膜（ＳｉＯ2）からなり、その厚さは５０ｎｍである。
図９は、実施の形態にかかる半導体装置の評価装置の被測定物であるトレンチ型の縦型ＭＯＳＦＥＴの構造の一例を示す断面図である。図９に示すトレンチ型の縦型ＭＯＳＦＥＴにおいて、ｎ+型ドレイン領域となるｎ+型半導体基板９１のおもて面上には、ｎ-型ドリフト領域となるｎ-型エピタキシャル層９２が設けられている。ｎ-型エピタキシャル層９２の、ｎ+型半導体基板９１側に対して反対側の表面層には、ｐ+型ベース領域となるｐ+型領域９３が選択的に設けられている。ｐ+型領域９３のｎ+型半導体基板９１側に対して反対側の表面層には、ｎ+型ソース領域となるｎ+型領域９４が選択的に設けられている。ｎ+型半導体基板９１のｎ-型エピタキシャル層９２が設けられた側には、トレンチ構造が形成されている。
トレンチ９５は、ｎ-型エピタキシャル層９２のｎ+型半導体基板９１側に対して反対側の表面からｎ+型領域９４およびｐ+型領域９３を貫通してｎ-型エピタキシャル層９２に達する。トレンチ９５の内壁に沿って、トレンチ９５の底部および側壁にゲート絶縁膜９６が形成されており、トレンチ９５内のゲート絶縁膜９６の内側にゲート電極９７が形成されている。ソース電極９８はｐ+型領域９３およびｎ+型領域９４に接する。ドレイン電極９９はｎ+型半導体基板９１の裏面に設けられている。
特に限定しないが、例えば、トレンチ型の縦型ＭＯＳＦＥＴの各部の寸法および不純物濃度は次の値をとる。ｎ+型半導体基板９１の比抵抗および厚さは、それぞれ０．０２Ωｃｍおよび３５０μｍである。ｎ-型エピタキシャル層９２の不純物濃度および厚さは、それぞれ５×１０16／ｃｍ3および１０μｍである。ｐ+型領域９３の不純物濃度および厚さは、それぞれ２×１０17／ｃｍ3および０．５μｍである。ｎ+型領域９４の不純物濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ゲート絶縁膜９６は、酸化膜（ＳｉＯ2）からなり、その厚さは５０ｎｍである。
なお、本発明にかかる半導体装置の評価方法は、予め用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することにより各ステップの処理を自動で行ってもよい。このプログラムは、ソリッドステートドライブ（ＳＳＤ：Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
以上、説明したように、実施の形態によれば、ＭＯＳＦＥＴのゲートにＡＣ電圧を印加し続けたまま、ＭＯＳＦＥＴのドレインに定電圧ストレスを印加して測定したソース−ドレイン間電流の変動量に、電圧印加時間に対するＯＮ時間の比率の逆数を掛けることにより、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流の変動量を推定することができる。この推定したソース−ドレイン間電流の変動量に基づいて閾値電圧の変動量を算出することで、ＯＮ電圧のみを与え続けた場合のソース−ドレイン間電流を算出することができる。
このため、ゲートにＡＣ電圧が印加されても、閾値電圧の緩和が一切起こらない状態で、ＭＯＳＦＥＴのソース−ドレイン間電圧の変動量を測定することができ、この測定値に基づいて閾値電圧の経時変動の度合いを過小評価せずに正確に評価することができる。これにより、半導体装置に流れる電流のアンバランス（電流バランスがとれない）や、電流効率が低下することを抑制することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、被測定物にＡＣ電流を供給する機能と、被測定物にかかる電流を測定する機能とを有する定電圧源を用いた場合を例に説明しているが、これに限らず、定電圧源では被測定物への一定電圧の印加のみを行い、被測定物にかかる電流を測定する電流測定器を新たに設けてもよい。
また、上述した実施の形態では、ソース−ドレイン間電流の変動量に基づいて閾値電圧の変動量を算出しているが、これに限らず、例えばソースメジャメントユニットを用いて、ＭＯＳＦＥＴのソース−ドレイン間電流を一定に維持した状態でソース−ドレイン間電圧を測定し、ソース−ドレイン間電圧の変動量に基づいて閾値電圧の変動量を算出してもよい。
また、本発明では、半導体材料としてシリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、またはダイヤモンド（Ｃ）を用いた半導体装置に適用可能である。また、上述した実施の形態では、被測定物としてＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、ＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を備えたさまざまな構造の半導体装置を被測定物とすることが可能である。また、本発明は、被測定物である半導体装置の各領域の導電型を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置の評価方法および半導体装置の評価装置は、半導体装置の特性評価に有用であり、特にゲート電圧を印加することによるターンオン時の閾値電圧の変動の度合いを評価するのに適している。
１ ＭＯＳＦＥＴ
２ ＡＣ電圧源
３ 定電圧源
１１ ｎ型半導体基板
１２ ｐ型エピタキシャル層
１３ ｎ+型ソース領域
１４ ｎ+型ドレイン領域
１５ ｐ+型ボディコンタクト領域
１６、８５、９６ ゲート絶縁膜
１７、８６、９７ ゲート電極
１８、８７、９８ ソース電極
１９、８８、９９ ドレイン電極
２０ ボディ電極
８１、９１ ｎ+型半導体基板
８２、９２ ｎ-型エピタキシャル層
８３、９３ ｐ+型領域
８４、９４ ｎ+型領域
９５ トレンチ
Ｃox ゲート絶縁膜容量
Ｉsd ソース−ドレイン間電流
Ｖg ストレス電圧
Ｖsd ソース−ドレイン間電圧
Ｖth 閾値電圧

Claims (18)

  1. 金属−酸化膜−半導体からなる絶縁ゲート構造を有する半導体装置の評価方法であって、
    前記半導体装置のゲートに、最大電圧が前記半導体装置の閾値電圧以上のＡＣ電圧を印加し続けたまま、前記半導体装置の高電位・低電位間に一定電圧を印加する第１工程と、
    前記ＡＣ電圧の印加時間に応じて前記半導体装置の高電位側から低電位側に流れる電流の変化を測定する第２工程と、
    前記第２工程の測定値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得する第３工程と、
    を含むことを特徴とする半導体装置の評価方法。
  2. 前記ＡＣ電圧の最小電圧は、前記半導体装置の閾値電圧未満であることを特徴とする請求項１に記載の半導体装置の評価方法。
  3. 前記第１工程では、前記最大電圧と前記閾値電圧との差分未満の前記一定電圧を設定することを特徴とする請求項１または２に記載の半導体装置の評価方法。
  4. 前記第３工程では、前記第２工程の測定値に、前記ＡＣ電圧の印加時間に対する、前記半導体装置の閾値電圧以上の電圧を流した時間の比率の逆数を掛けた値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の評価方法。
  5. 前記第３工程前に、前記半導体装置の高電位側から低電位側へ向かう方向に流れる電流、および、前記半導体装置のゲートに印加される電圧に基づいて、前記半導体装置に用いられている半導体のキャリア移動度および前記酸化膜の容量を決定することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の評価方法。
  6. 金属−酸化膜−半導体からなる絶縁ゲート構造を有する半導体装置の評価装置であって、
    前記半導体装置のゲートに接続され、前記半導体装置のゲートに、最大電圧が前記半導体装置の閾値電圧以上のＡＣ電圧を印加する電圧源と、
    前記半導体装置の高電位側に接続され、前記半導体装置の高電位・低電位間に一定電圧を印加する定電圧源と、
    を備え、
    前記電圧源によって前記半導体装置のゲートに前記ＡＣ電圧を印加し続けたまま、前記定電圧源によって前記半導体装置に前記一定電圧を印加し、
    前記ＡＣ電圧の印加時間に応じて前記半導体装置の高電位側と低電位側との間に流れる電流の変化を測定し、当該測定値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする半導体装置の評価装置。
  7. 前記ＡＣ電圧の最小電圧は、前記半導体装置の閾値電圧未満であることを特徴とする請求項６に記載の半導体装置の評価装置。
  8. 前記一定電圧を、前記最大電圧と前記閾値電圧との差分未満とすることを特徴とする請求項６または７に記載の半導体装置の評価装置。
  9. 前記測定値に、前記ＡＣ電圧の印加時間に対する、前記半導体装置の閾値電圧以上の電圧を流した時間の比率の逆数を掛けた値に基づいて、前記半導体装置のターンオン時の前記閾値電圧の変動を取得することを特徴とする請求項６〜８のいずれか一つに記載の半導体装置の評価装置。
  10. 前記半導体装置のゲートに前記ＡＣ電圧を印加する前に、前記半導体装置の高電位側から低電位側へ向かう方向に流れる電流、および、前記半導体装置のゲートに印加される電圧に基づいて、前記半導体装置に用いられている半導体のキャリア移動度および前記酸化膜の容量を決定することを特徴とする請求項６〜９のいずれか一つに記載の半導体装置の評価装置。
  11. 前記半導体装置は、半導体材料としてシリコンを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  12. 前記半導体装置は、半導体材料としてシリコンカーバイドを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  13. 前記半導体装置は、半導体材料としてゲルマニウムを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  14. 前記半導体装置は、半導体材料としてシリコンゲルマニウムを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  15. 前記半導体装置は、半導体材料としてガリウムヒ素を用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  16. 前記半導体装置は、半導体材料として窒化ガリウムを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  17. 前記半導体装置は、半導体材料としてダイヤモンドを用いて構成されていることを特徴とする請求項６〜１０のいずれか一つに記載の半導体装置の評価装置。
  18. 所定情報を記憶する記憶部をさらに備え、
    前記記憶部に予め記憶されたプログラムを実行させることによって、前記半導体装置のターンオン時の前記閾値電圧の変動の測定を自動で行うことを特徴とする請求項６〜１７のいずれか一つに記載の半導体装置の評価装置。
JP2015204678A 2015-10-16 2015-10-16 半導体装置の評価方法および半導体装置の評価装置 Active JP6656692B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015204678A JP6656692B2 (ja) 2015-10-16 2015-10-16 半導体装置の評価方法および半導体装置の評価装置
US15/247,165 US10094867B2 (en) 2015-10-16 2016-08-25 Method of evaluating semiconductor device and apparatus for evaluating semiconductor device
DE102016216005.2A DE102016216005B4 (de) 2015-10-16 2016-08-25 Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
CN201610796634.1A CN106601641B (zh) 2015-10-16 2016-08-31 半导体装置的评价方法及半导体装置的评价装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015204678A JP6656692B2 (ja) 2015-10-16 2015-10-16 半導体装置の評価方法および半導体装置の評価装置

Publications (2)

Publication Number Publication Date
JP2017076746A JP2017076746A (ja) 2017-04-20
JP6656692B2 true JP6656692B2 (ja) 2020-03-04

Family

ID=58456694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015204678A Active JP6656692B2 (ja) 2015-10-16 2015-10-16 半導体装置の評価方法および半導体装置の評価装置

Country Status (4)

Country Link
US (1) US10094867B2 (ja)
JP (1) JP6656692B2 (ja)
CN (1) CN106601641B (ja)
DE (1) DE102016216005B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6783992B2 (ja) * 2017-09-29 2020-11-11 豊田合成株式会社 半導体装置
JP7192338B2 (ja) * 2018-09-14 2022-12-20 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7215240B2 (ja) * 2019-03-07 2023-01-31 富士電機株式会社 半導体装置の試験方法
WO2021019082A1 (en) * 2019-08-01 2021-02-04 Abb Power Grids Switzerland Ag Silicon carbide transistor device
CN112666440A (zh) * 2020-12-15 2021-04-16 中国科学院上海微系统与信息技术研究所 阈值电压的测量方法以及晶圆测试机台
CN116034280A (zh) * 2022-11-08 2023-04-28 英诺赛科(苏州)半导体有限公司 用于动态地评估半导体装置的退化的系统、方法和非暂时性计算机可读媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060835B2 (ja) 1994-06-17 2000-07-10 住友金属工業株式会社 劣化評価用半導体装置
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5528366B2 (ja) * 2011-01-24 2014-06-25 ルネサスエレクトロニクス株式会社 半導体素子評価装置および半導体素子評価方法
US9678140B2 (en) * 2013-09-10 2017-06-13 Texas Instruments Incorporated Ultra fast transistor threshold voltage extraction
JP2015109422A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP6292667B2 (ja) 2014-03-17 2018-03-14 富士電機株式会社 半導体装置の評価方法および半導体装置の評価装置

Also Published As

Publication number Publication date
CN106601641A (zh) 2017-04-26
DE102016216005A1 (de) 2017-04-20
JP2017076746A (ja) 2017-04-20
US20170108545A1 (en) 2017-04-20
US10094867B2 (en) 2018-10-09
DE102016216005B4 (de) 2023-01-12
CN106601641B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
JP6656692B2 (ja) 半導体装置の評価方法および半導体装置の評価装置
KR100940415B1 (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
Tilak et al. Trap and inversion layer mobility characterization using Hall effect in silicon carbide-based MOSFETs with gate oxides grown by sodium enhanced oxidation
Akarvardar et al. Low-frequency noise in SOI four-gate transistors
JP5881037B2 (ja) 絶縁物／半導体界面の評価方法及び評価装置
JP6292667B2 (ja) 半導体装置の評価方法および半導体装置の評価装置
Zhang et al. Charge pumping measurements of radiation-induced interface-trap density in floating-body SOI FinFETs
JP2010205882A (ja) 半導体装置の信頼性試験方法及び信頼性試験装置
Wang et al. Lateral profiling of HCI induced damage in ultra-scaled FinFET devices with I d-V d characteristics
Wang et al. Separation of interface states and electron trapping for hot carrier degradation in ultra-scaled replacement metal gate n-FinFET
JP2008177333A (ja) Ｓｏｉトランジスタの評価方法および評価装置
Dang et al. Characterization and analytical modeling of 4H-SiC VDMOSFET in the forward operation
Bergamaschi et al. Experimental analysis of self-heating effects using the pulsed iv method in junctionless nanowire transistors
Kobayashi et al. Simulation Based Prediction of SiC Trench MOSFET Characteristics
Dang et al. Temperature dependency of Silicon Carbide MOSFET on-resistance characterization and modeling
JP2006234403A (ja) 半導体素子の特性評価方法。
JP6172102B2 (ja) Ｓｏｉ基板の評価方法
Schmitz et al. Interface trap density estimation in FinFETs from the subthreshold current
JP5157336B2 (ja) パワー半導体素子の評価方法および評価装置
Thakur et al. Analysis of interface trap charges and densities using capacitance-voltage (CV) and conductance voltage (GV) methods in steep retrograded Al2O3, ZrO2 and HfO2 based gate all around FinFETs
CN107907743A (zh) 一种器件导通电阻的测试方法
Hao et al. Self heating effect on hot carrier degradation characteristic in high voltage n-channel LDMOS
Mo Electrical and temperature stress effects on power Mosfets
Ravariu et al. EXPERIMENTAL AND THEORETICAL PROOFS FOR THE JUNCTION FIELD EFFECT TRANSISTOR WORK REGIME OF THE PSEUDO-MOS TRANSISTOR
Mori et al. New method for self-heating estimation using only DC measurements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200128

R150 Certificate of patent or registration of utility model

Ref document number: 6656692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250