CN112666440A - 阈值电压的测量方法以及晶圆测试机台 - Google Patents
阈值电压的测量方法以及晶圆测试机台 Download PDFInfo
- Publication number
- CN112666440A CN112666440A CN202011473363.9A CN202011473363A CN112666440A CN 112666440 A CN112666440 A CN 112666440A CN 202011473363 A CN202011473363 A CN 202011473363A CN 112666440 A CN112666440 A CN 112666440A
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- vdelta1
- icon
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000002596 correlated effect Effects 0.000 claims abstract description 6
- 238000000691 measurement method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 238000013459 approach Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000005034 decoration Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1‑Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0‑Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1‑Icon呈一致性正相关。本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
Description
技术领域
本发明涉及微电子学领域，尤其涉及一种阈值电压的测量方法以及晶圆测试机台。
背景技术
为了成功设计IC电路，必须对电路中的器件进行精确的表征与建模。如今使用CMOS制造的集成电路具有高速、集成度高、可靠性好等优点。但随着工艺的不断更新，越来越多的二阶效应与新工艺带来的变动为器件的测试带来了巨大的挑战。为了解决诸多关键参数与器件的测量测试时间与测试精度的矛盾，一般使用WAT(Wafer Acceptance Test)进行大批量的同类型测试。在对于MOS器件的测试中，阈值电压是其中重要的器件参数。
阈值电压(Vth，threshold voltage)指MOS器件沟道夹断点(强反型层形成)的栅极与源极的电压差，即Vgs；其意义为MOS器件由线性区转变为饱和区的切边点，对于电路设计具有十分重大的意义。一般的对于NMOS Vth>0，PMOS的Vth<0。为了方便表述，本文以NMOS为例，即Vth>0。
现有技术中一种阈值电压测量方法是在源端(Source端)使用0电位，因此Vgs＝Vg；为获得阈值电压，测试通常使用一种恒定电流法的阈值电压定义方法，即Vth＝Vg@(Id/(W/L)＝Iconst)。上式中Vth为MOS的阈值电压，Vg为栅极电压，Id为漏极电流，W为MOS器件的宽，L为MOS器件的长，(W/L)有固定名称“宽长比”的定义，Iconst为指定的恒定电流(一般为厂商通过大量的实践与测试总结得出的特定值)；全式意义为当Vg的电压施加后产生归一化漏极电流等于预定的恒定电流Iconst时，此时的Vg即为Vth。
由于电流需要Vg施加后才能产生，因此寻找阈值电压需要经历一段扫描的过程，当前主要是依靠二分查找法。执行过程通过预先设定误差值进行二分算法收敛得出结果，该算法收敛效率恒定，针对精度高的收敛点会花费很多时间进行细分，导致降低了测试效率。
当前主要使用二分查找法进行阈值电压搜索和提取，其效率较为低下，造成阈值电压测量时间过长。
发明内容
本发明所要解决的技术问题是，提供一种阈值电压的测量方法以及晶圆测试机台，通过测试流程与算法优化，极大的提高了测试效率，能够有效降低相关测试时间。
为了解决上述问题，本发明提供了一种阈值电压的测量方法，包括如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1-Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0-Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1-Icon呈一致性正相关。
可选的，所述Vdelta2由下式决定：Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。
可选的，在所述晶体管的栅极叠加电压偏移Vdelta1的步骤，Vdelta1的符号可以选择为正或者负，以实现不同方向的偏压。
可选的，所述阈值电压的测量方法被应用在具有多个晶体管的测试环境中，在初始步骤中，晶体管的极施加电压Vth0，取值为前一次对临近晶体管测试所测得的阈值电压。
本发明还提供了一种晶圆测试机台，包括中央处理单元、电信号施加单元和电信号读取单元，上述单元被配置为实施如下步骤：在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；测定源漏之间初始电流Id0；在所述晶体管的栅极均叠加电压偏移Vdelta1；再次测定源漏之间的电流Id1；评估|Id1-Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0-Vdelta1为该晶体管的阈值电压，若大于，则再次在第二晶体管的栅极均叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1-Icon呈一致性正相关。
可选的，所述Vdelta2由下式决定：Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。
可选的，在所述晶体管的栅极叠加电压偏移Vdelta1的步骤，Vdelta1的符号可以选择为正或者负，以实现不同方向的偏压。
可选的，所述阈值电压的测量方法被应用在具有多个晶体管的测试环境中，在初始步骤中，晶体管的极施加电压Vth0，取值为前一次对临近晶体管测试所测得的阈值电压。
本发明考虑到测试获得的电流与归一化电流的数值关系，测试电流与归一化电流的差越大，则后续叠加的电压偏移就越大，两者呈一致性正相关，以使测试能够更迅速的逼近真实的阈值电压，提高了测试效率，有效降低相关测试时间。
附图说明
附图1所示是本发明一具体实施方式的实施步骤示意图。
附图2所示是上述具体实施方式中采用的一公式的原理图。
附图3是作为对比给出的现有技术中阈值电压的搜索原理图。
具体实施方式
下面结合附图对本发明提供的阈值电压的测量方法以及晶圆测试机台的具体实施方式做详细说明。
步骤S10，在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd。此步骤中，一般会取贴近阈值电压点的初值或其他任意值。例如在一个具体实施方式中，可以取晶体管工作电压Vdd的一半，即Vdd/2作为初始测试用的阈值电压。如果是被应用在具有多个晶体管的测试环境中，考虑到临近晶体管的参数一般趋于一致，因此还会采用前一次对临近晶体管测试所测得的阈值电压作为本次测试的初始值。而源漏之间的预设电压Vsd可以是0.05V～0.1V，也可以是晶体管工作电压Vdd，也可以是依据不同测试要求对应设定不同的电压值。
步骤S11，测定源漏之间初始电流Id0。这一电流作为本次测试的初始值，需要被记录。
步骤S12，在所述晶体管的栅极叠加电压偏移Vdelta1。该偏移即可以为正，也可以为负。偏移的方向由电压偏移Vdata1的符号决定。该偏移量优选为测试机台所允许的最小步长，以提高测试精度。在栅极叠加电压偏移的情况下，源漏之间的电压应当优选为保持不变。
步骤S13，再次测定源漏之间的电流Id1。这一电流作为本次测试的第二个电流值，需要被记录。
步骤S14，评估|Id1-Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流。Icon＝Iconst*(W/L)，W为MOS器件的宽，L为MOS器件的长，(W/L)有固定名称“宽长比”的定义，Iconst为指定的恒定电流(一般为厂商通过大量的实践与测试总结得出的特定值)。预设误差值一般是晶圆测试中可接受的误差值，由提出测试要求一方根据需求给出。
若结果是小于预设误差值，则认为随着电压的变化，电流是不变的，因此可以记录Vth0-Vdelta1为该晶体管的阈值电压。即测试完成并转入下一个临近晶体管的测试。在一个具体实施方式中，如果是被应用在具有多个晶体管的测试环境中，考虑到临近晶体管的参数一般趋于一致，因此还会采用本次所测得的阈值电压作为下一个临近晶体管测试的初始电压。
反之，若结果是大于预设误差值，则需要返回步骤S12再次实施测试。并且在返回测试之后，需要改变电压偏移量，即在晶体管的漏极叠加电压偏移Vdelta2。如果仍然按照与之前的Vdetla1的数值相等来设定Vdelta2，会导致步长过小，可能需要多次测试才能够逼近真实的阈值电压值。因此本具体实施方式所采用的方法是考虑到Id1-Icon的数值，测试电流与归一化电流的差越大，则需要叠加的电压偏移就越大，即所述Vdelta2的数值与Id1-Icon的数值呈一致性正相关。作为优选的实施方式，可以将两者的关系定量为：
Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。
附图2所示是上述公式的原理图。附图3是作为对比给出的现有技术中阈值电压的搜索原理图。可见本具体实施方式所提供的方法明显降低了遍历次数，能够更快的逼近真实阈值电压。在其他的具体实施方式中，也可以对上述公式做出系数的修正或者算法的微调，以根据晶体管的实际情况获得更精确的调节方式。
在另一个具体实施方式中，提供一晶圆测试机台，包括中央处理单元、电信号施加单元和电信号读取单元，上述单元被配置为实施上述步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种阈值电压的测量方法，其特征在于，包括如下步骤：
在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；
测定源漏之间初始电流Id0；
在所述晶体管的栅极均叠加电压偏移Vdelta1；
再次测定源漏之间的电流Id1；
评估|Id1-Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0-Vdelta1为该晶体管的阈值电压，若大于，则再次在晶体管的栅极叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1-Icon呈一致性正相关。
2.根据权利要求1所述的方法，其特征在于，所述Vdelta2由下式决定：
Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。
3.根据权利要求1所述的方法，其特征在于，在所述晶体管的栅极叠加电压偏移Vdelta1的步骤，Vdelta1的符号可以选择为正或者负，以实现不同方向的偏压。
4.根据权利要求1所述的方法，其特征在于，所述阈值电压的测量方法被应用在具有多个晶体管的测试环境中，在初始步骤中，晶体管的极施加电压Vth0，取值为前一次对临近晶体管测试所测得的阈值电压。
5.一种晶圆测试机台，包括中央处理单元、电信号施加单元和电信号读取单元，其特征在于，上述单元被配置为实施如下步骤：
在晶体管的栅极施加电压Vth0，源极与漏极之间施加一预设电压Vsd；
测定源漏之间初始电流Id0；
在所述晶体管的栅极均叠加电压偏移Vdelta1；
再次测定源漏之间的电流Id1；
评估|Id1-Icon|是否小于一预设误差值，所述Icon为恒定的归一化电流，若小于则记录Vth0-Vdelta1为该晶体管的阈值电压，若大于，则再次在晶体管的栅极叠加电压偏移Vdelta2，所述Vdelta2的数值与Id1-Icon呈一致性正相关。
6.根据权利要求5所述的晶圆测试机台，其特征在于，所述Vdelta2由下式决定：
Vdelta2＝(Id1-Icon)/((Id0-Id1)/Vdelta1)。
7.根据权利要求5所述的晶圆测试机台，其特征在于，在所述晶体管的栅极叠加电压偏移Vdelta1的步骤，Vdelta1的符号可以选择为正或者负，以实现不同方向的偏压。
8.根据权利要求5所述的晶圆测试机台，其特征在于，所述阈值电压的测量方法被应用在具有多个晶体管的测试环境中，在初始步骤中，晶体管的极施加电压Vth0，取值为前一次对临近晶体管测试所测得的阈值电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011473363.9A CN112666440B (zh) | 2020-12-15 | 2020-12-15 | 阈值电压的测量方法以及晶圆测试机台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011473363.9A CN112666440B (zh) | 2020-12-15 | 2020-12-15 | 阈值电压的测量方法以及晶圆测试机台 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112666440A true CN112666440A (zh) | 2021-04-16 |
| CN112666440B CN112666440B (zh) | 2024-10-01 |
Family
ID=75404432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011473363.9A Active CN112666440B (zh) | 2020-12-15 | 2020-12-15 | 阈值电压的测量方法以及晶圆测试机台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112666440B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114690015A (zh) * | 2022-05-31 | 2022-07-01 | 江苏东海半导体股份有限公司 | Mos器件的测试方法、装置、系统、设备和存储介质 |
| CN115047321A (zh) * | 2022-08-12 | 2022-09-13 | 合肥晶合集成电路股份有限公司 | 一种逻辑芯片漏电失效分析方法 |
| CN116068362A (zh) * | 2023-04-06 | 2023-05-05 | 长鑫存储技术有限公司 | 测试方法及装置 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4183020A (en) * | 1977-09-19 | 1980-01-08 | Rca Corporation | Amplifier with field effect and bipolar transistors |
| CN1957527A (zh) * | 2004-03-31 | 2007-05-02 | 模拟设备股份有限公司 | 差分级电压偏置微调电路 |
| US20100102845A1 (en) * | 2008-10-29 | 2010-04-29 | Christoph Kadow | Proportional Regulation for Optimized Current Sensor Performance |
| CN102004218A (zh) * | 2010-09-10 | 2011-04-06 | 上海宏力半导体制造有限公司 | 芯片可接受度测试方法 |
| CN102654556A (zh) * | 2011-12-14 | 2012-09-05 | 京东方科技集团股份有限公司 | 场效应管阈值电压漂移测量方法 |
| CN102680875A (zh) * | 2012-03-14 | 2012-09-19 | 北京大学 | 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法 |
| CN102692543A (zh) * | 2012-06-01 | 2012-09-26 | 西安邮电大学 | 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法 |
| US20130013245A1 (en) * | 2011-03-07 | 2013-01-10 | Peking University | Method for obtaining distribution of charges along channel in mos transistor |
| US20150171857A1 (en) * | 2013-12-13 | 2015-06-18 | Imec Vzw | Restoring OFF-State Stress Degradation of Threshold Voltage |
| CN106601641A (zh) * | 2015-10-16 | 2017-04-26 | 富士电机株式会社 | 半导体装置的评价方法及半导体装置的评价装置 |
| CN106646180A (zh) * | 2016-11-22 | 2017-05-10 | 上海华力微电子有限公司 | 一种wat阈值电压测试方法及系统 |
| CN107942220A (zh) * | 2017-10-30 | 2018-04-20 | 桂林电子科技大学 | 一种应用于mos器件的偏压温度不稳定性的测试方法 |
| CN108388721A (zh) * | 2018-02-08 | 2018-08-10 | 中国科学院上海微系统与信息技术研究所 | Soi nmos总剂量辐射多偏置点电流模型建模方法 |
| CN110988639A (zh) * | 2019-11-08 | 2020-04-10 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 一种恒定电场应力偏压温度不稳定性的测试方法和装置 |
-
2020
- 2020-12-15 CN CN202011473363.9A patent/CN112666440B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4183020A (en) * | 1977-09-19 | 1980-01-08 | Rca Corporation | Amplifier with field effect and bipolar transistors |
| CN1957527A (zh) * | 2004-03-31 | 2007-05-02 | 模拟设备股份有限公司 | 差分级电压偏置微调电路 |
| US20100102845A1 (en) * | 2008-10-29 | 2010-04-29 | Christoph Kadow | Proportional Regulation for Optimized Current Sensor Performance |
| CN102004218A (zh) * | 2010-09-10 | 2011-04-06 | 上海宏力半导体制造有限公司 | 芯片可接受度测试方法 |
| US20130013245A1 (en) * | 2011-03-07 | 2013-01-10 | Peking University | Method for obtaining distribution of charges along channel in mos transistor |
| CN102654556A (zh) * | 2011-12-14 | 2012-09-05 | 京东方科技集团股份有限公司 | 场效应管阈值电压漂移测量方法 |
| CN102680875A (zh) * | 2012-03-14 | 2012-09-19 | 北京大学 | 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法 |
| CN102692543A (zh) * | 2012-06-01 | 2012-09-26 | 西安邮电大学 | 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法 |
| US20150171857A1 (en) * | 2013-12-13 | 2015-06-18 | Imec Vzw | Restoring OFF-State Stress Degradation of Threshold Voltage |
| CN106601641A (zh) * | 2015-10-16 | 2017-04-26 | 富士电机株式会社 | 半导体装置的评价方法及半导体装置的评价装置 |
| CN106646180A (zh) * | 2016-11-22 | 2017-05-10 | 上海华力微电子有限公司 | 一种wat阈值电压测试方法及系统 |
| CN107942220A (zh) * | 2017-10-30 | 2018-04-20 | 桂林电子科技大学 | 一种应用于mos器件的偏压温度不稳定性的测试方法 |
| CN108388721A (zh) * | 2018-02-08 | 2018-08-10 | 中国科学院上海微系统与信息技术研究所 | Soi nmos总剂量辐射多偏置点电流模型建模方法 |
| CN110988639A (zh) * | 2019-11-08 | 2020-04-10 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 一种恒定电场应力偏压温度不稳定性的测试方法和装置 |
Non-Patent Citations (2)
| Title |
|---|
| 王金延, 许铭真, 谭长华: "基于MOSFET比例差值特性的器件表征方法", 半导体学报, no. 03, 8 March 2001 (2001-03-08), pages 91 - 95 * |
| 黄建强: "SOI MOSFET背栅总剂量辐射效应电流模型", 电子设计工程, vol. 25, no. 05, 5 March 2017 (2017-03-05), pages 142 - 145 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114690015A (zh) * | 2022-05-31 | 2022-07-01 | 江苏东海半导体股份有限公司 | Mos器件的测试方法、装置、系统、设备和存储介质 |
| CN115047321A (zh) * | 2022-08-12 | 2022-09-13 | 合肥晶合集成电路股份有限公司 | 一种逻辑芯片漏电失效分析方法 |
| CN116068362A (zh) * | 2023-04-06 | 2023-05-05 | 长鑫存储技术有限公司 | 测试方法及装置 |
| CN116068362B (zh) * | 2023-04-06 | 2023-09-01 | 长鑫存储技术有限公司 | 测试方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112666440B (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112666440B (zh) | 阈值电压的测量方法以及晶圆测试机台 | |
| Li et al. | Compact modeling of MOSFET wearout mechanisms for circuit-reliability simulation | |
| KR100335492B1 (ko) | 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법 | |
| US8275584B2 (en) | Unified model for process variations in integrated circuits | |
| EP3226246A1 (en) | Method and system for predicting high-temperature operating life of sram devices | |
| JP2000049339A (ja) | Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル | |
| US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
| JP4989261B2 (ja) | 回路シミュレーション方法 | |
| CN108038322B (zh) | 一种spice集中模型的建模方法及系统 | |
| Karmani et al. | Design and test challenges in Nano-scale analog and mixed CMOS technology | |
| CN112966461B (zh) | 半导体器件的失配模型及其提取方法 | |
| Lu et al. | Rapid MOSFET contact resistance extraction from circuit using SPICE-augmented machine learning without feature extraction | |
| US8275596B2 (en) | Method for robust statistical semiconductor device modeling | |
| US7759962B2 (en) | Methodology for bias temperature instability test | |
| US5966024A (en) | Sensitive method of evaluating process induced damage in MOSFETs using a differential amplifier operational principle | |
| Walko et al. | RF S-parameter degradation under hot carrier stress | |
| Schlunder et al. | A novel multi-point NBTI characterization methodology using smart intermediate stress (SIS) | |
| Gielen et al. | Design automation towards reliable analog integrated circuits | |
| JP2005229069A (ja) | 半導体装置の評価方法 | |
| US8429592B2 (en) | N/P configurable LDMOS subcircuit macro model | |
| Halgas et al. | Improvement of the search method for parametric fault diagnosis of analog integrated circuits | |
| JP4923329B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
| Schlunder et al. | A new smart V th-extraction methodology considering recovery and mobility degradation due to NBTI | |
| Aoki et al. | A typical MOSFET modeling procedure for RF analog circuit design | |
| JP2003258054A (ja) | Ｍｏｓトランジスタ実効チャネル長の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |