CN102004218A - 芯片可接受度测试方法 - Google Patents

Abstract

本发明提供了一种芯片可接受度测试方法。该芯片可接受度测试方法包括：中间扫描值设定步骤，用于设定介于扫描起始值和扫描终值之间的第一中间扫描值；电流测量步骤，用于根据第一中间扫描值测量流经MOS晶体管的漏极的第一电流值；第一比较判断步骤，用于比较第一电流值的绝对值和基准电流值的绝对值；和扫描测试步骤，用于在第一电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第一中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。根据本发明的该芯片可接受度测试方法在保持测试精度的情况下极大地提高了测试速度。

Description

芯片可接受度测试方法

技术领域

本发明涉及半导体器件制造领域，具体地说，涉及一种芯片可接受度测试方法。

背景技术

WAT(Wafer Acceptance Test)即芯片可接受度测试，指的是，在工艺流程结束后对芯片做的电性测量，用来检验各段工艺流程是否符合标准，以确保工艺流程的稳定。

传统上，在芯片可接受度测试中，通常会对MOSFET晶体管进行如下测试：在“漏极电压Vd＝0.1V，源极电压以及衬底偏压都为0V(Vs＝Vb＝0V)”的情况下，使得栅极电压Vgs电压逐渐(例如以步长0.002V逐渐增大)从扫描起始值(例如0V)增大到扫描终值(例如2V)，在此过程中测量流经漏极的电流Id，并且当Id＝Iref(Iref表示基准电流值，例如Iref＝0.1uA*W/L，是测试所设定的参考值，其中W表示MOS晶体管的沟道宽度，L表示MOS晶体管的沟道长度)时，将Vgs的电压值确定为阈值电压VT1。然后根据要求确定阈值电压VT1是否符合标准，例如确定VT1是否处于预定的范围内，当VT1处于预定范围内，则判断器件合格，反之，则判断器件不合格。

但是，在上述芯片可接受度测试方案中，存在一个缺陷，即，由于从0V增大到2V的扫描会经历一个相当长的时间(例如，栅极电压Vg由0V按0.002V的步长线性增大到2V，需要1001步，所以要检测1001个Id)，该测试会花费相当长的时间。

因此，希望提出一种新的芯片可接受度测试方案，该芯片可接受度测试方案可提高测试速度，并且不损失测试精度。

发明内容

为了提供一种在保持测试精度的情况下极大地提高了测试速度的芯片可接受度测试方法，根据本发明的芯片可接受度测试方法包括：中间扫描值设定步骤，用于设定介于扫描起始值和扫描终值之间的第一中间扫描值；电流测量步骤，用于根据第一中间扫描值测量流经MOS晶体管的漏极的第一电流值；第一比较判断步骤，用于比较第一电流值的绝对值和基准电流值的绝对值；和扫描测试步骤，用于在第一电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第一中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

本发明将现有技术的测试方法进行了改进，从而在本发明的测试方法中，在扫描起始值和扫描终值之间设置中间扫描值。在测试条件下时，直接在栅极施加大小为中间扫描值的电压，以测量此时的漏极电流，并将此时的漏极电流的绝对值和基准电流值的绝对值进行比较；如果漏极电流的绝对值大于或者等于基准电流值的绝对值，则说明作为测量标的的阈值电压就处于扫描起始值到第一中间扫描值之间，那么施加到栅极的扫描电压只要由扫描起始值(例如0V)例如线性地按一定步长(例如0.002V)增大到第一中间扫描值就可以了。即，就是在Vg扫描电压前，增加了测量和判断步骤，并且按判断结果选择扫描电压的范围，由于扫描范围变为原来的范围的一部分，减小了扫描范围，从而大幅减少测试时间。

在上述芯片可接受度测试方法中，在扫描测试中，使得MOS晶体管的栅极电压在扫描范围内逐渐增大，并且将第一电流值的绝对值等于基准电流值的绝对值时栅极电压的值确定为阈值电压。

在上述芯片可接受度测试方法中，基准电流值等于0.1uA*W/L，其中W表示MOS晶体管的沟道宽度，L表示MOS晶体管的沟道长度。

在上述芯片可接受度测试方法中，在扫描测试中，MOS晶体管的衬底偏置电压为零，源极电压为零，漏极电压为不等于零的固定值。

在上述芯片可接受度测试方法中，中间扫描值设定步骤还用于设定介于第一中间扫描值和扫描终值之间的第二中间扫描值，并且电流测量步骤还用于根据第二中间扫描值测量流经MOS晶体管的漏极的第二电流值。

在上述芯片可接受度测试方法中，芯片可接受度测试方法还包括第二比较判断步骤，用于比较第二电流值的绝对值和基准电流值的绝对值。

在上述芯片可接受度测试方法中，扫描测试步骤在第一电流值的绝对值下于基准电流值的绝对值而第二电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第二中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

在上述芯片可接受度测试方法中，中间扫描值设定步骤还用于设定介于第二中间扫描值和扫描终值之间的第三中间扫描值，并且电流测量步骤还用于根据第三中间扫描值测量流经MOS晶体管的漏极的第三电流值。

在上述芯片可接受度测试方法中，芯片可接受度测试方法还包括第三比较判断步骤，用于比较第三电流值的绝对值和基准电流值的绝对值。

在上述芯片可接受度测试方法中，扫描测试步骤在第一电流值的绝对值下于基准电流值的绝对值、第二电流值的绝对值小于基准电流值的绝对值、并且第三电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第三中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

附图说明

图1示出了根据本发明第一实施例的芯片可接受度测试方法的流程图；

图2示出了根据本发明第二实施例的芯片可接受度测试方法的流程图；以及

图3示出了根据本发明第三实施例的芯片可接受度测试方法的流程图。

注意，附图是示意性的而非限制性的，其用于说明本发明，而非限制本发明。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

现在将参考图1来描述本发明的第一实施例，图1示出了根据本发明第一实施例的芯片可接受度测试方法的流程图。

对于NMOS晶体管的测量，设定测量条件：例如，漏极电压Vd＝0.1V，源极电压以及衬底偏压都为0V(即Vs＝Vb＝0V)，并且设定基准电流值Iref＝0.1uA*W/L。在第一实施例中，预先设置了一个第一中间扫描值V1，扫描起始值Vstart为0V，扫描终值Vend为2V。

流程开始后，首先执行步骤S0，根据第一中间扫描值V1测量流经MOS晶体管的漏极的第一电流值I1，即，将栅极电压设置为V1，在此情况下测量流经MOS晶体管的漏极的电流值。之后，步骤S1，其中比较第一电流值I1的大小和基准电流值Iref的大小。

此后，如果I1≥Iref成立(即在第一电流值的大小不小于基准电流值的大小的情况下)，则在步骤S2中将扫描起始值Vstart到第一中间扫描值V1的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，在扫描测试中，使得MOS晶体管的栅极电压在扫描范围内逐渐增大，并且将第一电流值的绝对值等于基准电流值的绝对值时栅极电压的值确定为阈值电压。随后，流程结束。

反之，如果I1≥Iref不成立(即在第一电流值的大小小于基准电流值的大小的情况下)，则在步骤S3中将扫描起始值Vstart到扫描终值Vend的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，流程结束。

以上描述本发明的第一实施例，实际上，可以通过再设置一个第二中间扫描值V2来对第一实施例进行进一步的改进，图2示出了根据本发明第二实施例的芯片可接受度测试方法的流程图。

图2所示的流程图与图1所示的流程图的不同之处在于，第二实施例还设定了介于第一中间扫描值和扫描终值之间的第二中间扫描值V2，步骤S0还测量根据第二中间扫描值测量流经MOS晶体管的漏极的第二电流值，即，将栅极电压设置为V2，在此情况下测量流经MOS晶体管的漏极的第二电流值I2。

如果I1≥Iref不成立，流程执行步骤S4，用于比较第二电流值I2的大小和基准电流值Iref的大小。

如果I2≥Iref成立(即在第二电流值的大小不小于基准电流值的大小的情况下)，则在步骤S5中将扫描起始值Vstart到第二中间扫描值V2的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，流程结束。反之，如果I2≥Iref不成立(即在第二电流值的大小小于基准电流值的大小的情况下)，则在步骤S3中将扫描起始值Vstart到扫描终值Vend的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，流程结束。

以上描述本发明的第一实施例和第二实施例，实际上，可以通过再设置一个第三中间扫描值V3来对第二实施例进行进一步的改进，图3示出了根据本发明第三实施例的芯片可接受度测试方法的流程图。

图3所示的流程图与图2所示的流程图的不同之处在于，第三实施例还设定了介于第二中间扫描值和扫描终值之间的第三中间扫描值V3，步骤S0还测量根据第三中间扫描值测量流经MOS晶体管的漏极的第三电流值，即，将栅极电压设置为V3，在此情况下测量流经MOS晶体管的漏极的第三电流值I3。

如果步骤S4中的I2≥Iref不成立，流程执行步骤S6，用于比较第三电流值I3的大小和基准电流值Iref的大小。

如果步骤S6中的I3≥Iref成立(即在第三电流值的大小不小于基准电流值的大小的情况下)，则在步骤S7中将扫描起始值Vstart到第三中间扫描值V3的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，流程结束。反之，如果步骤S6中的I3≥Iref不成立(即在第三电流值的大小小于基准电流值的大小的情况下)，则在步骤S3中将扫描起始值Vstart到扫描终值Vend的范围确定为扫描范围来对MOS晶体管进行扫描测试。随后，流程结束。

以上通过NMOS晶体管为示例描述了本发明，但是本领域技术人员可以理解是，本发明同样适用于PMOS晶体管。对于PMOS晶体管的检测，只需要将上述所有值取负即可实现本发明，即将测试条件设置为例如Vd＝-0.1V，Vs＝Vb＝0V，Iref＝-0.1uA*Width/L；并且将栅极上的扫描电压Vgs由扫描初始值0V变化至到扫描终值-2V；对于步骤S1、步骤S4和步骤S6的比较判断，只需将“对各个电压值的大小进行比较”替换为“对各个电压值的绝对值的大小进行比较”即可按照图1至图3所示的流程实现本发明。

此外，本领域技术人员可以理解是，实施例中给定了测试条件的电压值，但是本发明并不限于此，而是可以根据实际测试条件进行修改。并且，中间扫描值的个数不限于上述的1-3个，而是可以根据测试应用的情况来自由设置。并且虽然在附图2中示出了在一个步骤S0中测量两个电流值的情况以及在附图3中示出了在一个步骤S0中测量三个电流值的情况，但是实际上，测量多于一个电流值的过程可以分散在多于一个的步骤中执行；例如，附图2中的步骤S0可仅仅测量一个I1，并且在步骤S4之前加入测量I2的步骤；本领域技术人员应该理解是，这些改进也落入本发明的保护范围。

对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。

Claims (10)

1.一种芯片可接受度测试方法，其特征在于，包括：

中间扫描值设定步骤，用于设定介于扫描起始值和扫描终值之间的第一中间扫描值；

电流测量步骤，用于根据第一中间扫描值测量流经MOS晶体管的漏极的第一电流值；

第一比较判断步骤，用于比较第一电流值的绝对值和基准电流值的绝对值；和扫描测试步骤，用于在第一电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第一中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

2.根据权利要求1所述的芯片可接受度测试方法，其特征在于，在扫描测试中，使得MOS晶体管的栅极电压在扫描范围内逐渐增大，并且将第一电流值的绝对值等于基准电流值的绝对值时栅极电压的值确定为阈值电压。

3.根据权利要求1或2所述的芯片可接受度测试方法，其特征在于，基准电流值等于0.1uA*W/L，其中W表示MOS晶体管的沟道宽度，L表示MOS晶体管的沟道长度。

4.根据权利要求1或2所述的芯片可接受度测试方法，其特征在于，在扫描测试中，MOS晶体管的衬底偏置电压为零，源极电压为零，漏极电压为不等于零的固定值。

5.根据权利要求1或2所述的芯片可接受度测试方法，其特征在于，中间扫描值设定步骤还用于设定介于第一中间扫描值和扫描终值之间的第二中间扫描值，并且电流测量步骤还用于根据第二中间扫描值测量流经MOS晶体管的漏极的第二电流值。

6.根据权利要求5所述的芯片可接受度测试方法，其特征在于，芯片可接受度测试方法还包括第二比较判断步骤，用于比较第二电流值的绝对值和基准电流值的绝对值。

7.根据权利要求6所述的芯片可接受度测试方法，其特征在于，扫描测试步骤在第一电流值的绝对值下于基准电流值的绝对值而第二电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第二中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

8.根据权利要求7所述的芯片可接受度测试方法，其特征在于，中间扫描值设定步骤还用于设定介于第二中间扫描值和扫描终值之间的第三中间扫描值，并且电流测量步骤还用于根据第三中间扫描值测量流经MOS晶体管的漏极的第三电流值。

9.根据权利要求8所述的芯片可接受度测试方法，其特征在于，芯片可接受度测试方法还包括第三比较判断步骤，用于比较第三电流值的绝对值和基准电流值的绝对值。

10.根据权利要求9所述的芯片可接受度测试方法，其特征在于，扫描测试步骤在第一电流值的绝对值下于基准电流值的绝对值、第二电流值的绝对值小于基准电流值的绝对值、并且第三电流值的绝对值不小于基准电流值的绝对值的情况下，将扫描起始值到第三中间扫描值的范围确定为扫描范围来对MOS晶体管进行扫描测试。

Images