CN108776296A - 一种用电流差值来判断iddq测试的方法 - Google Patents

一种用电流差值来判断iddq测试的方法 Download PDF

Info

Publication number
CN108776296A
CN108776296A CN201810670264.6A CN201810670264A CN108776296A CN 108776296 A CN108776296 A CN 108776296A CN 201810670264 A CN201810670264 A CN 201810670264A CN 108776296 A CN108776296 A CN 108776296A
Authority
CN
China
Prior art keywords
iddq
test
current
chip
electric currents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810670264.6A
Other languages
English (en)
Inventor
赵来钖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201810670264.6A priority Critical patent/CN108776296A/zh
Publication of CN108776296A publication Critical patent/CN108776296A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本文公开了一种用电流差值△IDDQ(MAX(IDDQ_1，IDDQ_N)‑MIN(IDDQ_1，IDDQ_N))来判断IDDQ测试结果，用于提高IDDQ故障以及桥接故障的测试覆盖率。本方法可以改进现有只用两个测试点的差值判断IDDQ，拓宽到任意个测试点。从而通过追加测试点提高IDDQ测试的测试覆盖率。同时使用电流差值作为判断IDDQ测试的依据，可以减轻IDDQ测试单纯判断电流大小，在深亚微米工艺条件下背景电流大的缺点。进而保证在芯片量产时存在工艺偏差的背景下能够稳定量产。

Description

一种用电流差值来判断IDDQ测试的方法
技术领域
本发明属于集成电路芯片的筛选测试领域。通过判断芯片的数字部分在不同状态下的漏电变化，来检出芯片的IDDQ故障以及桥接故障，进而提高筛选测试覆盖率。
背景技术
随着市场对半导体产品的质量需求提高，需要产业在筛选测试领域提高测试覆盖率。特别是针对高可靠性市场(车规级产品)，标准(如AECQ100)中明确希望引入IDDQ测试。但是随着工艺尺寸的进步，芯片的静态功耗一直在不断增加，单纯的IDDQ测试时的电流随着工艺的进步越来越大，故障引入的电流变化却很小，在量产阶段加工工艺会有偏差，工艺偏差引入的批次间的电流变化已经比故障引入的电流变化要大，所以在工艺不断进步的背景下，IDDQ的测试能力越来越差。
而本发明并不以IDDQ为主要的测试对象，而是以芯片自己的IDDQ差值作为判断依据，成功的避免了工艺进步带来的原来单纯IDDQ测试的瓶颈。并且对既有专利：《一种用电流差值来检测互联线全开路缺陷的方法(CN102645604)》记载的电路差值判断方法进行升级，相对于原专利此种方法从两个测试点的差值增大到任意测试点(IDDQ_1～IDDQ_N)，这样可以极大的提高IDDQ的测试覆盖率。
发明内容
IDDQ测试过程中，不单纯的以电流测试绝对值作为判断IDDQ PASS/FAIL的唯一标准。在所有IDDQ测试完成以后，追加△IDDQ的计算以及判断PASS/FAIL。
这样测试的情况下需要两个测试SPEC：
1电流绝对值IDDQ。
这个电流的SPEC就是传统的IDDQ测试，对这个电流进行判断来得到IDDQ测试结果。
2电流差值△IDDQ
这个电流差值是每颗芯片IDDQ测试结果经过计算获得，△IDDQ＝MAX(IDDQ_1，IDDQ_N)-MIN(IDDQ_1，IDDQ_N)。对这个电流差值进行判断来得到IDDQ测试结果。
通过以下步骤来实现本发明：
步骤1，在测试IDDQ测试过程中，分别在不同的测试图形下测得IDDQ电流(IDDQ_1～IDDQ_N)，并根据测试上下限对IDDQ_1～IDD_N分别进行绝对值的判断，如果IDDQ电流的绝对值位于测试所规定的上下限内，则进入步骤2),如果IDDQ电流的绝对值超出测试所规定的上下限，则芯片存在缺陷，终止测试。
步骤2，在这N个电流值中找到最大电流和最小电流，把这两个电流值做差记做△IDDQ，判断△IDDQ是否符合预期，如果△IDDQ位于测试所规定的上下限内，则芯片为良品，完成测试；否则判断芯片是存在缺陷。
附图说明
图1IDDQ测试流程图
具体实施方式
以下结合说明书附图对本发明的具体实施方式进行详细说明。
IDDQ的测试可以概括为图1所示流程图。
首先对芯片的数字部分进行配置，使其满足第一个测试图形。然后对芯片的电源电流进行测试，标记为IDDQ_1，对测试结果是否在SPEC范围内进行判断。在测试中都会在测试规范中根据每个测试项给出测试上限和下限，即以此判断是否在测试SPEC范围内。
这里推荐对FF拉偏的圆片的整片测试平均值+3倍Σ作为测试上限。对SS拉偏的圆片的整片测试平均值-3倍Σ作为测试下限。这样获得的SPEC可以保证量产的稳定。同时把IDDQ_1记录到测试机内存，以备后面使用。
按照上面的步骤分别对IDDQ_2～N进行测试，并记录到测试机内存。N取决于产品对覆盖率的需求，以及测试图形的质量。原则上N越大测试覆盖率约高。
最后把每颗芯片的N个测试结果进行计算。计算方法：MAX(IDDQ_1，IDDQ_N)-MIN(IDDQ_1，IDDQ_N)，得到△IDDQ值，测试机对测试结果是否在SPEC范围内进行判断。由于△IDDQ是不依赖于工艺偏差的，所以只需要统计一枚任意圆片的△IDDQ测试结果，把平均值±3倍Σ作为测试SPEC就可以。
完全PASS(包括IDDQ1～N以及△IDDQ)的芯片认为是良品，其中任意一个电流不符合预期认为是不良品。

Claims (2)

1.一种用电流差值来判断IDDQ测试的方法,其特征在于，包括以下步骤：
1)在测试IDDQ测试过程中，分别在不同的测试图形下测得IDDQ电流(IDDQ_1～IDDQ_N)，并根据测试上下限对IDDQ_1～IDD_N分别进行绝对值的判断，如果IDDQ电流的绝对值位于测试所规定的上下限内，则进入步骤2),如果IDDQ电流的绝对值超出测试所规定的上下限，则芯片存在缺陷，终止测试；
2)然后在这N个电流值中找到最大电流和最小电流，把这两个电流值做差记做△IDDQ，判断△IDDQ是否符合预期，如果△IDDQ位于测试所规定的上下限内，则芯片为良品，完成测试；否则判断芯片是存在缺陷。
2.根据权利要求1所述的方法，其特征在于，所述的IDDQ_N，N为大于0的自然数，通过追加测试图形测得IDDQ_N电流来提高测试覆盖率。
CN201810670264.6A 2018-06-26 2018-06-26 一种用电流差值来判断iddq测试的方法 Pending CN108776296A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810670264.6A CN108776296A (zh) 2018-06-26 2018-06-26 一种用电流差值来判断iddq测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810670264.6A CN108776296A (zh) 2018-06-26 2018-06-26 一种用电流差值来判断iddq测试的方法

Publications (1)

Publication Number Publication Date
CN108776296A true CN108776296A (zh) 2018-11-09

Family

ID=64029545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810670264.6A Pending CN108776296A (zh) 2018-06-26 2018-06-26 一种用电流差值来判断iddq测试的方法

Country Status (1)

Country Link
CN (1) CN108776296A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519906A (zh) * 1998-09-09 2004-08-11 ������������ʽ���� 半导体集成电路装置及其检查方法和制造方法
US6930504B2 (en) * 2001-03-22 2005-08-16 Renesas Technology Corp. Semiconductor integrated circuit device
CN102004218A (zh) * 2010-09-10 2011-04-06 上海宏力半导体制造有限公司 芯片可接受度测试方法
CN102645604A (zh) * 2012-01-11 2012-08-22 集美大学 一种用电流差值来检测互连线全开路缺陷的方法
CN103261902A (zh) * 2010-12-17 2013-08-21 晶像股份有限公司 Cmos器件的iddq测试

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519906A (zh) * 1998-09-09 2004-08-11 ������������ʽ���� 半导体集成电路装置及其检查方法和制造方法
US6930504B2 (en) * 2001-03-22 2005-08-16 Renesas Technology Corp. Semiconductor integrated circuit device
CN102004218A (zh) * 2010-09-10 2011-04-06 上海宏力半导体制造有限公司 芯片可接受度测试方法
CN103261902A (zh) * 2010-12-17 2013-08-21 晶像股份有限公司 Cmos器件的iddq测试
CN102645604A (zh) * 2012-01-11 2012-08-22 集美大学 一种用电流差值来检测互连线全开路缺陷的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曹福全，等: "深亚微米工艺下芯片的差分静态电流测试分析", 《微电子学》 *

Similar Documents

Publication Publication Date Title
US7096140B2 (en) Test system, test method and test program for an integrated circuit by IDDQ testing
CN103293503B (zh) 探针卡的检测方法
CN104237823B (zh) 一种有效验证探针卡异常的方法
CN208507632U (zh) 一种晶圆测试成品率实时监控系统
JPH07159496A (ja) 集積回路の検査のための装置及びその方法
CN105097783B (zh) 金属电迁移测试结构以及金属电迁移测试方法
US10670649B2 (en) Bondwire testing of IC using pin diode signatures
US7362106B2 (en) Methods and apparatus for non-contact testing and diagnosing of open connections on non-probed nodes
US7224169B2 (en) Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
CN100511622C (zh) 修正半导体引脚测试电压来校正输出电流的方法
CN104124235B (zh) 测试结构及其测试方法
CN108344936A (zh) 一种功率半导体器件的测试方法
CN108776296A (zh) 一种用电流差值来判断iddq测试的方法
CN102854386B (zh) 一种电阻测试方法
CN117316797A (zh) 一种避免晶圆误测的复测方法
CN116482512A (zh) 一种电源信号自检查的接口电路板、自动测试方法和测试平台
CN108037379A (zh) 一种电子产品中异常元器件快速定位的方法
CN206116354U (zh) 一种探针卡
CN108122796A (zh) 键合损伤的检测系统
JP4217498B2 (ja) 半導体素子の電気的検査法
CN102265229B (zh) 测量系统的测量链的可重复性和可再现性的改进检查方法
TW200402816A (en) Zoom in pin nest structure, test vehicle having the structure, and method of fabricating the structure
CN109270480A (zh) 检测源监控单元的方法
JP2011033549A (ja) プローブカードの検査方法、半導体装置の検査方法及びプローブカード
CN208140752U (zh) 一种基于晶圆测试设计的探针卡基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181109