WO2014114180A1 - 一种开启电压的测试方法及系统 - Google Patents

一种开启电压的测试方法及系统 Download PDF

Info

Publication number
WO2014114180A1
WO2014114180A1 PCT/CN2013/091203 CN2013091203W WO2014114180A1 WO 2014114180 A1 WO2014114180 A1 WO 2014114180A1 CN 2013091203 W CN2013091203 W CN 2013091203W WO 2014114180 A1 WO2014114180 A1 WO 2014114180A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
scan
current
turn
step size
Prior art date
Application number
PCT/CN2013/091203
Other languages
English (en)
French (fr)
Inventor
王明
连晓谦
凌耀君
许文慧
陈寒顺
Original Assignee
无锡华润上华科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润上华科技有限公司 filed Critical 无锡华润上华科技有限公司
Priority to US14/759,370 priority Critical patent/US9696371B2/en
Publication of WO2014114180A1 publication Critical patent/WO2014114180A1/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor

Definitions

  • the present invention relates to the field of semiconductor testing, and more particularly to a method and system for testing the turn-on voltage of a semiconductor product. Background technique
  • Field effect transistors include junction field effect transistors and MOSFET type field effect transistors, which are widely used.
  • the pinch-off voltage V P and the turn-on voltage Vth are important DC parameters of the field effect transistor.
  • Vth refers to the turn-on voltage of the enhanced FET.
  • the enhanced FET inverts the surface of the silicon by applying a voltage across the gate, and then applies a voltage across the drain to pass current between the source and drain. During the test, the voltage is scanned on the gate and the source-drain current is tested. When the drain current reaches the target current (on current), the gate voltage is considered to be the turn-on voltage Vth.
  • the factory needs to provide a large amount of mismatch data to each household due to the need to provide customers with an overview of the circuit design and the ability to verify the process control window. Since the test accuracy has a significant impact on the mismatch test, the mismatch test for the turn-on voltage is more accurate than the normal test to meet the test requirements.
  • the existing test method for the turn-on voltage is to increase the voltage from 0V at the gate to scan, set the scan step, measure the current at the drain, set the target current to ⁇ ⁇ ⁇ , compare the drain current with the target current, and when the drain When the terminal current reaches the target current, it returns the value of the turn-on voltage at this time. With this scan mode, the test is completed after the leak current reaches the target current once. If the set step size is too large, it will seriously affect the test accuracy; if the set step size is too small, it will lead to the test time of a single device is too long, because the mismatch test data is usually large, then if the step size is set Small, it will seriously affect the efficiency of the test. Since a large number of mismatch turn-on voltage tests are performed during the process verification and process development stages, the scan range mode of the existing turn-on voltage test method is one scan, which cannot be properly set to meet the requirements of mismatch test accuracy and efficiency. Summary of the invention
  • the object of the present invention is to provide a test method and system for turning on a voltage, which can perform accurate and efficient testing to meet the test requirements of very accurate turn-on voltage such as mismatch test.
  • the invention discloses a test method for turning on a voltage, which comprises:
  • Step A Turn on the rough scan of the voltage: Determine the scan turn-on voltage under the coarse scan step size;
  • Step B Fine scan of the turn-on voltage: On the basis of the scan turn-on voltage corresponding to the previous scan step, the scan step is performed as the current scan step size, and the scan step size corresponding to the zoom is determined. Scanning the turn-on voltage; continuously reducing the scan step size and scanning until the previous scan step size is less than the set step size, and calculating the turn-on voltage according to the last scan result;
  • the scan turn-on voltage is a minimum value of the gate terminal voltage when the drain terminal current is greater than the target current under the current scan step.
  • step B is specifically:
  • Step B01 Determine a size relationship between a previous scan step and the set step. If the previous scan step is greater than or equal to the set step, the scan step is reduced to obtain a current scan step. If the current scan step size is less than the set step size, step B05 is performed; otherwise, step B02 is performed; step B02, measuring the drain current when the gate terminal voltage is the scan turn-on voltage corresponding to the previous scan step, and comparing The drain current and the target current, if the drain current is less than the target current, step B03 is performed; otherwise, step B04 is performed;
  • Step B03 gradually increasing the gate terminal voltage according to the current scanning step length, and measuring the corresponding drain terminal current, Until the drain current is greater than or equal to the target current for the first time, returning the current gate terminal voltage as the scan turn-on voltage corresponding to the current scan step, and returning the drain terminal current corresponding to the scan turn-on voltage and less than the target current in the current scan.
  • Step B04 gradually lowering the gate terminal voltage according to the current scanning step length, and measuring the corresponding drain terminal current until the drain terminal current is less than the first time
  • the target current returns a gate terminal voltage corresponding to the minimum drain current of the target current as a scan turn-on voltage corresponding to the current scan step, and returns a drain current corresponding to the scan turn-on voltage and less than the target current in the current scan.
  • the maximum value of the drain current and the corresponding gate terminal voltage and proceeds to step B01;
  • Step B05 Calculate the turn-on voltage according to the scan turn-on voltage and the corresponding drain terminal current returned by the last scan result and the drain terminal current maximum value smaller than the target current and the corresponding gate terminal voltage.
  • reducing the current scan step size comprises multiplying the scan step size by the reduction factor, and the reduction coefficient ⁇ satisfies 0 ⁇ ⁇ ⁇ 1.
  • the reduction factor ⁇ is 1/10.
  • the changed gate terminal voltage is compared with a lower voltage limit, and if it is smaller than the lower voltage limit, an error is returned.
  • the lower voltage limit is set to 2 times the gate end scan voltage start value.
  • the gate terminal voltage is compared with an upper voltage limit, and if it is larger than the upper voltage limit, an error is returned.
  • the upper voltage limit is set to 2 times the gate terminal voltage scan maximum value.
  • the scan turn-on voltage and the corresponding drain terminal current returned according to the last scan result and the drain terminal current maximum value smaller than the target current and the corresponding gate terminal voltage calculate the turn-on voltage to directly return the scan turn-on voltage of the last scan.
  • the P value is -1.
  • the P value is 1 when the field effect transistor is N type, the P value is 1, Vg2 is the scan turn-on voltage of the last scan, and Id2 is the drain current corresponding to Vg2, Idl is The maximum value of the drain current less than the target current in the last scan, Vgl is the gate voltage corresponding to Id1, Vgstep is the scan step length of the last scan, and Itarget is the target current.
  • the invention also discloses a test system for turning on the voltage, comprising:
  • a coarse scanning module configured to determine a scan turn-on voltage under a coarse scan step size
  • the fine scan module is configured to scan the reduced scan step length as the current scan step length based on the scan turn-on voltage corresponding to the previous scan step, and determine the scan turn-on voltage corresponding to the reduced scan step size. And continuously reduce the scan step size and scan until the previous scan step size is less than the set step size, and calculate the turn-on voltage according to the last scan result;
  • the scan turn-on voltage is a minimum value of the gate terminal voltage when the drain terminal current is greater than the target current under the current scan step.
  • the scan voltage is automatically increased or decreased, so that the test value of the turn-on voltage is more efficient and accurate.
  • FIG. 1 is a basic flow chart of a test method for turning on a voltage proposed by the present invention.
  • FIG. 2 is a flow chart of testing the turn-on voltage proposed by a specific embodiment of the present invention.
  • FIG. 3 is a block diagram showing the structure of a test system for turning on a voltage according to an embodiment of the present invention. detailed description
  • Fig. 1 is a flow chart showing the basic method of testing the turn-on voltage proposed by the present invention. As shown in FIG. 1, the method includes:
  • Step 100 Turn on the rough scan of the voltage: determine the scan turn-on voltage under the coarse scan step;
  • Step 200 perform the fine scan of the turn-on voltage: based on the scan turn-on voltage corresponding to the previous scan step, to reduce the scan step The length is scanned as the current scanning step size, and the scanning turn-on voltage corresponding to the reduced scanning step length is determined; the scanning step size is continuously reduced and scanned until the previous scanning step size is less than the set step size, and the calculation is based on the last scanning result. Turn on the voltage;
  • the scan turn-on voltage is a minimum value of the gate terminal voltage when the drain terminal current is greater than the target current under the current scan step.
  • the scan voltage is automatically increased or decreased, so that the test value of the turn-on voltage is more efficient and accurate.
  • FIG. 2 is a flow chart of testing the turn-on voltage proposed by a specific embodiment of the present invention. As shown in FIG. 2, the method includes:
  • Step 100 Turn on the rough scan of the voltage: determine the scan turn-on voltage under the coarse scan step;
  • Step 200 perform the fine scan of the turn-on voltage: based on the scan turn-on voltage corresponding to the previous scan step, to reduce the scan step
  • the length is scanned as the current scanning step size, and the scanning turn-on voltage corresponding to the reduced scanning step length is determined; the scanning step size is continuously reduced and scanned until the previous scanning step size is less than the set step size, and the calculation is based on the last scanning result.
  • step 200 specifically includes
  • Step 210 Determine a relationship between a previous scan step size Vgstep and a set step size.
  • the current scan step size Vgstep is greater than or equal to the set step size, the current scan step size Vgstep is reduced; the current scan step size is less than To set the step size, go to step 250.
  • the smaller the step size the higher the test accuracy.
  • Step 220 measuring the drain current 2 when the gate terminal voltage is the scan turn-on voltage Vg2 corresponding to the previous scan step, comparing the drain current Id2 with the target current Itarget, and when Id2 is less than Itarget, the process proceeds to step 230; Step 240.
  • Vgl, Vg2, Idl, and Id2 are returned, and the process proceeds to step 210.
  • Vg2 and Id2 scan the turn-on voltage corresponding to the turn-on voltage and the scan turn-on voltage, Idl and Vgl are the last adjustment of the gate-end voltage. This is actually the maximum value of the drain-side current that is less than the target current for this scan and the corresponding Gate terminal voltage.
  • the gate voltage Vgl Vgl - Vgstep is adjusted, and the drain current Idl is measured.
  • the drain current Idl is smaller than the target current Itarget, Vgl, Vg2, Idl, and Id2 are returned, and the process proceeds to step 210.
  • Vg2 and Id2 are the gate terminal voltage and the drain terminal current at the last measurement, and 2 is definitely greater than the target current value, the smallest The drain current value, therefore, the corresponding Vg2 is the gate terminal voltage minimum when the current scan step drain current is greater than the target current. It can be used as the scan turn-on voltage for this scan. Idl and Vgl are actually the maximum value of the drain current less than the target current in this scan and the corresponding gate terminal voltage. In step 250, the turn-on voltage is obtained according to the returned result.
  • the drain current corresponding to the scan start voltage obtained at the end of each scan step should be greater than the target current Itarget.
  • the gate terminal voltage is again measured as the scan start voltage corresponding to the previous scan step, and the corresponding drain current is to prevent the device current from jumping. If there is a current jump in the previous measurement, the actual The drain current of the scan start voltage corresponding to the previous scan is smaller than the target current.
  • the method of the embodiment corrects the step by using the operation of step 230, so that the gate voltage is incremented by the reduced scan step to scan correspondingly. The scan turn-on voltage of the scan step.
  • step 220 and step 230 prevents scanning errors due to current jumps, greatly improving the test accuracy and efficiency of the turn-on voltage.
  • the scan step size in a coarse scan is much larger than the set step size in a fine scan, which improves the efficiency of the coarse scan.
  • Vgstep A Vgstep
  • the reduction coefficient ⁇ may take 1/10, or may be divided into
  • step 230 after each change of Vg2, Vg2 is compared with an upper voltage limit. If Vg2 is greater than the upper voltage limit, the process ends.
  • the upper limit of the voltage is set to 2 times Vgmax. This allows for more efficient execution and timely prevention of errors.
  • step 240 after each change of Vg2, Vg2 is compared with a lower voltage limit, and if Vg2 is smaller than the lower voltage limit, the process ends.
  • the lower limit of the voltage is set to 2 times Vgstart o. This allows for more efficient execution and timely prevention of errors.
  • step 250 the returned Vg2 can be directly used as the turn-on voltage, or Get a more accurate turn-on voltage value:
  • the method of the present invention can be applied to the UINX operating system and is based on the 4070 programming platform.
  • Vgstep Vestep/10
  • Vgl Vg2
  • Vg2 Vg2+Vgstep
  • Id2 P*Id2
  • Vgl Vg2
  • Vg2 Vgl
  • Vgl Vgl-Vgstep
  • Idl P*Idl END WHILE
  • test system for turning on a voltage according to an embodiment of the present invention. As shown in FIG. 3, the test system includes:
  • a coarse scanning module configured to determine a scan turn-on voltage under a coarse scan step size
  • the fine scan module is configured to scan the reduced scan step length as the current scan step length based on the scan turn-on voltage corresponding to the previous scan step, and determine the scan turn-on voltage corresponding to the reduced scan step size. ; and continue to reduce the scan step size and scan until the previous scan step size is less than the setting Step size, calculate the turn-on voltage based on the last scan result;
  • the scan turn-on voltage is a minimum value of the gate terminal voltage when the drain terminal current is greater than the target current under the current scan step.
  • the fine scan module that turns on the voltage includes:
  • a step size reduction module configured to determine a relationship between a current scan step size and the set step size.
  • the current scan step size Vgstep is greater than or equal to the set step size, the current scan step size Vgstep is reduced, and the gate is measured again.
  • the drain terminal current Id2 when the terminal voltage is Vg2, wherein the smaller the step size, the higher the test accuracy, for example, the zoom step can be scaled down to obtain a new scan step size, Vgs p A Vgstep, optionally, the reduction coefficient ⁇ can take 1 /10;
  • a current comparison module for comparing the drain current Id2 with the target current Itarget
  • the return module is configured to use the current scan step size to be smaller than the set step size, and obtain an open voltage according to the returned result.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种开启电压的测试方法及系统，包括：开启电压的粗扫描：快速确定漏端电流第一次大于目标电流时的栅端电压值，即开启电压（100）；开启电压的精扫描：不断缩小扫描步长直到所述扫描步长小于设定步长，在每一次缩小扫描步长时，在前一次确定的开启电压的基础上，以当前缩小后的扫描步长进行扫描，再次确定在当前缩小后的扫描步长下的开启电压（200）。该测试方法及系统通过在第二次扫描测试时加入高分辨率、高精度测试转换，自动对扫描电压进行增减，使得开启电压的测试更高效、更精确。

Description

一种开启电压的测试方法及系统
技术领域
本发明涉及半导体测试领域， 尤其涉及一种对半导体产品的开启电压的测 试方法及系统。 背景技术
场效应管包括结型场效应管和 M0S 型场效应管， 应用非常广泛。 夹断电压 VP和开启电压 Vth是场效应管的重要直流参数。 一般， Vth是指增强型场效应管 的开启电压。 增强型场效应管通过在栅极上加电压使硅表面反型， 然后在漏极 上加一定电压使源漏之间有电流通过。 在测试过程中， 在栅极上扫描电压， 同 时进行源漏端流的测试， 当在漏端电流达到目标电流后 （开启电流）， 则认为此 时的栅端电压为开启电压 Vth。
现阶段， 由于需要提供给客户在电路设计时候的概要以及验证工艺控制窗 口的能力， 工厂需要给各户提供大量的失配数据。 由于测试精度会对失配测试 有明显影响， 所以进行开启电压的失配测试要比正常测试更为精确才能满足测 试需求。
现有的开启电压的测试方法， 在栅端从 0V开始增加电压进行扫描， 设定扫 描步长， 在漏端测量电流， 设目标电流为 Ι μ Α, 比较漏端电流与目标电流， 当 漏端电流达到目标电流时， 返回此时开启电压的值。 采用这样的扫描模式， 在 测试到漏端电流达到目标电流一次后， 测试结束。 如果设置的步长过大， 会严 重影响测试精度； 如果设置的步长过小， 则将导致单个器件的测试时间过长， 由于失配测试数据量通常较大， 这时如果步长设置过小， 则会严重影响测试效 率。 由于在工艺验证与工艺开发阶段会进行大量失配开启电压测试， 所以现有 开启电压测试方法的扫描范围模式为一次扫描， 无法合理设置以满足失配测试 精度和效率上的需求。 发明内容
本发明的目的在于提出一种开启电压的测试方法及系统， 能够进行精确、 高效地测试， 满足失配测试等非常精确的开启电压的测试需求。
本发明公开了一种开启电压的测试方法， 包括：
步骤 A、 开启电压的粗扫描： 确定粗扫描步长下的扫描开启电压；
步骤 B、开启电压的精扫描： 在前一次扫描步长对应的扫描开启电压的基础 上， 以缩小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描步 长所对应的扫描开启电压； 不断缩小扫描步长并扫描直到前一次的扫描步长小 于设定步长则根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为在当前扫描步长下使得漏端电流大于目标电流 时的栅端电压最小值。
优选地， 步骤 B具体为：
步骤 B01、判断前一次扫描步长与所述设定步长之间的大小关系， 如果前一 次的扫描步长大于等于所述设定步长时， 则缩小扫描步长得到当前扫描步长； 如果当前扫描步长小于所述设定步长， 则执行步骤 B05; 否则执行步骤 B02 ; 步骤 B02、测量当栅端电压为前一次扫描步长对应的扫描开启电压时的漏端 电流， 并比较漏端电流与所述目标电流， 如果漏端电流小于所述目标电流时， 执行步骤 B03 ; 否则执行步骤 B04;
步骤 B03、按当前扫描步长逐步升高所述栅端电压，并测量对应的漏端电流， 直到漏端电流第一次大于等于所述目标电流， 返回当前的栅端电压作为当前扫 描步长对应的扫描开启电压， 同时返回扫描开启电压对应的漏端电流以及本次 扫描中小于目标电流的漏端电流最大值以及对应的栅端电压， 并转入步骤 B01 ; 步骤 B04、按当前扫描步长逐步降低所述栅端电压，并测量对应的漏端电流， 直到漏端电流第一次小于所述目标电流， 返回大于等于目标电流的最小漏端电 流所对应的栅端电压作为当前扫描步长对应的扫描开启电压， 同时返回扫描开 启电压对应的漏端电流以及本次扫描中小于目标电流的漏端电流最大值以及对 应的栅端电压， 并转入步骤 B01 ;
步骤 B05、根据最后一次扫描结果返回的扫描开启电压和对应的漏端电流以 及小于目标电流的漏端电流最大值以及对应的栅端电压计算开启电压。
优选地， 在所述步骤 B01 中， 缩小当前扫描步长包括将扫描步长乘以缩小 系数， 缩小系数 λ满足 0〈λ〈1。
优选地， 所述缩小系数 λ为 1/10。
优选地， 在所述步骤 Β04中还包括， 当所述栅端电压每一次发生改变之后， 将改变后的栅端电压与一电压下限进行比较，如果比该电压下限小，则返回错 误。
优选地， 所述电压下限设置为 2倍的栅端扫描电压起始值。
优选地， 在所述步骤 Β03中还包括， 当所述栅端电压每一次发生改变之后， 将所述栅端电压与一电压上限进行比较，如果比该电压上限大，则返回错误。
优选地， 所述电压上限设置为 2倍的栅端电压扫描最大值。
优选地， 所述根据最后一次扫描结果返回的扫描开启电压和对应的漏端电 流以及小于目标电流的漏端电流最大值以及对应的栅端电压计算开启电压为直 接返回最后一次扫描的扫描开启电压作为开启电压， 或者按以下公式进行计算: K= (Id2-Idl) /Vgstep,
B= (Vg2*Idl- Vgl*Id2) /Vgstep
返回 Rslt=P* (Itarget-B) /K作为开启电压；
其中当场效应管为 P型时， P值为 -1， 当场效应管为 N型时， P值则为 1， Vg2为最后一次扫描的扫描开启电压， Id2为 Vg2对应的漏端电流， Idl为最后 一次扫描中小于目标电流的漏端电流最大值， Vgl为 Idl对应的栅端电压， Vgstep 为最后一次扫描的扫描步长， Itarget为目标电流。
本发明还公开了一种开启电压的测试系统， 包括：
粗扫描模块， 用于确定粗扫描步长下的扫描开启电压；
精扫描模块， 用于在前一次扫描步长对应的扫描开启电压的基础上， 以缩 小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描步长所对应 的扫描开启电压； 并不断缩小扫描步长并扫描直到前一次的扫描步长小于设定 步长， 根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为在当前扫描步长下使得漏端电流大于目标电流 时的栅端电压最小值。
本发明的技术方案， 通过在细扫描测试时加入高分辨率、 高精度测试转换， 自动对扫描电压进行增减， 使得开启电压的测试值更高效、 更精确。 附图说明
图 1是本发明提出的开启电压的测试方法的基本流程图。
图 2是本发明一种具体实施方式所提出的开启电压的测试流程图。
图 3是本发明一种具体实施方式的开启电压的测试系统的结构框图。 具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。 可以理解的是， 此 处所描述的具体实施例仅仅用于解释本发明， 而非对本发明的限定。 另外还需 要说明的是， 为了便于描述， 附图中仅示出了与本发明相关的部分而非全部结 构。
图 1示出了本发明提出的开启电压的测试方法的基本流程图。 如图 1所示， 所述方法包括：
步骤 100、 开启电压的粗扫描： 确定粗扫描步长下的扫描开启电压； 步骤 200、开启电压的精扫描： 在前一次扫描步长对应的扫描开启电压的基 础上， 以缩小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描 步长所对应的扫描开启电压； 不断缩小扫描步长并扫描直到前一次的扫描步长 小于设定步长则根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为在当前扫描步长下使得漏端电流大于目标电流 时的栅端电压最小值。
本发明的技术方案， 通过在细扫描测试时加入高分辨率、 高精度测试转换， 自动对扫描电压进行增减， 使得开启电压的测试值更高效、 更精确。
图 2 是本发明一种具体实施方式所提出的开启电压的测试流程图。 如图 2 所示， 所述方法包括：
步骤 100、 开启电压的粗扫描： 确定粗扫描步长下的扫描开启电压； 步骤 200、开启电压的精扫描： 在前一次扫描步长对应的扫描开启电压的基 础上， 以缩小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描 步长所对应的扫描开启电压； 不断缩小扫描步长并扫描直到前一次的扫描步长 小于设定步长则根据最后一次扫描结果计算开启电压。 其中， 步骤 200具体包括
步骤 210， 判断前一次的扫描步长 Vgstep与设定步长之间的大小关系， 当 前一次扫描步长 Vgstep大于等于设定步长时， 则缩小当前扫描步长 Vgstep; 当 前一次扫描步长小于设定步长，则执行步骤 250。其中，步长越小测试精度越高。
步骤 220， 再次测量当栅端电压为前一次扫描步长对应的扫描开启电压 Vg2 时的漏端电流 2,比较漏端电流 Id2与目标电流 Itarget,当 Id2小于 Itarget, 转入步骤 230; 否则执行步骤 240。
步骤 230， 记录 Vgl=Vg2和 Idl=Id2，也即， 用 Vgl和 Idl记录较小的上一 次测量时的栅端电压和漏端电流， 用 Vg2 作为当前栅端电压来进行测量。 调整 栅端电压 Vg2=Vg2+Vgstep， 并测量对应的漏端电流 Id2， 当漏端电流 Id2大于 等于目标电流 Itarget, 返回 Vgl、 Vg2 、 Idl和 Id2， 并转入步骤 210。
这时， Vg2和 Id2扫描开启电压和扫描开启电压对应的漏端电流， Idl和 Vgl 是栅端电压上一次调整这是实际上为本次扫描中小于目标电流的漏端电流最大 值以及对应的栅端电压。
步骤 240，记录 Vg2=Vgl和 Id2=Idl，也即， 用 Vg2和 Id2记录较大的上一次 测量时的栅端电压和漏端电流， 用 Vgl 作为当前栅端电压来进行测量。 调整栅 端电压 Vgl=Vgl-Vgstep， 并测量漏端电流 Idl , 当漏端电流 Idl小于目标电流 Itarget, 返回 Vgl、 Vg2、 Idl和 Id2， 转入步骤 210。
这时， 由于 Idl是第一次低于目标电流的漏端电流， 由此， Vg2和 Id2作为 上一次测量时的栅端电压和漏端电流， 2肯定是大于目标电流的值中， 最小的 漏端电流值， 因此， 对应的 Vg2是当前扫描步长漏端电流大于目标电流时的栅 端电压最小值。可以作为本次扫描的扫描开启电压。 Idl和 Vgl是实际上为本次 扫描中小于目标电流的漏端电流最大值以及对应的栅端电压。 步骤 250， 根据返回的结果得到开启电压。
实际上， 如果在测量过程中不出现电流跳变， 每个扫描步长的扫描结束得 到的扫描启动电压对应的漏端电流都应该是大于目标电流 Itarget 的。 在步骤 220 再次测量栅端电压为上一次的扫描步长对应的扫描启动电压时对应的漏端 电流是为了防止器件电流跳变的情况出现， 如果上一次测量中存在电流跳变， 使得实际上上一次扫描对应的扫描启动电压的漏端电流小于目标电流， 本实施 例的方法利用步骤 230 的操作对其进行校正， 从而以缩小后的扫描步长来递增 栅端电压以扫描得到对应于该扫描步长的扫描开启电压。
步骤 220和步骤 230的加入， 防止了由于电流跳变导致的扫描出错， 大大 提高了开启电压的测试精度和效率。
通常， 在粗扫描中的扫描步长都远大于精扫描中的设定步长， 这样可以提 高粗扫描的效率。
可选的， 在步骤 210 中， 缩小当前扫描步长时可以选择成比例缩小， 例如 Vgstep= A Vgstep, 缩小系数 λ满足 0〈λ〈1， 缩小系数 λ可以取 1/10， 也可以 采用分梯次缩小扫描步长并自动判断选择的步长是否过大， 从而实现自定义合 理缩小扫描步长， 设定步长可设置为 0. 0001。
可选地，在步骤 230中还包括， 当 Vg2每一次发生改变之后，将 Vg2与一电 压上限进行比较，如果 Vg2比该电压上限大，则结束，例如该电压上限设置为 2倍 的 Vgmax。 这样可以更高效的执行， 及时地阻止错误。
可选地，在步骤 240中还包括，当 Vg2每一次发生改变之后，将 Vg2与一电压 下限进行比较，如果 Vg2比该电压下限小，则结束，例如该电压下限设置为 2倍的 Vgstart o 这样可以更高效的执行， 及时地阻止错误。
在步骤 250中， 可以直接以返回的 Vg2作为开启电压， 也可以通过以下公 式获得更为精确的开启电压值：
K= (Id2-Idl) /Vgstep,
B= (Vg2^Idl-Vgl*Id2) /Vgstep
Rslt=P* (Itarget-B) /K, 其中当场效应管为 P型时， P值为 _1， 当场效应管 为 N型时， P值则为 1。
本发明的方法， 可以应用于 UINX 操作系统， 并基于 4070 程式设计平台。 在该程序设计平台中， 将上述方法撰写为一个子程序， 其主要程序片断如下： For Vg2=Vgstart to Vgmax STEP Vgstep
Force— w (G， P*Vg2， Vg2, 1. E- 6)
Measure一 i (D， Id2， Icomp)
ld2=P*ld2
IF Id2>=Itatget THEN Outl
Vgl=vg2
ldl=ld2
NEXT Vg2
Outl : !
Set adc (1, 2)
Set— smu—ch (32701， 1， 1)
IF ldl=0 OR ld2<Itatget THEN 0ut2
While Vgstep>=0. 0001
Vgstep=Vestep/10
Force— v (G, P*Vg2， Vg2, 1. E- 6)
Measure— i (D, Id2， Icomp) Id2=P*Id2
IF Id2<I target THEN
WHILE Id2<Itarget
Vgl=Vg2
Idl=Id2
Vg2=Vg2+Vgstep
IF Vg2>2*Vgmax THEN Out2
Force— v (G， P*Vg2， Vg2, 1. E-6)
Measure— i (D， Id2, Icomp)
Id2=P*Id2
END WHILE
Rslt=Vg2
ELSE
Vgl=Vg2
Idl=Id2
WHILE Idl>二 Itarget
Vg2=Vgl
Id2=Idl
Vgl=Vgl-Vgstep
IF Vgl〈2*Vgst.art THEN 0ut2
Force— v (G， P*Vgl, Vgl, 1. E-6)
Measure— i (D， Idl, Icomp)
Idl=P*Idl END WHILE
Rslt=Vgl
END IF END WHILE
K= (Id2-Idl) /Vgstep
B= (Vg2*Idl- Vgl*Id2) /Vgstep
IF K=0 THEN Out2
Rslt=P* (Itatget-B) /K
Rslt=PROUND (Rslt, -5)
!
Out2 :！
Set— adc (0， 1)
Set— smu—ch (32701， 0， 0)
Disable— port
Connect
SUBEND
!
图 3是本发明一种具体实施方式的开启电压的测试系统的系统框图。如图 3 所示， 所述测试系统包括：
粗扫描模块， 用于确定粗扫描步长下的扫描开启电压；
精扫描模块， 用于在前一次扫描步长对应的扫描开启电压的基础上， 以缩 小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描步长所对应 的扫描开启电压； 并不断缩小扫描步长并扫描直到前一次的扫描步长小于设定 步长， 根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为在当前扫描步长下使得漏端电流大于目标电流 时的栅端电压最小值。
在一具体实施方式中， 开启电压的精扫描模块包括：
步长缩小模块， 用于判断当前扫描步长与所述设定步长之间的大小关系， 当前扫描步长 Vgstep大于等于设定步长时， 缩小当前扫描步长 Vgstep, 并再次 测量当栅端电压为 Vg2时的漏端电流 Id2， 其中步长越小测试精度越高，例如可 以成比例缩小而得到新的扫描步长， Vgs p= A Vgstep, 可选地， 缩小系数 λ可 以取 1/10;
电流比较模块， 用于比较漏端电流 Id2与目标电流 Itarget;
记录递增调整模块， 用于当漏端电流 2小于目标电流 Itarget时， 记录 Vgl=Vg2和 Idl=Id2，调整栅端电压 Vg2=Vg2+Vgstep， 并测量漏端电流 Id2， 当 新测量的漏端电流 2大于等于目标电流 Itarget时， 向返回模块返回 Vgl、 Vg2 、 Idl和 Id2， 否则记录递增调整模块继续工作；
记录递减调整模块， 用于当漏端电流 2大于等于目标电流 Itarget时， 记录 Vg2=Vgl和 Id2=Idl，调整栅端电压 Vgl=Vgl-Vgstep，并测量漏端电流 Idl , 当新测量的漏端电流 Idl小于目标电流 Itarget, 向返回模块返回 Vgl、 Vg2 、 Idl和 Id2， 否则记录递减调整模块继续工作；
返回模块， 用于当前扫描步长小于所述设定步长， 根据返回的结果得到开 启电压。
本领域技术人员知道， 如果将上述方法直接编写为独立子程序， 并保存至 子程序库， 可以便于后续测试的广泛应用， 并获得精确测试结果。 在对失配测 试的产品新建程序时， 所有测试开启电压程序都可以选用此子程序进行测试。 本发明所述的技术方案能够进行精确、 高效地测试， 满足失配测试等非常 精确的开启电压的测试需求。
本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分步骤 是可以通过程序来指令相关的硬件来完成， 所述的程序可以存储于一计算机可 读取存储介质 （如： 顯/應、 磁碟、 光盘等） 中。
注意， 上述仅为本发明的较佳实施例及所运用技术原理。 本领域技术人员 会理解， 本发明不限于这里所述的特定实施例， 对本领域技术人员来说能够进 行各种明显的变化、 重新调整和替代而不会脱离本发明的保护范围。 因此， 虽 然通过以上实施例对本发明进行了较为详细的说明， 但是本发明不仅仅限于以 上实施例， 在不脱离本发明构思的情况下， 还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。

Claims

权利要求
1、 一种开启电压的测试方法， 包括：
步骤 A、 开启电压的粗扫描： 确定粗扫描步长下的扫描开启电压； 步骤 B、 开启电压的精扫描： 在前一次扫描步长对应的扫描开启电压的基 础上， 以缩小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描 步长所对应的扫描开启电压； 不断缩小扫描步长并扫描直到前一次的扫描步长 小于设定步长， 根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为在当前扫描步长下使得漏端电流大于目标电流 时的栅端电压最小值。
2、 如权利要求 1所述的方法， 其中步骤 B具体为：
步骤 B01、 判断前一次扫描步长与所述设定步长之间的大小关系， 如果前 一次的扫描步长大于等于所述设定步长， 则缩小扫描步长得到当前扫描步长； 如果当前扫描步长小于所述设定步长， 则执行步骤 B05; 否则执行步骤 B02 ; 步骤 B02、 测量当栅端电压为前一次扫描步长对应的扫描开启电压时的漏 端电流， 并比较漏端电流与所述目标电流， 如果漏端电流小于所述目标电流时， 执行步骤 B03 ; 否则执行步骤 B04;
步骤 B03、 按当前扫描步长逐步升高所述栅端电压， 并测量对应的漏端电 流， 直到漏端电流第一次大于等于所述目标电流， 返回当前的栅端电压作为当 前扫描步长对应的扫描开启电压， 同时返回扫描开启电压对应的漏端电流以及 本次扫描中小于目标电流的漏端电流最大值以及对应的栅端电压， 并转入步骤 B01 ;
步骤 B04、 按当前扫描步长逐步降低所述栅端电压， 并测量对应的漏端电 流， 直到漏端电流第一次小于所述目标电流， 返回大于等于目标电流的最小漏 端电流所对应的栅端电压作为当前扫描步长对应的扫描开启电压， 同时返回扫 描开启电压对应的漏端电流以及本次扫描中小于目标电流的漏端电流最大值以 及对应的栅端电压， 并转入步骤 B01 ;
步骤 B05、 根据最后一次扫描结果返回的扫描开启电压和对应的漏端电流 以及小于目标电流的漏端电流最大值以及对应的栅端电压计算开启电压。
3、 如权利要求 2所述的方法， 在所述步骤 B01中， 缩小当前扫描步长包括 将扫描步长乘以缩小系数， 缩小系数 λ满足 0〈 λ〈1。
4、 如权利要求 3所述的方法， 所述缩小系数 λ为 1/10。
5、 如权利要求 2所述的方法， 在所述步骤 Β04中还包括， 当所述栅端电压 每一次发生改变之后，将改变后的栅端电压与一电压下限进行比较，如果比该电 压下限小，则返回错误。
6、如权利要求 5所述的方法， 所述电压下限设置为 2倍的栅端扫描电压起 始值。
7、 如权利要求 2所述的方法， 在所述步骤 Β03中还包括， 当所述栅端电压 每一次发生改变之后，将所述栅端电压与一电压上限进行比较，如果比该电压上 限大，则返回错误。
8、如权利要求 7所述的方法， 所述电压上限设置为 2倍的栅端电压扫描最 大值。
9、如权利要求 1所述的方法， 所述根据最后一次扫描结果返回的扫描开启 电压和对应的漏端电流以及小于目标电流的漏端电流最大值以及对应的栅端电 压计算开启电压为直接返回最后一次扫描的扫描开启电压作为开启电压， 或者 按以下公式进行计算：
K= (Id2-Idl) /Vgstep, B= (Vg2*Idl- Vgl*Id2) /Vgstep
返回 Rslt=P* (Itarget-B) /K作为开启电压；
其中当场效应管为 P型时， P值为 -1， 当场效应管为 N型时， P值则为 1， Vg2为最后一次扫描得到的扫描开启电压， Id2为 Vg2对应的漏端电流， Idl为 最后一次扫描中小于目标电流的漏端电流最大值， Vgl为 Idl对应的栅端电压， Vgstep为最后一次扫描的扫描步长， Itarget为目标电流。
10、 一种开启电压的测试系统， 包括：
粗扫描模块， 用于确定粗扫描步长下的扫描开启电压；
精扫描模块， 用于在前一次扫描步长对应的扫描开启电压的基础上， 以缩 小后的扫描步长作为当前扫描步长进行扫描， 确定在缩小后的扫描步长所对应 的扫描开启电压； 并不断缩小扫描步长并扫描直到前一次的扫描步长小于设定 步长， 根据最后一次扫描结果计算开启电压；
其中， 所述扫描开启电压为以当前扫描步长漏端电流大于目标电流时的栅 端电压最小值。
PCT/CN2013/091203 2013-01-23 2013-12-31 一种开启电压的测试方法及系统 WO2014114180A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/759,370 US9696371B2 (en) 2013-01-23 2013-12-31 Test method and system for cut-in voltage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310024912.8 2013-01-23
CN201310024912.8A CN103105570B (zh) 2013-01-23 2013-01-23 一种开启电压的测试方法及系统

Publications (1)

Publication Number Publication Date
WO2014114180A1 true WO2014114180A1 (zh) 2014-07-31

Family

ID=48313572

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/091203 WO2014114180A1 (zh) 2013-01-23 2013-12-31 一种开启电压的测试方法及系统

Country Status (3)

Country Link
US (1) US9696371B2 (zh)
CN (1) CN103105570B (zh)
WO (1) WO2014114180A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105570B (zh) * 2013-01-23 2016-09-07 无锡华润上华科技有限公司 一种开启电压的测试方法及系统
CN103576080A (zh) * 2013-11-15 2014-02-12 上海华岭集成电路技术股份有限公司 芯片扫描电压测试方法
CN104820178B (zh) * 2015-04-09 2017-12-29 深圳深爱半导体股份有限公司 筛选转移特性曲线具有双线缺陷的场效应管的方法
CN106653095B (zh) * 2016-11-01 2020-05-15 上海华力微电子有限公司 一种快速收集阈值电压分布的方法
CN109270425A (zh) * 2018-11-02 2019-01-25 上海华力微电子有限公司 一种扫描测试方法
CN109507560B (zh) * 2018-11-08 2021-02-02 上海华力集成电路制造有限公司 Mos管阈值电压的wat测试方法
CN111220888B (zh) * 2019-12-03 2022-04-22 海光信息技术股份有限公司 晶体管的开启电压的测试方法及测试装置
CN111722065B (zh) * 2020-05-21 2021-08-31 中国南方电网有限责任公司超高压输电公司检修试验中心 一种直流转换开关避雷器电阻片极限能量耐受试验方法
CN116008770B (zh) * 2023-03-28 2023-07-21 合肥新晶集成电路有限公司 扫描测试方法、扫描测试装置及计算机可读存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04366777A (ja) * 1991-06-13 1992-12-18 Fujitsu Ltd 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法
US7023233B1 (en) * 2004-10-12 2006-04-04 Advantest Corporation Test apparatus and test method
CN101118267A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 确定阈值电压变化的阵列表征电路、系统和方法
CN101155423A (zh) * 2006-09-29 2008-04-02 三星电机株式会社 频谱感知算法和方法
CN101275983A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 金属氧化物半导体场效应晶体管阈值电压的测试方法
CN102004218A (zh) * 2010-09-10 2011-04-06 上海宏力半导体制造有限公司 芯片可接受度测试方法
CN202083773U (zh) * 2011-01-18 2011-12-21 上海理工大学 半导体参数测试系统
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN102692543A (zh) * 2012-06-01 2012-09-26 西安邮电大学 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN103105570A (zh) * 2013-01-23 2013-05-15 无锡华润上华科技有限公司 一种开启电压的测试方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002723B1 (ko) * 1985-03-18 1994-03-31 가부시기가이샤 히다찌세이사꾸쇼 반도체소자의 테스트방법
US6586921B1 (en) * 2000-05-12 2003-07-01 Logicvision, Inc. Method and circuit for testing DC parameters of circuit input and output nodes
KR101741465B1 (ko) * 2010-06-18 2017-05-31 삼성전자주식회사 화소 회로 및 이를 구비하는 디스플레이 장치
CN102456592A (zh) * 2010-10-15 2012-05-16 北京京东方光电科技有限公司 测试阵列基板上薄膜晶体管特性的方法和装置
CN102313866B (zh) * 2011-07-29 2013-12-18 杰群电子科技（东莞）有限公司 最小输出压降的二分步扫描测试方法
CN102314846B (zh) * 2011-09-06 2013-05-01 深圳市华星光电技术有限公司 Lcd驱动系统中的切角电路
CN102832203B (zh) * 2012-08-29 2014-10-08 北京大学 栅氧化层界面陷阱密度测试结构及测试方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04366777A (ja) * 1991-06-13 1992-12-18 Fujitsu Ltd 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法
US7023233B1 (en) * 2004-10-12 2006-04-04 Advantest Corporation Test apparatus and test method
CN101118267A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 确定阈值电压变化的阵列表征电路、系统和方法
CN101155423A (zh) * 2006-09-29 2008-04-02 三星电机株式会社 频谱感知算法和方法
CN101275983A (zh) * 2007-03-28 2008-10-01 中国科学院微电子研究所 金属氧化物半导体场效应晶体管阈值电压的测试方法
CN102004218A (zh) * 2010-09-10 2011-04-06 上海宏力半导体制造有限公司 芯片可接受度测试方法
CN202083773U (zh) * 2011-01-18 2011-12-21 上海理工大学 半导体参数测试系统
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN102608508A (zh) * 2011-12-20 2012-07-25 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN102692543A (zh) * 2012-06-01 2012-09-26 西安邮电大学 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法
CN103105570A (zh) * 2013-01-23 2013-05-15 无锡华润上华科技有限公司 一种开启电压的测试方法及系统

Also Published As

Publication number Publication date
US9696371B2 (en) 2017-07-04
CN103105570B (zh) 2016-09-07
US20150338455A1 (en) 2015-11-26
CN103105570A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
WO2014114180A1 (zh) 一种开启电压的测试方法及系统
US7917316B2 (en) Test system and computer program for determining threshold voltage variation using a device array
JP6234657B2 (ja) 電流データ・サンプル補正方法及び装置
CN102004218B (zh) 芯片可接受度测试方法
US9262575B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
CN103792473B (zh) 一种栅极开启电压的测量方法
CN110673010A (zh) 一种测算功率半导体器件的栅极内阻的方法及装置
US20220214398A1 (en) Evaluation method for hot carrier effect degraded performance
CN103503129A (zh) 校准集成电路内的装置性能
US20100114543A1 (en) Simulation method for transistor unsuitable for existing model
CN110488171A (zh) 使用两个源极测量单元的设备测量
CN109541427B (zh) 晶体管电性测试结构及测试方法
JP2015161627A (ja) パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置
CN109975679B (zh) Mosfet的bti性能测试电路及基于其的测试方法
JP2009151546A (ja) 高耐圧ｍｏｓトランジスタの回路シミュレーション方法
Lahbib et al. Hot carrier injection effect on threshold voltage of NMOSFETs
JP7381568B2 (ja) デバイスパラメータの測定方法
TWI715884B (zh) 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體
CN113608090A (zh) 脉冲参数调整及双脉冲测试方法、装置、电子设备、介质
US20140195175A1 (en) Measuring dielectric breakdown in a dynamic mode
Kim et al. Cascade controller design for cuk converter
JP2014119379A (ja) 半導体トランジスタのテスト方法
KR100940413B1 (ko) Ｍｏｓ트랜지스터에서의 드레인 전류 예측 방법
JP6996786B2 (ja) Ｍｏｓｆｅｔのテスト方法
Lahbib et al. Simulation and analysis of DC and RF performances degradation of NMOS transistors under hot carrier injection mechanism

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13872942

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14759370

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13872942

Country of ref document: EP

Kind code of ref document: A1