KR100940413B1 - Ｍｏｓ트랜지스터에서의 드레인 전류 예측 방법 - Google Patents

Abstract

본 발명은 종래부터 사용하였던 BSIM3에 기반을 둔 모델링을 이용하여 MOS 트랜지스터의 드레인 전압에 따른 드레인 전류를 계산 하였을 때 일치하지 않는 부분인 항복 영역에서의 드레인 전류를 3원 연산자를 이용한 표현식으로 모델링한 후 이를 종래 BSIM3 모델링의 결과에 부가함으로써 선형 영역, 포화 영역 및 항복 영역에서 모두에서 드레인 전류 값을 정확하게 예측할 수 있는 예측 방법을 제공하는 것이다.

드레인 전류, 항복 전압, 모델링

Description

ＭＯＳ트랜지스터에서의 드레인 전류 예측 방법 {A method for predicting a drain current in MOS transistor}

본 발명은 BSIM3를 기반으로 하는 모델링으로부터 도출된 드레인 전류값에 3원 연산자를 이용하여 모델링된 상기 항복 영역서의 드레인 전류 (이하 드레인 항복 전류라고 한다)를 부가함으로써 MOS 트랜지스터에서의 드레인 전류를 보다 정확하게 예측하는 방법에 관한 것이다.

도 1에는 통상의 MOS(metal-oxide semiconductor) 트랜지스터가 도시되어 있는 바, 일반적으로 MOS 트랜지스터는 반도체 기판에 형성된 제 1 불순물(예를 들어 p형)이 존재하는 영역(100)에 제 1 불순물에 전기적으로 반대되는 극성을 가지는 제 2 불순물(예를 들어 n형)로 이루어진 소스/드레인(101)과 상기 소스/드레인 사이에 전계 효과(field effect)를 전류가 흐르는 채널(102)을 형성하기 위하여 상기 반도체 기판 상에 형성된 게이트 산화막(103) 및 게이트 전극(104)을 구비하고 있다. 이러한 MOS 트랜지스터에 인가 게이트 전압을 일정하게 유지한 상태에서 인가 되는 드레인 전압이 증가함에 따라 초기에는 드레인 전류도 선형적으로 증가되나 (이하 선형 영역) 일정 드레인 전압 이상에서는 드레인 전류가 더 이상 증가되지 않고 일정한 값에서 포화되는 영역(이하 포화 영역)이 나타난다. 도 2에는 MOS 트랜지스터의 드레인 전압-전류 특성 곡선이 나타나 있다. 도면 부호 (200)은 선형 영역을 나타내며, (201)은 포화 영역을 나타낸다. 이렇게 드레인 전류가 포화되는 이유는 일정 드레인 전압이 특정 값에 도달하게 되면 드레인 쪽의 반전층(inversion)이 사라지게 되는 핀치-오프(pinch-off) 현상이 나타나기 때문이다. 이 경우 채널 양단에 걸린 전압은 더 이상 드레인 전압이 아니며, 드레인을 통해 흐르는 전류는 드레인에 형성된 공핍층 내 전계에 의존하는 값이므로 드레인 전압에 무관하게 일정한 값을 나타내게 되는 것이다. 그러나 이러한 MOS 트랜지스터에 인가되는 드레인 전압을 계속 증가 시키는 경우에는 도 2 (202) 영역에서와 같이 드레인 전류가 급격하게 증가되는 현상이 발생되게 된다. 이를 항복(breakdown) 현상이라 하며 이렇게 드레인 전류가 급격하게 증가하기 시작하는 드레인 전압을 항복 전압(breakdown voltage)라고 한다.

드레인 전압에 의해 항복이 발생하는 원인 중의 하나는 드레인의 pn 접합 자체에서 일어나는 항복에 기인하는 것이다. 즉 반도체 기판 상에 형성된 드레인은 상기 기판과 극성이 다른 불순물로 도핑되어 있어 기판과 pn 접합을 나타내게 되며, 이러한 pn 접합의 공핍층(depletion region)에서의 강한 전계에 의해 가속된 전자가 공핍층 내의 원자와 충돌하여 전자-홀 쌍(electron-hole pair)를 발생시키고, 이렇게 발생된 전자가 다시 가속되는 현상이 순식간에 반복되면서 전자(또는 홀)의 수가 급격하게 증가되는 것이다.

이러한 MOS 트랜지스터의 항복이 발생되면 소자가 더 이상 정상적으로 작동하지 못하고 비정상 상태에 놓이게 되므로 따라서 이러한 항복과 관련된 드레인 전압 및 전류의 관계를 정확히 이해하고 예측하는 것이 반도체 소자 개발의 중요한 부분이 된다.

MOS 트랜지스터를 사용하는 소자의 경우 적절한 모델링을 통해 드레인 전압에 따른 드레인 전류를 예측하는 프로그램들이 상용화 되고 있다. 일예로서 설계용 프로그램인 SPICE 내에는 BSIM3(Berkeley Short-channel IgFET Model)을 채용하여 이러한 드레인 전압에 따른 드레인 전류를 예측하는 모델링을 제공하고 있다. 그러나 이러한 BSIM3에 기반을 둔 종래의 모델링은 MOS 트랜지스터의 선형 영역과 포화 영역을 예측 하기 위하여 사용되며 드레인의 전류가 급격히 증가하는 항복 영역을 포함하는 모델링을 제공하지 못하였다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로서, 3원 연산자를 이용하여 종래의 BSIM3에 기반을 둔 모델링으로부터 도출된 드레인 전압에 따른 드레인 전류의 특성 결과에 pn 접합에서의 항복 거동을 모델링하여 도출된 드레인 전류의 거동을 부가함으로써 MOS 트랜지스터에서의 드레인 전압에 따른 드레인 전류의 특성을 보다 정확하게 예측하는 방법에 관한 것이다.

상술한 과제를 해결하기 위한 본 발명에 따르는 고전압 트랜지스터를 사용하는 고전압 소자의 기판 전류를 예측하는 방법은, MOS 트랜지스터의 드레인 전압에 따른 드레인 전류의 특성을 예측 하는 방법에 있어서, 드레인 전압의 크기가 기 설정된 항복 전압 보다 큰 값인지 판단하는 단계; 상기 드레인 전압의 크기가 상기 항복 전압 이하이면 드레인 항복 전류를 1 X e^-15 A로 설정하고, 상기 드레인 전압의 크기가 상기 항복 전압 보다 큰 값이면 항복 전류를 상기 항복 전압과 드레인 전압의 차이의 n제곱으로 설정하는 단계; 및 도출된 상기 드레인 항복 전류를 BIMS3 기반의 모델링으로부터 도출된 드레인 전류에 더하는 단계;를 포함한 것을 특징으로 한다.

본 발명에 따르면 종래의 BSIM3에 기반을 둔 모델링에서는 예측할 수 없었던 항복 영역에서의 드레인 전압에 따른 드레인 전류의 특성을 보다 정확하게 예측할 수 있으므로 새로운 소자 설계에 있어 보다 정확한 정보의 제공을 가능하게 한다. 또한 설계자에게는 설계된 MOS 트랜지스터가 항복 전압 이상에서 동작하는 부분이 있을 수 있다는 정보를 감지하게 할 수 있으므로 이를 반영하여 보다 안정적인 MOS 트랜지시터의 설계 수행하게 할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면 및 수식들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

본 발명은 종래부터 사용하였던 BSIM3에 기반을 둔 모델링을 이용하여 MOS 트랜지스터의 드레인 전압에 따른 드레인 전류를 계산 하였을 때 일치하지 않는 부분인 항복 영역에서의 드레인 전류를 3원 연산자를 이용한 표현식으로 모델링한 후 이를 종래 BSIM3 모델링의 결과에 부가함으로써 선형 영역, 포화 영역 및 항복 영역에서 모두에서 드레인 전류 값을 정확하게 예측할 수 있는 예측 방법을 제공하는 것이다.

이때 상기 3원 연산자는 다음과 같은 표현식으로 나타낼 수 있다.

(조건식); (실행값 1 : 실행값 2)

위 표현식은 조건식이 참이면 실행값 1을 수행하고, 거짓이면 실행값 2를 수행하라는 의미를 가진다. 본 발명에서 드레인 항복 전류의 표현식으로서 상기 3원 연산자를 이용하여 제안하는 수식은 아래 수식과 같다.

Ibv = (Vd > BV); (a X (Vd-BV)ⁿ : 1 X e^-15 A)

상기 수식 중 Ibv는 항복 영역에서의 드레인 전류(드레인 항복 전류), Vd 는 드레인 전압, BV 는 항복 전압을 나타낸다.

상기 수식을 수행되는 단계별로 설명한다. 우선 드레인 전압(Vd)이 항복 전압 BV 이상 인지 여부를 판단한다. 드레인 전압(Vd)이 항복 전압(BV) 이하인 경우에는 항복 현상이 발생되지 않으며 따라서 이때 드레인 항복 전류(Ibv)는 실질적으로 0이라 볼 수 있다. 따라서 드레인 전압이 항복 전압 이하인 경우에는 드레인 항복 전류를 1 X e^-15 A로 설정한다.

반면 드레인 전압(Vd)이 항복 전압(BV)보다 큰 경우에는 항복 현상에 의해 드레인 항복 전류(Ibv)는 급격하게 증가된다. 이 경우 드레인 항복 전류(Ibv)는 드레인 전압(Vd)과 항복 전압(BV)의 차이의 n제곱으로 설정된다.

여기서 상기 지수 n은 드레인 전압이 항복 전압 이상이 되는 경우 드레인 전류의 증가를 나타내기 위한 값으로서 여러 조건의 다양한 MOS 트랜지스터로부터 도출된 드레인 항복 전류값을 데이터 베이스화하여 사용하는 것이 가능하다. 이러한 n 값은 보통 2 ~ 5의 범위를 갖는다.

이와 같은 단계를 통해 드레인 항복 전류(Ibv)가 도출되면, 다음 단계로 넘어간다. 즉 다음 단계에서는 종래 BSIM3에 기반을 두고 계산된 드레인 전류에 상기 드레인 항복 전류를 합산하게 된다. 종래 BSIM3을 통해 계산된 드레인 전류 결과값은 도 2의 선형 영역 및 포화 영역에서의 드레인 전류값과는 일치하나 항복 영역에서의 드레인 전류와는 일치하지 않았다. 그러나 위에서 설명한 것과 같은 방법으로 도출된 드레인 항복 전류(Ibv)는 항복 영역에서의 드레인 전류값과 일치하므로 종래의 모델링을 통해 도출된 드레인 전류에 상기 드레인 항복 전류(Ibv)를 부가함으로써 전 영역에서의 기판 전류의 거동을 정확하게 예측할 수 있다.

도 3에는 본 발명에 따른 방법으로 드레인 전류를 시뮬레이션한 결과를 도시한 것이다. 이때 드레인 전류의 계산은 본 발명에 따른 모델링을 SPICE 프로그램에 라이브러리화 한 후 이를 이용하여 수행 된 것이다. 시뮬레이션에 사용된 MOS 트랜지스터의 조건으로서, 채널의 넓이/폭은 각각 10um/0.5um 이었으며, 항복 전압은 5.5V였으며, 게이트 전압(Vg)는 5V, 4.1V, 3.2V, 2.3V 및 1.4V로 설정하였다. 도 3에 도시된 바와 같이 종래의 방법을 이용한 경우(300)은 항복 영역을 예측하지 못하였으나, 본 발명에 따를 경우(301) MOS 트랜지스터의 드레인 전류가 드레인 전압에 따라 선형적으로 증가하는 선형 영역과 일정 전류값에서 포화되는 포화 영역 과 함께 항복 전압인 5.5V보다 큰 드레인 전압에서는 드레인 전류가 급격하게 증가되는 항복 영역까지 모두 정확하게 예측하고 있음을 알 수 있다.

지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.

도 1은 일반적은 MOS 트랜지스터에서의 구조를 도시한 것이다.

도 2는 MOS 트랜지스터에서의 주어진 게이트 전압에서의 드레인 전압에 따른 드레인 전류의 변화를 도시한 것이다.

도 3은 본 발명에 따른 드레인 전압에 따른 드레인 전류의 거동을 도시한 것이다.

<도면의 주요 부분에 대한 부호의 설명>

100: 선형 영역

310: 포화 영역

320: 항복 영역

Claims (3)

1. MOS 트랜지스터의 드레인 전압에 따른 드레인 전류의 특성을 예측 하는 방법에 있어서,

   드레인 전압의 크기가 기 설정된 항복 전압 보다 큰 값인지 판단하는 단계;

   상기 드레인 전압의 크기가 상기 항복 전압 이하이면 드레인 항복 전류를 1 X e^-15 A로 설정하고, 상기 드레인 전압의 크기가 상기 항복 전압 보다 큰 값이면 항복 전류를 상기 항복 전압과 드레인 전압의 차이의 n제곱으로 설정하는 단계; 및

   도출된 상기 드레인 항복 전류를 BIMS3 기반의 모델링으로부터 도출된 드레인 전류에 더하는 단계;

   를 포함한 것을 특징으로 하는 드레인 전압에 따른 드레인 전류의 예측 방법.
2. 제 1 항에 있어서,

   상기 n은 하나 이상의 MOS 트랜지스터로부터 도출된 드레인 항복 전류값을 데이터 베이스화하여 사용하는 것을 특징으로 하는 드레인 전압에 따른 드레인 전류의 예측 방법.
3. 제 2 항에 있어서,

   상기 n은 2 ~ 5의 범위에 있는 것을 특징으로 하는 드레인 전압에 따른 드레인 전류의 예측 방법.

Images