CN103389443B - 绝缘体上硅mos器件动态击穿电压的测试方法 - Google Patents

绝缘体上硅mos器件动态击穿电压的测试方法 Download PDF

Info

Publication number
CN103389443B
CN103389443B CN201210140914.9A CN201210140914A CN103389443B CN 103389443 B CN103389443 B CN 103389443B CN 201210140914 A CN201210140914 A CN 201210140914A CN 103389443 B CN103389443 B CN 103389443B
Authority
CN
China
Prior art keywords
voltage
current
drain
mos device
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210140914.9A
Other languages
English (en)
Other versions
CN103389443A (zh
Inventor
连晓谦
陈寒顺
凌耀君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201210140914.9A priority Critical patent/CN103389443B/zh
Priority to PCT/CN2013/075256 priority patent/WO2013166956A1/zh
Publication of CN103389443A publication Critical patent/CN103389443A/zh
Application granted granted Critical
Publication of CN103389443B publication Critical patent/CN103389443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种SOI？MOS器件动态击穿电压的测试方法，包括先后对漏极施加逐渐递增的漏极电压循环进行击穿测试的步骤，其中击穿测试包括：步骤A，对栅极施加电压Vg，量测漏极电流；步骤B，判断当前漏极电流是否是第一漏极电流前值的a1倍以上，若是，则将当前漏极电压作为动态击穿电压进行记录，结束测试；否则执行步骤C；步骤C，判断当前漏极电流是否在第二漏极电流前值的1/a2以下，若是，则将当前漏极电压作为烧毁电压进行记录，结束测试；否则执行步骤D；步骤D，判断Vg是否达到上限，若是，则进入下一漏极电压下的击穿测试循环，否则将当前Vg增大后返回步骤A。本发明能够准确测得烧毁电压，准确地反映器件对电压的承受能力。

Description

绝缘体上硅MOS器件动态击穿电压的测试方法
技术领域
本发明涉及击穿电压的测试方法，特别是涉及一种绝缘体上硅MOS器件动态击穿电压的测试方法。
背景技术
与传统的体硅MOSFET（互补型金属氧化物半导体场效应管）相比，绝缘体上硅（SOI）MOSFET在衬底和阱之间增加了一层氧化物，如图1所示。这使得器件速度更块、跨导大、寄生电容小、功耗低、漏电流更小。
传统的测试SOIMOSFET动态击穿电压的方法只能满足器件正常情况下的击穿电压测试需求，然而若器件在测试过程中发生烧毁等现象，该方法只能返回测试无效的信息，无法给出烧毁时的漏极电压。
发明内容
基于此，有必要针对传统的测试SOIMOSFET动态击穿电压的方法无法测出烧毁电压的问题，提供一种在测试中器件烧毁的情况下能够准确测得烧毁电压的绝缘体上硅MOS器件动态击穿电压的测试方法。
一种绝缘体上硅MOS器件动态击穿电压的测试方法，包括先后对所述MOS器件的漏极施加漏极电压Vd1、Vd2、Vd3、......、Vdmax循环进行击穿测试的步骤，其中Vd1、Vd2、Vd3、......、Vdmax逐渐递增，所述击穿测试包括下列步骤：步骤A，对所述MOS器件的栅极施加电压Vg，量测所述MOS器件的漏极电流；步骤B，判断当前的漏极电流是否是第一漏极电流前值的a1倍以上，若是，则将当前施加的所述漏极电压作为动态击穿电压进行记录，结束测试；否则执行步骤C；步骤C，判断所述当前的漏极电流是否在第二漏极电流前值的1/a2以下，若是，则将当前施加的所述漏极电压作为烧毁电压进行记录，结束测试；否则执行步骤D；步骤D，判断Vg是否达到测试值上限，若是，则跳出当前漏极电压下的击穿测试循环，进入下一漏极电压下的击穿测试循环，否则将当前的Vg增大后返回步骤A；所述第一漏极电流前值是指前一漏极电压下的、且Vg与当前相同时测得的漏极电流，所述第二漏极电流前值是指前一Vg下的漏极电流。
在其中一个实施例中，所述Vg的初始值为0，所述步骤B仅在Vg=0时执行。
在其中一个实施例中，所述步骤C仅在Vg≥工作电压阈值时执行。
在其中一个实施例中，所述a1和a2均为1000。
在其中一个实施例中，还包括判断是否同时满足所述漏极电压达到Vdmax、所述Vg达到测试值上限的条件，若同时满足则返回器件失效信息的步骤。
在其中一个实施例中，所述漏极电压是以0.1伏特的步进递增。
在其中一个实施例中，所述将当前的Vg增大的步骤是增大0.3伏特。
在其中一个实施例中，所述MOS器件的源极悬空。
在其中一个实施例中，所述MOS器件的衬底接零电位。
上述绝缘体上硅MOS器件动态击穿电压的测试方法，能够准确测得烧毁电压，因此能准确地反映器件对电压的承受能力以及反应，避免无效的测试数据导致工艺开发更为混乱的情况。
附图说明
图1分别是传统的体硅MOSFET和SOIMOSFET切片后剖面在显微镜下的照片；
图2是一实施例中击穿测试循环的流程图；
图3是不带侧向体引出（BTS）型的SOIMOS器件的剖面结构示意图；
图4是带侧向体引出（SBTS）型的SOIMOS器件的剖面结构示意图；
图5是SOIMOS器件正常测得动态击穿电压的特性曲线；
图6是SOIMOS器件在测试中烧毁的特性曲线。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
如图3、图4所示，传统的SOI至少包括不带侧向体引出（BTS）型的（如图3所示）和带侧向体引出（SBTS）型的（如图4所示）结构。对于BTS型结构，漏与源是等价的，在测试中可互换。对于SBTS结构，由于会多引出N+阱区端，而该N+阱区端在测试时需与漏极加同极性电位，导致漏极与源极不可等价互换测试。
本发明绝缘体上硅MOS器件动态击穿电压的测试方法，包括将SOIMOS器件的源极悬空，衬底接0电位，并先后对MOS器件的漏极施加漏极电压Vd1、Vd2、Vd3、......、Vdmax循环进行击穿测试的步骤，其中Vd1、Vd2、Vd3、......、Vdmax电压逐渐递增，Vdmax是测试人员根据经验及器件特性设定的一个上限值。即首先以漏极电压Vd1进行一个击穿测试循环，完成后再以漏极电压Vd2进行一个击穿测试循环......，最后以漏极电压Vdmax完成击穿测试循环，整个测试结束。在其中一个实施例中，漏极电压可以从0开始扫描到Vdmax，扫描的步进为0.1V，即Vd1=0，Vd2=0.1，Vd3=0.2……。在其它实施例中，也可以增大或减小步进。可以理解的，减小步进可以一定程度上提高测试精度，但会导致测试效率下降，反之亦然。
图2是一实施例中击穿测试循环的流程图，包括下列步骤：
S110，对SOIMOS器件的栅极施加电压Vg，并量测漏极电流。
在本实施例中，栅极电压Vg的初始值为0。
S120，判断当前的漏极电流是否是第一漏极电流前值的a1倍以上，若是，则进入步骤S122，将当前施加的漏极电压作为动态击穿电压进行记录，并结束当前器件的整个测试流程；否则执行步骤S130。
其中，第一漏极电流前值是指被测器件于前一漏极电压下、与当前的Vg相同时测得的漏极电流。例如当前的漏极电压为6.2V，漏极电压扫描的步进为0.1V，栅极电压Vg为0，则第一漏极电流前值就是指在漏极电压为6.1V、栅极电压Vg为0时量测得到的漏极电流。
在漏极电压足够大时，SOIMOS器件内源、漏形成动态击穿，漏极电流达到μA级以上。在优选的实施例中，在栅极电压Vg=0时量测漏极电流。若此时未形成动态击穿，则漏极电流应较小；而若形成了动态击穿，则当前的漏极电流相对于第一漏极电流前值会有一个急剧的上升，如图5所示。在本实施例中以1000倍为判断标准，即a1=1000，若当前的漏极电流是第一漏极电流前值的1000倍以上，则认为当前施加的漏极电压达到了器件的动态击穿电压。且在测试出了动态击穿电压的情况下立即结束测试，以节省测试时间及资源。可以理解的，在其它实施例中a1可以取别的值。
在一个实施例中，步骤S120仅在Vg=0时进行，以节省测试时间。
S130，判断当前的漏极电流是否在第二漏极电流前值的1/a2以下，若是，则进入步骤S132，将当前施加的漏极电压作为烧毁电压进行记录，并结束当前器件的整个测试流程；否则执行步骤S140。
其中，第二漏极电流前值是指前一Vg下的漏极电流。例如当前的漏极电压为6.2V，栅极电压Vg为1.2V，前一Vg为0.9V，则第二漏极电流前值就是指在漏极电压为6.2V、栅极电压Vg为0.9V时量测得到的漏极电流。
在漏极电压和栅极电压较高时，漏极电流可能会突然急剧下降（降到pA级以下），并且随后即使继续升高栅极电压和漏极电压，漏极电流也仍然会维持急剧下降后的低值，如图6所示。若出现该种情况则判定为器件烧毁。在本实施例中以1/1000为判断标准，即a2=1000，若当前的漏极电流是第二漏极电流前值的1/1000以下，则认为器件烧毁。且在测试出烧毁的情况下立即结束测试，以节省测试时间及资源。可以理解的，在其它实施例中a2也可以取别的值。
由于器件烧毁应该是在栅极电压Vg处于正常工作的电压（或更大的电压）附近时才会引起的，因此测试人员可以根据经验及器件特性设定一个工作电压阈值，步骤S130仅在Vg≥工作电压阈值时执行，以节省测试时间。
S140，判断Vg是否达到测试值上限，若是，则跳出当前漏极电压下的击穿测试循环，进入下一漏极电压下的击穿测试循环，否则执行步骤S150。
例如当前的漏极电压是Vd2，Vg达到了测试值上限，则以Vd3作为漏极电压，重新开始步骤S110（Vg也返回初始值，例如返回0V）。
S150，增大Vg，然后返回步骤S110。
即增加Vg后再进行一轮测试，实际上相当于在一个漏极电压下，需要将栅极电压Vg从0开始扫描到测试值上限Vgmax，Vgmax是测试人员根据经验及器件特性设定的一个上限值。在其中一个实施例中，扫描的步进为0.3V，即Vg每次增大0.3V。
上述绝缘体上硅MOS器件动态击穿电压的测试方法，能够准确测得烧毁电压，因此能准确地反映器件对电压的承受能力以及反应，避免无效的测试数据使得工艺开发更为混乱。
在其中一个实施例中，绝缘体上硅MOS器件动态击穿电压的测试方法还包括判断漏极电压和栅极电压Vg是否同时达到了上限值（即分别达到Vdmax和Vgmax），若是则返回器件失效信息的步骤。如果整个测试过程中均未出现大的漏极电流变化，则表明器件失效。在实际机测中可以返回“0”作为器件失效信息。
在实际机测中，可以使用软件将每个测试点的漏极电压、栅极Vg及漏极电流均记录并作图，如图5、图6所示。需要指出的是由于机测实验中的软件做出的漏极电流——栅极电压曲线是彩色线，因此转换成黑白后可能会不清楚，图5、图6仅供参考。
需要指出的是，由于SOIMOS器件的动态击穿电压与栅、漏极电压均有关，因此上述测试方法不能与传统的体硅MOS器件或其它类似器件通用。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种绝缘体上硅MOS器件动态击穿电压的测试方法，包括先后对所述MOS器件的漏极施加漏极电压Vd1、Vd2、Vd3、……、Vdmax循环进行击穿测试的步骤，其中Vd1、Vd2、Vd3、……、Vdmax逐渐递增，所述击穿测试包括下列步骤：
步骤A，对所述MOS器件的栅极施加电压Vg，量测所述MOS器件的漏极电流；
步骤B，判断当前的漏极电流是否是第一漏极电流前值的a1倍以上，若是，则将当前施加的所述漏极电压作为动态击穿电压进行记录，结束测试；否则执行步骤C；
步骤C，判断所述当前的漏极电流是否在第二漏极电流前值的1/a2以下，若是，则将当前施加的所述漏极电压作为烧毁电压进行记录，结束测试；否则执行步骤D；
步骤D，判断Vg是否达到测试值上限，若是，则跳出当前漏极电压下的击穿测试循环，进入下一漏极电压下的击穿测试循环，否则将当前的Vg增大后返回步骤A；
所述第一漏极电流前值是指前一漏极电压下的、且Vg与当前相同时测得的漏极电流，所述第二漏极电流前值是指前一Vg下的、且漏极电压与当前相同时测得的漏极电流。
2.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述Vg的初始值为0，所述步骤B仅在Vg＝0时执行。
3.根据权利要求1或2所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述步骤C仅在Vg≥工作电压阈值时执行。
4.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述a1和a2均为1000。
5.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，还包括步骤：判断是否同时满足所述漏极电压达到Vdmax、所述Vg达到测试值上限的条件，若同时满足则返回器件失效信息。
6.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述漏极电压是以0.1伏特的步进递增。
7.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述将当前的Vg增大的步骤是增大0.3伏特。
8.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述MOS器件的源极悬空。
9.根据权利要求1所述的绝缘体上硅MOS器件动态击穿电压的测试方法，其特征在于，所述MOS器件的衬底接零电位。
CN201210140914.9A 2012-05-07 2012-05-07 绝缘体上硅mos器件动态击穿电压的测试方法 Active CN103389443B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210140914.9A CN103389443B (zh) 2012-05-07 2012-05-07 绝缘体上硅mos器件动态击穿电压的测试方法
PCT/CN2013/075256 WO2013166956A1 (zh) 2012-05-07 2013-05-07 绝缘体上硅mos器件动态击穿电压的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210140914.9A CN103389443B (zh) 2012-05-07 2012-05-07 绝缘体上硅mos器件动态击穿电压的测试方法

Publications (2)

Publication Number Publication Date
CN103389443A CN103389443A (zh) 2013-11-13
CN103389443B true CN103389443B (zh) 2015-12-09

Family

ID=49533775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140914.9A Active CN103389443B (zh) 2012-05-07 2012-05-07 绝缘体上硅mos器件动态击穿电压的测试方法

Country Status (2)

Country Link
CN (1) CN103389443B (zh)
WO (1) WO2013166956A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106908707A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种栅氧击穿电压的测试方法
CN109959852A (zh) * 2019-04-09 2019-07-02 浙江大学 一种高速量测器件本征随机涨落特性的系统及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649831A1 (fr) * 1989-07-13 1991-01-18 Mitsubishi Electric Corp Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication
EP0664566A1 (en) * 1994-01-19 1995-07-26 Sony Corporation MOS transistor and method for making the same
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN1522468A (zh) * 2001-06-28 2004-08-18 �ʼҷ����ֵ������޹�˾ 具有用于改善可靠性和雪崩耐受性的结合的二极管的高压soi ldmos器件
CN1547767A (zh) * 2002-04-30 2004-11-17 ס�ѵ�����ҵ��ʽ���� 用于测量半导体外延晶片耐受电压的方法和半导体外延晶片
CN101471273A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 预测mos晶体管中的漏极电流的方法
CN102221668A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 检测半导体器件介质层可靠性的方法和装置
CN102323529A (zh) * 2011-08-08 2012-01-18 上海宏力半导体制造有限公司 Mos晶体管的寄生双极型晶体管的特性表征方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649831A1 (fr) * 1989-07-13 1991-01-18 Mitsubishi Electric Corp Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication
EP0664566A1 (en) * 1994-01-19 1995-07-26 Sony Corporation MOS transistor and method for making the same
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN1522468A (zh) * 2001-06-28 2004-08-18 �ʼҷ����ֵ������޹�˾ 具有用于改善可靠性和雪崩耐受性的结合的二极管的高压soi ldmos器件
CN1547767A (zh) * 2002-04-30 2004-11-17 ס�ѵ�����ҵ��ʽ���� 用于测量半导体外延晶片耐受电压的方法和半导体外延晶片
CN101471273A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 预测mos晶体管中的漏极电流的方法
CN102221668A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 检测半导体器件介质层可靠性的方法和装置
CN102323529A (zh) * 2011-08-08 2012-01-18 上海宏力半导体制造有限公司 Mos晶体管的寄生双极型晶体管的特性表征方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全耗尽SOI LDMOS击穿电压的分析;吴秀龙等;《微电子学》;20060430;第36卷(第2期);第159-161页 *

Also Published As

Publication number Publication date
WO2013166956A1 (zh) 2013-11-14
CN103389443A (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
US8283941B2 (en) Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation
Yang et al. High temperature gate-bias and reverse-bias tests on SiC MOSFETs
CN102385029A (zh) 高压mos器件测试方法
CN102692543B (zh) 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法
CN101135716A (zh) 测量漏电流的方法与装置
US9953118B2 (en) Modeling method of SPICE model series of SOI FET
CN102522386A (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN103389443B (zh) 绝缘体上硅mos器件动态击穿电压的测试方法
CN106908707A (zh) 一种栅氧击穿电压的测试方法
CN102176442B (zh) 用于测量mos器件hci可靠性的测试结构及方法
CN108171192A (zh) 指纹识别检测电路及其驱动方法、显示装置
CN108051722A (zh) 热载流子注入效应的寿命评估方法和系统
CN103605064B (zh) 防止探针测试载物台漏电的方法
CN105895548B (zh) 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法
CN107942220B (zh) 一种应用于mos器件的偏压温度不稳定性的测试方法
CN103969544B (zh) 一种集成电路高压引脚连通性测试方法
CN102147828A (zh) 体引出结构soi场效应晶体管等效电学模型及建模方法
CN103412032A (zh) 增强型功率mos器件栅内引线脱落的检测方法
CN103852700B (zh) 一种ldmos器件热载流子注入效应的测试方法
CN103995222B (zh) 开关管的开启电压测试方法
CN102194691B (zh) 多栅结构mosfet模型的建模方法
CN105259404A (zh) 一种基于漏控产生电流提取mosfet的阈值电压的方法
CN103872023A (zh) 层间介质层性能的测试结构和测试方法
CN102708268B (zh) Mos器件的建模方法
Sahhaf et al. Detailed analysis of charge pumping and IdVg hysteresis for profiling traps in SiO2/HfSiO (N)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant